EJERCICIOS CAPITULO 2 UNIDADES BASICAS DE DISEÑO 2.1- Describa los cinco e !i"o e #niaes e ise$o en %&DL La decla declarac racion ion de la entid entidad ad (ent (entity ity decl declara arati tion on), ), arqui arquite tect ctur ura a (architecture (architecture), ), configuracion configuracion (configuratio (configuration), n), declaracion declaracion del paquete (package declaration) y cuerpo del paquete (package body)
2.2- De!er'ine c#ales son las #niaes e ise$o necesarias "ara reali(ar #n "ro)ra'a en %&DL La entidad y la arquitectura son indispensables en la estruturacion de un programa
2.*- +encione las #niaes e ise$o "ri'arias , sec#narias Las Las decl declar arac acio ione nes s de enti entida dad, d, paqu paquet ete e y conf config igur urac acio ion n se cons consid idera eran n prima primari rias as minet minetra ras s que que la arqui arquite tect ctur ura a y el cuerp cuerpo o del del paquete se consideran secundarias
DECLARACION DE ENTIDADES 2.- Describa el si)niicao e #na en!ia , c#al es s# "alabra reser/aa Una Una entid entidad ad es el bloqu bloque e elem element ental al del del dise diseño ño en VHDL VHDL,, las las enit enitdad dades es son son todos todos los los elem element entos os elec electr troni onico cos(s s(sum umado adore res, s, comp compue uert rtas as,, flip flip flop flops, s, memor memoria ias, s, etc) etc) que que form forman an de maner manera a indiual o en con!unto un sistema digital "u palabra reserada es entity
2.0- En la si)#ien!e eclaracion e en!ia ini#e
a3 El no'bre e la en!ia seleccion b3 Los "#er!os e en!raa # con un ector de $ a %
c3 Los "#er!o e salia &s f
3 El !i"o e a!o "td'logic (estandar logico)
2.4- Se$ale c#al e los si)#ien!es inicaores son correc!os o incorrec!os5 colocano en la lines e res"#es!a la le!ra C o I res"ec!i/a'en!e
1lo)ico
(
es"6la(a
con6con!rol
N6i/el
"a)ina
Arc7i!ec!#re c
re)is!ro
S6#'a8
2s#'a
Res66!a
(
2.9- Declare la en!ia "ara la co'"#er!a AND e e:ercicio 2.9
librar, &&&* #se &&&+"D'L-.'//01+all* en!i!, gate'and is "or!; a,b2 in "D'L-.* c2 o#! "D'L-.)* end gate'and*
2.<.- Declare la en!ia "ara el si)#ien!e circ#i!o
librar, &&&* #se &&&+"D'L-.'//01+all* en!i!, D&3-'/ is "or!; a,b2 in "D'L-.* demo2 o#! "D'L-.)* end demo'/*
2.=- Declare la en!ia "ara el circ#i!o #e se '#es!ra en la i)#ra. U!ilice /ec!ores
librar, &&&* #se &&&+"D'L-.'//01+all* en!i!, promedio/ is "or!; a,b2 in "D'L-.'V&-4(5 o>n!o $)* c2 o#! "D'L-.'V&-4(5 o>n!o $))* end promedio/*
2.1?- Declare la en!ia "ara el si)#ien!e circ#i!o #e #!ili(a /ec!ores
librar, &&&* #se &&&+"D'L-.'//01+all* en!i!, circuito/ is "or!; a,b2 in "D'L-.'V&-4($ o>n!o %)* c2 o#! "D'L-.'V&-4($ o>n!o %))* end circuito/*
2.11- Describa #e es #na librer@a en %&DL es un lugar al que se tiene acceso para utili6ar la unidades de diseño predeterminadas por el fabricante de la herramienta (paquete) y su funcion es agili6ar el diseño
2.12- Ini#e el si)niicao e la si)#ien!e e"resion #se ieee.s!6lo)ic6114.all ieee es la libreria, std'logic'//01 es el paquete y la palabra reserada es all que indica que se pueden usar todos los componentes almacenados en el paquete
2.1*- Declare la en!ia el cir#c#i!o '#l!i"leor e 1 #!ili(ano la librer@a #se ieee.s!6lo)ic6114.all
librar, &&&* #se &&&+"D'L-.'//01+all* en!i!, mu#1/ is "or!; &2 in "D'L-.'V&-4($ o>n!o %)* "2 in "D'L-.'V&-4 ($ o>n!o /)* 72 o#! "D'L-.)* end circuito/*
2.1- Declare la en!ia el '#l!i"leor 'os!rao en la i)#ra el e:ercicio 2.1*5 si caa en!raa es!a or'aa "or #n /ec!or e bi!s
librar, &&&* #se &&&+"D'L-.'//01+all* en!i!, mu#1/ is "or!; &($)2 in "D'L-.'V&-4($ o>n!o %)* &(/)2 in "D'L-.'V&-4($ o>n!o %)* &(5)2 in "D'L-.'V&-4($ o>n!o %)* &(%)2 in "D'L-.'V&-4($ o>n!o %)* "($)2 in "D'L-.'V&-4 ($ o>n!o %)* "(/)2 in "D'L-.'V&-4 ($ o>n!o %)* 72 o#! "D'L-.)* end circuito/*
2.10- Declare la en!ia el circ#i!o 'os!rao en el e:ercicio 2.2 #!ili(ano /ec!ores , el "a#e!e s!6lo)ic6114. library ieee* use std'logic'//01+all* entity multiplicador is port (#$,#/,y$,y/2 in std'logic'ector (% do8nto $)* 6$,6/,65,6%2 out std'logic'ector (%do8nto $))* &nd multiplicador
