NOTAS DE CLASE
CIRCUITOS DIGITALES
2 - TECNOLOGIA DE CIRCUITOS INTEGRADOS
PROFESOR: ING. GERMAN MORALES Z.
ENERO DE 2008
2. TECNOLOGIAS DE LOS CIRCUITOS INTEGRADOS DIGITALES El desarrollo desarrollo acelerado de la tecnología tecnología en la fabricación fabricación de los semiconductore semiconductores s permitió permitió la difusión de varios componentes en un único chip de silicio. De acuerdo a la forma en que se fabrica el circuito se pueden clasificar como: como: Circuito Integrado Monolítico Monolítico y Circuito Integrado Híbrido. Híbrido. Un circuito Integrado Monolítico está construido en un único sustrato semiconductor el cual posee un conjunto de dispositivos. Todos los componentes que conforman el circuito: transistores, diodos, resistencias y condensadores son parte integrante de un único chip. Un Circuito Integrado Híbrido está conformado por un conjunto de circuitos integrados monolíticos y componentes discretos que se colocan sobre un soporte fijo en el cual se realizan las conexiones entre ellos. En este punto solo trataremos los circuitos integrados digitales monolíticos que son de nuestro interés.
2.1. ENCAPSULADO DE LOS CIRCUITOS INTEGRADOS ( CI ). El encapsulado de un CI dentro de un chip es mostrado en la fig. 1.29. En el se puede apreciar los terminales del chip conectados a los pines del encapsulado que permiten la conexiones de entrada y salida con otros circuitos. Los encapsulados pueden conectarse en una tarjeta de circuito impreso (Printed Circuit Board – PCB) por inserción o por montaje superficial. Los encaps encapsula ulados dos por inserc inserción ión son coloca colocados dos sobre sobre el circui circuito to impres impreso o a travé través s de huecos huecos dispuestos en él según su forma y sus pines pines se sueldan por la cara opuesta. El DIP (Dual In-line Package) es un encapsulado típico de esta forma. (ver fig. 1.29 (a)), SOIC (Small – Outline IC) es un circuito integrado de pequeño contorno de la forma 1.29 (b). Los encapsulados de montaje superficial (SMT – Surface-Mount Technology) permiten ahorrar espacio ya que sus pines se sueldan directamente a los conectores del circuito impreso, dejando la otra cara libre para conectar otros circuitos. En este caso los pines se sitúan mucho más cercanos entre si. Los tipos más comunes de SMT son:
• • • •
SOIC. (Small – Outline IC). PLCC. (Plastic Leaded Chip Carrier). LCCC. (Leadless Ceramic Ceramic Chip Carrier). FP. (Flat – Pack).
Cada tipo de estos se muestran en la figura 1.30. Otras variantes de encapsulados SMT son:
• • •
SSOP. (Shrink Small-Outline Package). Small-Outline Package). TSSOP. (Thin Shrink Small-Outline
TVSOP. (Thin Very Small-Outline Small-Outline Package).
2.2. NUMERACIÓN DE LOS PINES. Para los encapsulados DIP, SOIC y FP de 16 pines, el pin 1 se identifica con un punto pequeño, una muesca (pin1 parte izquierda de ella) o una esquina biselada. Empezando por el pin uno, los otros pines se identifican seguidamente en el sentido contrario a las manecillas del reloj. El pin de mayor número siempre se encuentra enfrente al pin 1 o al lado derecho de la muesca. Los encapsulados PLCC y LCCC tienen terminales en sus cuatro costados. El pin 1 se identifica mediante un punto u otra marca y se encuentra situado en el centro de uno cualquiera de sus lados. La numeración de los otros pines se incrementa en sentido contrario a las manecillas del reloj mirando la parte superior del encapsulado. El pin de mayor número siempre está a la derecha del pin 1. El formato de estos encapsulados se muestra en la Figura 1.32.
2.3. CLASIFICACION GENERAL DE LOS CIRCUITOS INTEGRADOS DIGITALES. Los tipos de transistores con que se implementan todos los circuitos integrados son transistores de unión bipolar o transistor MOS (semiconductor metal-oxido). Las tecnologías TTL (Transistor-Transistor Logic) son la y ECL (Emitter-Coupled Logia) utilizan transistor de unión bipolar, de estos dos, el TTL es la mas utilizada. Las tecnologías que utilizan transistor MOS (Metal-Oxide Semiconductor) son CMOS (MOS Complementarios) y NMOS (MOS de canal n)
2.3.1. Clasificación de los CI según su tecnología. Los Circuitos Integrados Digitales están desarrollados en varias Tecnologías de las cuales podemos referirnos a las más utilizadas como:
•
TTL:
•
CMOS: Complementary-Metal-Oxide Semiconductor. CMOS o MOS
Transistor-Transistor Logic. (emplea transistores BJT). Velocidad elevada puertas lógicas muy rápidas. Tensiones de alimentación limitadas (típicamente 5V +/- 5%)
complementaria (utiliza transistores NMOS y PMOS). Reducido consumo. Gran flexibilidad en las tensiones de alimentación
•
ECL:
Emitter-Coupled Logic. Circuito lógico acoplado por emisor. El circuito ECL consiste en un circuito de entrada amplificador diferencial, un circuito de polarización y salidas de seguidor emisor. El ECL es mucho más rápido que el TTL, ya que los transistores no funcionan en saturación.
Ejemplo: Inversor (PMOS y NMOS en serie).
En esta nota vamos a estudiar únicamente las tecnologías CMOS y TTL puesto que son las más aplicadas actualmente. Aunque la tecnología TTL a dominado las aplicaciones por sus altas velocidades y una gran variedad de tipos de dispositivos, las velocidades de conmutación en la tecnología CMOS ha mejorado y ahora puede competir con la TTL, comenzando a ser una tecnología ampliamente utilizada por ofrecer una menor disipación de potencia.
2.3.2. Clasificación de los CI según su escala de integración. Los circuitos integrados se pueden clasificar de acuerdo a su escala de integración así:
•
SSI Small Scale of Integration: Estos circuitos tienen hasta doce compuertas en un solo chip e incluyen las compuertas básicas y los Flip Flops.
•
MSI Medium Scale of Integration: Estos circuitos tienen de 12 a 99 compuertas en un solo chip. Incluye funciones tales como codificadores, decodificadores, contadores, registros, Multiplexores, circuitos aritméticos, pequeñas memorias y otras.
•
LSI Large Scale of Integration: Estos circuitos tienen de 100 a 9999 compuertas en un solo chip, incluyen memorias y algunos microprocesadores.
•
VLSI Very Large Scale of Integration: Estos circuitos tienen de 10000 a 99999 compuertas en un solo chip
•
ULSI Ultra Large Scale of Integration: Estos circuitos tienen 100000 y mas compuertas en un solo chip. Incluyen memorias muy grandes, microprocesadores muy grandes.
Los circuitos SSI y MSI están disponibles tanto en tecnología TTL como CMOS. Los LSI, VLSI Y ULSI se implementan generalmente con CMOS y NMOS, pues requieren menos área sobre el chip y consumen menos potencia.
2.4. CARACTERÍSTICAS Y PROPIEDADES DE LOS CI. Se supone que se está familiarizado con el funcionamiento lógico de los circuitos analizados, por lo tanto se tratará las características y propiedades de funcionamiento tales como:
• • • • • •
Series básicas. Los niveles de tensión. La inmunidad al ruido. La disipación de potencia. El factor de carga. Fan out. Los retardos de propagación.
2.4.1. SERIES BASICAS 2.4.1.1. Series CMOS. Existen dos categorías de CMOS en términos de la tensión de alimentación continua: la serie CMOS de 5 V y la serie CMOS de 3.3 V esta última disminuye la disipación de potencia en un 34%, sin que el resto de los factores varíen. En cada categoría las series se designan mediante el prefijo 74 (entorno más comercial de propósitos generales) y 54 (entorno militar para aplicaciones más exigentes) y solo varían en sus características de funcionamiento.
2.4.1.1.1. Serie 4000 Y 14000 CMOS.
Es la tecnología más antigua la cual posee las siguientes características comparada con TTL:
• • • • •
Baja velocidad. No compatible con TTL. Baja disipación de potencia (2.5 nW por compuerta). Polarización amplia (3 a 15 volt.). Baja capacidad de corriente de salida.
Esta tecnología puede ser utilizada en aplicaciones donde el consumo de potencia es primordial.
2.4.1.1.2. Serie básica de CMOS de 5 V. 74HC y 74HCT. CMOS de alta velocidad. La T indica compatibilidad TTL lo que hace que dichas tecnologías sea iguales tanto en su distribución de pines como en sus funciones, permitiendo remplazar una por otra. Sus características de funcionamiento son casi las mismas de la serie 4000. 74AHC y 74AHCT. CMOS de alta velocidad avanzada. Se trata de una versión mejorada de la serie 74C, que tiene incremento de 10 veces de la velocidad de conmutación comparable con los dispositivos 74LS y un factor de carga de salida mucho mayor que la 74C. Los 74AHCT son compatibles con TTL tanto en su distribución de pines como funcionalmente. 74AC y 74ACT. CMOS avanzado. Esta serie es la más nueva, de los CMOS y funcionalmente es equivalente con las diversas series de TTL, pero no es equivalente en la distribución de pines, ya que su distribución se ha seleccionado para mejorar la inmunidad al ruido.
2.4.1.1.3. Serie básica de CMOS de 3.3 V. 74LV. CMOS de baja tensión. 74LVC. CMOS de baja tensión. 74ALVC. CMOS de baja tensión avanzada.
2.4.1.1.5. Serie BiCMOS Esta serie combina ambas tecnologías CMOS y TTL, combinando las características de baja potencia de la CMOS y la alta velocidad de los TTL a fin de producir una familia lógica de baja potencia y muy alta velocidad. Los CI de BiCMOS no están disponibles en la mayor parte de las funciones SSI Y MSI, sino que está limitada a funciones utilizadas en aplicaciones de interfaces con microprocesadores y de memoria. 74BCT. BiCMOS. 74ABT. BiCMOS avanzada. 74LVT. BiCMOS de baja tensión. 74ALB. BiCMOS de baja tensión avanzada.
2.4.1.2. Series TTL. Es la tecnología de circuitos digitales más popular, no es sensible a las descargas electrostáticas por lo tanto más práctica en la realización de experimentos e implementación de prototipos.
En esta tecnología se encuentran las series 54 / 74 como la anterior seguidas por letras que indican el tipo de circuito lógico y sus características de funcionamiento. La diferencia entre las series se encuentra en sus características eléctricas, como la disipación de potencia, los tiempos de retardo y la velocidad de conmutación. Estudiaremos la serie 74 ya que la diferencia más importante entre la 54 y 74 es que los dispositivos de la primera funcionan en un rango más amplio de temperatura y fuentes de alimentación. Cada fabricante utiliza el mismo sistema de numeración, sin embargo anexan su propio prefijo al número de CI, por ejemplo Texas Instruments utiliza SN, National Semiconductor emplea DM y Signetics usa la S.
2.4.1.2.1. Series básicas de TTL. • •
74. TTL estándar (sin letra). 74L y 74H. Las cuales proporcionan versiones de baja potencia y alta velocidad respectivamente. Ambas tienen el mismo circuito básico de la serie estándar. En comparación con la serie 74, la serie 74L es una versión de baja potencia (1 mW) pero con un retardo de propagación de (33 ns); la serie 74H es una versión de alta velocidad, con un retardo de propagación de (6 ns) a costa de un mayor consumo de potencia (23 mW). 74S. TTL Schottky. Esta serie disminuye el retardo de propagación, ya que utiliza entre la base y el colector del transistor un diodo Schottky haciendo que el transistor no entre demasiado en saturación, obteniendo un retardo de propagación de (3 ns), haciéndolo dos veces más rápido que la serie 74H. Además de lo anterior se aumenta el valor de la potencia de disipación al mejorar los tiempos de conmutación. 74LS. TTL Schottky de baja potencia. Es una serie con menor consumo de potencia (2 mW) y velocidad (9.5 ns).
•
•
• • •
74AS. TTL Schottky avanzada. Proporciona una mejora considerable en la velocidad con un requerimiento de potencia mucho menor. Otra mejora incluye requerimientos de corrientes de entrada bajos (IIL y IIH lo que significa un factor de carga de salida mayor que la 74S. 74ALS. TTL Schottky de baja potencia avanzada. Ofrece mejoras en velocidad y disipación de potencia sobre la serie 74AS, sin embargo su alto costo ha hecho que sea utilizada en aplicaciones de alta velocidad. 74F. TTL FAST (rápida). Es la más nueva serie de TTL Utiliza una nueva técnica de fabricación de CI, para reducir las capacitancias interdispositivos a fin de reducir demoras en la propagación.
Parámetros de funcionamiento Retardo de propagación Disipación de potencia (mW) Producto velocidad-potencia (pJ) Máxima frecuencia de reloj (MHz) Factor de carga de salida (UL)
74 9 10 90
74S 3 20 60
74LS 9.5 2 19
74AS 1.7 8 13.6
74ALS 4 1.2 4.8
74F 3 6 18
35
125
45
200
70
100
10
20
20
40
20
33
Tabla. Características de las series TTL
2.4.1.3. Identificación estándar de compuertas lógicas. 2.4.1.3.1. Tipos de configuración de compuertas. Las compuertas que se encuentran en un circuito integrado se identifican por dos o tres dígitos contiguos a la s letras de identificación de la serie así:
•
Cuádruple NAND de dos entradas: 00.
• • • • • • • • • • • •
Cuádruple NOR de dos entradas: 02. Inversor séxtuple: 04. Cuádruple AND de dos entradas: 08. Triple NAND de tres entradas: 10. Triple AND de tres entradas: 11. Doble NAND de cuatro entradas: 20. Doble AND de cuatro entradas: 21. Triple NOR de tres entradas: 27. NAND de ocho entradas: 30. Cuádruple OR de dos entradas: 32. Cuádruple XOR de dos entradas: 86. NAND única de trece entradas: 133.
2.4.1.7.2. Clasificación según el número de dispositivos. Los circuitos integrados se pueden clasificar según el número de dispositivos, de compuertas básicas, de circuitos complejos normalizados, de bloques funcionales etc. contenidas en el mismo. Este número constituye la escala de integración del CI.
Nivel de Integración
No de componentes
No de compuertas
Pequeña escala de integración (SSI) Mediana escala de integración (MSI) Gran escala de integración (LSI) Muy gran escala de integración (VLSI) Super gran escala de integración (ULSI)
10 a 100 100 a 1.000 1.000 a 10.000 10.000 a 100.000 100.000 a 1.000.000
1 a 10 10 a 100 100 a 1.000 1.000 a 10.000 10.000 a 100.000
Tabla. Escala de Integración de los circuitos Integrados
2.4.2. NIVELES DE TENSIÓN Y CORRIENTE. 2.4.2.1. NIVELES DE TENSION Los niveles de tensión que son aceptados como niveles ALTOS (HIGH) y niveles BAJOS (LOW) están definidos para las señales de entrada como VIL y VIH y para las señales de salida como VOL y VOH. Tanto los niveles ALTOS y BAJOS tienen unos rangos permitidos para ser aceptados lógicamente, estos dependen de la tecnología utilizada y para ello se especifican los niveles ALTOS mínimos permitidos VOH(mín.) y VIH(mín.) los niveles BAJOS máximos permitidos V OL(máx.) y VIH(máx.) . Señales digitales: “0” - V L (Tierra, Ground, GND, 0V) “1” - V H (VCC, VDD, 5V)
Debido al ruido (interferencias electromagnéticas) es necesario asignar a los valores VL y VH un pequeño margen de tensión alrededor de su valor nominal.
4.2.1.1. Niveles Lógicos CMOS. Los rangos permitidos para la tecnología CMOS de 5 V y 3.3 V se muestran en la siguiente figura.
(a) CMOS de 5 V
Entrada
Salida 5V
5V
V
1Lógico
V IH
OH
(ALTO)
1LógicoALTO
4.4V
V OHm ín
3.5V
V NoPermitido
IHmín
1.5V 0Lógico
V IL
(BAJO)
V ILmax
V
0V
0.33V OH
V 0LógicoBAJO
OLmax
0V
(b) CMOS de 3.3 V Entrada
Salida 3.3V
3.3V
1Lógico
V IH
V
2.4V
OH
(ALTO)
1LógicoALTO
2V
NoPermitido 0.8V
V
0Lógico
IL 0V
(BAJO)
0.8V
V OH
0LógicoBAJO
0V
4.2.1.2. Niveles Lógicos TTL (a)TTL Entrada
Salida 5V
5V
1LógicoALTO
V
1Lógico
V
OH
IH
(ALTO)
2.4V
V 2.0V
OHm ín
V IHmín NoPerm itido
V IL
0.8V 0V
0Lógico (BAJO)
V ILmax
V OH
0.8V 0V
0LógicoBAJO
V OLmax
Estandar de Tensiones TTL Tensión de alimentación suele ser 5V . VCC = 5V y GND = 0V . Parámetros básicos del estándar de tensiones TTL:
Para las salidas: 0V – 0,4 valores de nivel de tensión bajo VL garantizado por el fabricante para una salida (VOL). 2,4V – 5V valores de nivel de tensión alto V H garantizado para una salida (VOH). Para las entradas: 0V – 0,8 rango de valores aceptado para una entrada de nivel bajo VL (0 lógico VIL). 2V – 5V rango de valores aceptado para una entrada de nivel alto VH (1 lógico VIH). MODELOS (Interruptores y Resistivos) DE LA SALIDA DE UNA PUERTA Modelar la etapa de salida de una puerta lógica mediante resistencias e interruptores. INTERRUPTORES (más sencillo) Ejemplo: Inversor CMOS.
RESISTENCIAS (más preciso)
2.4.2.2. NIVELES DE CORRIENTE Son los valores de corriente de entrada y de salida que garantiza el fabricante de una determinada tecnología digital. Se definen 4 niveles de corriente (para las entradas y para las salidas) ya sea teniendo un 0 ó un 1 lógico. IIH : High-Level Input Current La corriente de entrada por una puerta cuando se aplica una tensión de nivel alto a esa entrada. Es una corriente positiva dado que entra hacia la puerta. IIL Low-Level Input Current La corriente de entrada por una puerta cuando se aplica una tensión de nivel bajo a esa entrada. Es una corriente negativa dado que sale de la puerta. IOH High-Level Output Current La corriente de salida por una puerta cuando establece un nivel de tensión alto en la misma. Es una corriente que sale y por tanto negativa. IOL Low-Level Output Current La corriente de salida por una puerta cuando establece un nivel de tensión bajo en la misma. Es una corriente que entra y por tanto positiva. El fabricante, para cada tecnología digital, indica los valores mínimos, típicos y máximos. Para que una tecnología funcione: IOH min > IIH max y
2.4.3. INMUNIDAD AL RUIDO.
IOL min > IIL max
El ruido es una tensión no deseada que puede ser inducida por los cables y otros conductores internos que pueden captar radiaciones electromagnéticas de alta frecuencia afectando el buen funcionamiento del circuito. Otra causa externa puede ser la variación de tensión de la fuente de alimentación que son formas de ruido de baja frecuencia. Estos ruidos pueden afectar los circuitos lógicos afectando tanto sus entradas como sus salidas ya que pueden llevarlos a niveles límites o fuera de ellos de tal manera que la variación en un nivel alto ( “1” lógico ) puede llegar a ser interpretada por un nivel bajo ( “0” Lógico ) o viceversa afectando la respuesta lógica del circuito. La medida de la inmunidad al ruido de un circuito se denomina MARGEN DE RUIDO – N.M. (“Noise Margen”) y está dada por:
• •
NMH Margen del Ruido para nivel ALTO.
VNH = VOHmín – VIHmín
NML Margen del Ruido para nivel BAJO.
VNL = VILmáx – VOLmáx
El margen de ruido es el mínimo de NM H y NML, y para que una tecnología digital funcione, siempre ha de ser positivo. Para la tecnología TTL NM = 0,4 V Si nos pasamos del margen de ruido, la salida de un circuito es impredecible. El margen de ruido que se le permite a una determinada tecnología digital reduce la susceptibilidad a errores inducidos por ruido y mejora la fiabilidad de los equipos electrónicos digitales. Va
VIH
VIH(mín.) 2v
VOH
Va VIL(min.)
VIL
VOL
2.4.4. DISIPACIÓN DE POTENCIA. Es la potencia (Vatios) disipada por el circuito: P = V CC I CC
Normalmente la potencia esta limitada a un valor máximo para evitar la destrucción del dispositivo. Potencia o Consumo estático
Potencia o Consumo dinámico Mayor frecuencia Mayor consumo
Como se indica en la figura por una compuerta circula una corriente procedente de la fuente de alimentación. VCC ICCH
VCC
ICCL
ALTO (H) BAJO (L) VOH VOL Cuando el estado de salida es ALTO (H) circula la corriente I CCH y cuando el estado de salida es BAJO (L) circula la corriente I CCL
Entonces la Disipación de Potencia será: Para salida ALTA Para salida BAJA
PDH = VCC ICCH PDL = VCC ICCL
La disipación de potencia media se especifica para una señal periódica simétrica, con un nivel ALTO en un 50% y un nivel BAJO EN UN 50%, en este caso se calcula: La corriente media ICC ICCH + ICCL ICC = -------------------
2 y se encuentra la potencia media. PD = VCC ICC La disipación de potencia en un circuito TTL es esencialmente constante dentro de su rango de frecuencia de operación y la disipación de potencia para un circuito CMOS depende de la frecuencia, en condiciones de señales DC es extremadamente baja y aumenta cuando aumenta la frecuencia. Para un circuito integrado CI de cuatro compuertas tendrá cuatro veces esta potencia de disipación. Por ejemplo una compuerta NAND TTL disipa una potencia de 10 mW, luego la potencia total requerida por las cuatro compuertas del CI será de 40 mW.
2.4.5. FACTOR DE CARGA 2.4.5.1 Factor de carga de salida. Fan out Debido a la energía máxima que una puerta puede absorber o consumir se impone un límite en el número máximo de salidas que puede tener una puerta lógica. Es lo que se conoce como “FANOUT”
I = I 1 + I 2 + …. + I N TTL . Valor típico = 10 Para calcular el “fan-out”, se debe aplicar la siguiente expresión matemática:
Fan - Out
I = min OL I IL
min max
,
I OH min I IH max
Cuando la salida de una compuerta lógica se conecta a una o varias entradas de otras compuertas, se genera una carga en la puerta excitadora. El factor de carga de salida se define como el número máximo de entradas lógicas estándar que una salida puede manejar confiablemente, esto es, los niveles lógicos de salida de la compuerta excitadora se mantienen dentro de los límites permitidos. Este límite se denomina el Fan out de la compuerta. Algunos fabricantes especifican las corrientes de entrada y salida de un dispositivo en términos de una Unidad de Carga (UL), que se define para la serie TTL, de la siguiente manera:
Unidad de carga (UL) = 40 uA en estado ALTO = 1.6 mA en estado BAJO Si un CI tiene un factor de carga de 10 UL (fan out) para ambos estados, significa que: IOH (max) = 10 x 40 uA = 400 uA IOL (max) = 10 x 1.6 mA = 16 mA
2.4.5.2. Factor de carga de entrada. Fan in. De la misma manera, si se especifica que la entrada de una compuerta de un CI tiene 1 UL (fan in) para ambos estados, significa que: IIH (max) = 1 x 40 uA = 40 uA IIL (max) = 1 x 1.6 mA = 1.6 mA La corriente de salida aumenta cada vez que se conecta una entrada de una compuerta y la caída de tensión interna aumenta en la compuerta excitadora haciendo que VOL aumente. Si se conectan demasiadas entradas, el aumento de VOL llegará a ser superior del VOL (máx.) permitido.
Series TTL 74 74S 74LS 74AS 74ALS 74F
Fan in ALTO 1 1.25 0.5 0.5 0.5 0.5
Fan in BAJO 1 1.25 0.25 0.3 0.06 0.4
Fan out ALTO 10 25 10 50 10 25
Fan out BAJO 10 12.5 5 12.5 5 12.5
Tabla. Factores de carga de las diferentes series TTL.
2.4.6. RETARDOS DE PROPAGACIÓN. Cuando una señal pasa a través de un circuito lógico, siempre experimenta un retardo temporal. Un cambio en el nivel de salida de una compuerta, se produce cierto tiempo después que haya ocurrido el cambio en el nivel de entrada, esto se denomina retardo de propagación . Ej. Inversor Ideal:
En realidad existe un retardo, t pd (“propagation delay”) ó retardo de p ropagación.
Podemos modelar un inversor real como un inversor ideal en serie con un bloque de retardo de propagación.
Existen dos retardos de propagación definidos así: tPLH = tiempo de propagación al pasar de un nivel bajo (L) a un nivel alto (H). tPHL = tiempo de propagación al pasar de un nivel alto (H) a un nivel bajo (L). La figura muestra un retardo de propagación para un inversor. Dichos retardos se miden entre los puntos de de 50% en las transiciones de entrada y salida. En términos generales t PLH y tPHL no son los mismos y ambos varían según las condiciones de carga. Estos valores de propagación se utilizan para definir la velocidad relativa del circuito lógico o frecuencia de trabajo. Cuanto mayor es el retardo de propagación menor es la frecuencia de trabajo. 50%
50%
tPLH
tPHL
Figura. Retardo de propagación
A menudo, los fabricantes, distinguen entre el retardo de pasar de VL a VH y el de pasar de VH a VL La nomenclatura utilizada es: t pdLH y t pdHL
Simbología
Puerta AND
Puerta triestado
Puerta NAND
Realiza funciones de AND y NAND
Puerta OR
Realiza funciones de OR y NOR
Puerta NOR
Puerta Y exclusiva
Puerta O
Inversor
exclusiva
Diferencial
Buffer
Buffer
Driver
triestado
Buffer negado
Puertas lógicas, Sistema ANSI
Puerta AND
Puerta NAND
Puerta AND
Puerta NAND
Puerta OR
Puerta NOR
Puerta OR
Puerta NOR
Puerta O
Inversor
exclusiva
C ir c ui t o s ló gi c o s IC
Memoria
Circuito integrado
Símbolo básico
Símbolo genérico
Cronomedidor
Contador binario
- 555 -
4 bit
Decimal codificado binario BCD a un descodificador de
Contador decádico decimal codificado binario ( BCD )
7 segmentos Contador decádico
Decodificador
con 10 salidas
1a4
codifiadas
DAC
Multiplexor
Convertidor analógico / digital
Semisumador
Sumador
CPU / UCP Unidad central de proceso Microprocesador
