Caracteristicas · Microcontrolador AVR® AVR® de Alto desempeño y Bajo poder · Avanzada Arquitectu Arquitectura ra RISC – 131 Poderosas Instrucciones. Instrucciones. La mayoría mayoría se ejecutan en un solo ciclo. – 32 Registros Registros de proposi proposito to general general de 8 bits. – Opera Operación ción Enterame Enteramente nte Estática. Estática. – Rendimiento de hasta 16 MIPS a 16MHz. – Multi Multiplic plicador ador interno interno de 2 ciclos. ciclos.
· Memorias de Programa y de Datos no volátiles – 16Kbits integrados de Memoria Flash Auto-Programable. Durabilidad de: 10,000 ciclos de Lectura/Escritura – Sección de Arranque Opcional con Bits Asegurados Independientes Programación in situ por Programa de Arranque integrado al chip Verdaderas Verda deras operaciones de Lectura-Escritura simultaneas. – EEPROM EEPROM de 512 Bytes. Bytes. Durabilidad de: 10,000 ciclos de Lectura/Escritura – Memoria SRAM interna de 1KBytes. – Bloqueo de Programación Programación por Software de Seguridad · Interfaz JTAG (Cumple con el standard IEEE 1149.1) – Capacidades de Escaneo de Limites de Acuerdo Acuerdo al Standard JTAG JTAG – Soporte de Depuración On-Chip – Programación de Memorias Memorias Flash, EEPROM, EEPROM, fusibles y bits de bloqueo por por JTAG JTAG
· Característic Características as de los Periféricos – Dos Temporizadores/Contadores de 8bits con Preescaladores separados y modos de Comparación – Un Tempo Temporizador/Contador rizador/Contador con Preescalador, Modo de Comparación y Modo de Captura – Contador en Tiempo Real con Oscilador Independiente – Cuatr Cuatro o Canal Canales es PWM – 8 Canales Canales de Conve Conversión rsión A/D 8 Canales de una sola terminal 7 Canales diferenciales (solo en encapsulado TQFP) 2 Canales Diferenciales con Ganancia Programable a 1x, 10x o 200x – Inte Interface rface Two-W Two-Wire ire Dirigible Dirigible a Bit – Serial USART Programable Programable – Inter Interface face SPI Programable Programable Master/S Master/Slave lave – Watchdog (Perro Guardián) Ti Timer mer con Oscilador Independiente Integrado Integrado – Comparador Analógico integrado
Microcontrolador
De 8 Bits con 16K de memoria Flash programable in-situ ATmega16 ATmega16L
· Características Propias del Microcontrolador – Reseteo al Encender y Detector Programable de Fallo de alimentación – Oscilador Calibrado RC integrado – Rutas de Interrup Interrupción ción Internas Internas y Externas Externas – Seis Modos de Descanso: Inactivo, Reducción de Ruido ADC, Ahorro de energía, Apagado, En Espera y En Espera Extendido.
· I/O y Encapsulados – 32 Lineas de I/O Programables con Resistencias Pull-Up Programables. – DIP de 40 pines, TQFP de 44 pines, QNF/MLF de 44 cojinetes.
· Voltajes de Operación – 2.7 - 5.5V para el ATmega16L – 4.5- 5.5V para el ATmega Tmega16 16
· Velocidades – 0 - 8 Mhz para el ATmega Tmega16L 16L – 0 - 16 Mhz para el ATmega16 Tmega16
· Consumos de Corriente @ 1MHz, 3V, 25ºC para el Atmega16L – Activo: 1.1 mA – Inactivo: 0.35 mA – Apagado: < 1 µA
2466N–AVR–10/06
TRADUCCIÓN Juan Manuel Andrade. para Foros de Electrónica. http://www.forosdeelectronica.com
[email protected]
Patillaje
TRADUCCIÓN Juan Manuel Andrade. para Foros de Electrónica. http://www.forosdeelectronica.com
[email protected]
Figura 1. Patillaje ATmega16 PDIP (XCK/T0) PB0 (T1) PB1 (INT2/AIN0) PB2 (OC0/AIN1) PB3 (SS) PB4 (MOSI) PB5 (MISO) PB6 (SCK) PB7 RESET VCC GND XTAL2 XTAL1 (RXD) PD0 (TXD) PD1 (INT0) PD2 (INT1) PD3 (OC1B) PD4 (OC1A) PD5 (ICP1) PD6
PA0 (ADC0) PA1 (ADC1) PA2 (ADC2) PA3 (ADC3) PA4 (ADC4) PA5 (ADC5) PA6 (ADC6) PA7 (ADC7) AREF GND AVCC PC7 (TOSC2) PC6 (TOSC1) PC5 (TDI) PC4 (TDO) PC3 (TMS) PC2 (TCK) PC1 (SDA) PC0 (SCL) PD7 (OC2)
TQFP/QFN/MLF ) ) 0 2 C T ) N 0 ) ) ) ) O T / I / / 0 1 2 3 1 0 K ) C C C C ) N N S I I 1 C D D D D S A A T X A ( ( ( ( ( ( A ( A ( A ( 4 3 2 1 0 D C 0 1 2 3 B B B B B N C A A A A P P P P P G V P P P P
(MOSI) PB5 (MISO) PB6 (SCK) PB7 RESET VCC GND XTAL2 XTAL1 (RXD) PD0 (TXD) PD1 (INT0) PD2
NOTA: El Cojinete inferior deberá ir soldado a tierra.
Aviso Legal:
2
PA4 (ADC4) PA5 (ADC5) PA6 (ADC6) PA7 (ADC7) AREF GND AVCC PC7 (TOSC2) PC6 (TOSC1) PC5 (TDI) PC4 (TDO)
3 4 5 6 7 C D 0 1 2 3 D D D D D C N C C C C P P P P P V G P P P P ) ) ) ) ) ) ) ) ) 1 B A 1 2 L A K S T 1 1 P C C D C M N C C C S T T O S ( I ( ( ( ( O O I ( ( ( (
Los Valores Típicos contenidos en esta hoja de datos están basados en simulaciones y caracterizaciones otros microcontroladores AVR manufacturados con la misma tecnología de proceso. Los valores Mínimos y Máximos estarán disponibles una vez que el dispositivo sea caracterizado.
ATmega16(L) 2466N–AVR–10/06
ATmega16(L) Vista general
El Atmega16 Atmega16 es un microcontrolador CMOS de bajo consumo de 8-Bits basado en la mejorada arquitectura RISC AVR. AVR. Al ejecutar poderosas instrucciones en un solo ciclo del reloj alcanza desempeños aproximados de 1 MIPS por Mhz permitiendo al diseñador del sistema optimizar el consumo de energía contra la velocidad de proceso
Diagrama de Bloques
Figura 2. Diagrama de Bloques PA0 - PA 7
PC0 - PC7
DRIVERS/BUFERS DEL PUERTO B
DRIVERS/BUFERS DEL PUERTO B
INTERFASE DEL PUERTO A
INTERFASE DEL PUERTO C
VCC
GND
AVCC
INTERFASE ADC
MULTIPLEXOR ADC
TWI
AREF TEMPORIZADORES
CONTADOR DEL PROGRAMA
APUNTADOR DE LA PILA
Y CONTADORES
FLASH DE PROGRAMA
SRAM
OSCILADOR INTERNO
OSCILADOR
XTAL1
REGISTROS DE INSTRUCCIÓN
REGISTROS DE PROPOSITO GENERAL X
DECODIFICADOR DE INSTRUCCIÓN
Y Z
LINEAS DE CONTROL
ALU
AVR CPU
TRADUCCIÓN Juan Manuel Andrade. para Foros de Electrónica. http://www.forosdeelectronica.com
[email protected]
OSCILADOR
TIMER
XTAL2
CONTROL DEL MCU Y TIMER
UNIDAD DE INTERRUPCIÓN
LÓGICA DE PROGRAMACIÓN
EEPROM
SPI
USART
LÓGICA DE PROGRAMACIÓN
+ -
WATCHDOG
RESET
OSCILADOR CALIBRADO INTERNO
INTERFASE DEL COMPARADOR
INTERFASE DEL PUERTO B
INTERFASE DEL PUERTO D
DRI VERS/BUFERS DEL PUERTO B
DRIVERS/ BUFERS DE DEL PU PUERTO B
PB0 - PB7
PD0 - PD7
3 2466N–AVR–10/06
