Susti Viernes Electro

UNIVERSIDAD CESAR VALLEJO FACULTAD DE INGENIERIA ESCUELA DE INGENIERIA DE SISTEMAS EXAMEN DE REZAGADOS DE ELECTRONICA Y CIRCUITOS DIGITALES

1.

2.

El registro registro de 4 bits de la figura, está formado formado por 4 FF de distinto tipo, tipo, conociendo conociendo los datos facilitados en el cronograma adjunto, se pide completar el mismo para las salidas Q0,Q1,Q2 y Q3. Nota: El eset es as!ncrono. "bser#ar el flanco de reloj $ue en cada caso sir#e para acti#ar cada uno de los Flip flops (3p)

%ise&ar un circuito circuito secuencial secuencial s!ncrono s!ncrono $ue $ue controle controle las luces intermitentes intermitentes de un coc'e. El sistema dispondrá de 3 entradas( DE (giro a la derecha), IZ (giro a la izquierda) y izquierda)  y EM (luces de emergencia)* emergencia )* y de dos salidas: salidas : D (intermitente derecho) e derecho)  e I (intermitente (intermitente izquierdo). D o I  ! 'acen ! 'acen $ue la correspondiente lu+ de intermitencia se encienda mientras $ue si toman el #alor 0 sta permanece apagada. -uando la entrada DE toma DE toma el #alor 1 debe acti#arse el intermitente derec'o, 'asta $ue DE #uel#a DE #uel#a a 0. %el mismo modo actuará el intermitente i+$uierdo con la entrada /. l acti#ar la entrada EM, EM, prioritaria respecto de DE e IZ, IZ, deben acti#arse a la #e+ ambos intermitentes. -onsiderar además $ue las entradas DE e IZ no IZ no pueden tomar el #alor 1 a la #e+. a se&al de reloj $ue utili+a el sistema tiene una frecuencia igual al doble de la frecuencia de las luces intermitentes. %ise&e el diagrama de estado del sistema como autmata de ealy.  "#ptos.) 3. nalice nalice el sigu siguient iente e circuito circuito $ue $ue tiene tiene flip flip flops flops tipo 5( 5( a) dentifi dentifi$ue $ue todas todas las las #ariable #ariables s del circuit circuito o secuenci secuencial. al. ("! puntos) b) "bte "btenga nga la tabl tabla a de e6ci e6citac taci in. n. ("$ puntos) c) "bte "btenga nga el diag diagra rama ma de de estad estado. o. ("3 puntos)