REPORTE REPORTE DEL CIRCUITO CIRCUITO ELECTRÓNICO DIGITAL DIGITAL
Elaborado laborado por: Cristó Cris tóbal bal Galil eo Mendo Mendoza za Pérez Pérez
Octubre Octub re del d el 2016 2016 0
ÍNDICE ÍNDICE
1
MATERIAL Y EQUIPO
2
CÁLCULOS CON ÁLGEBRA DE BOOLE
3
ELEMENTOS UTILIZADOS EN EL CIRCUITO
4
FUNCIONAMIENTO DEL CIRCUITO
5
APLICACIÓN
6
SOLUCIÓN DE ELEMENTOS QUE INTEGRAN UN CIRCUITO ELECTRÓNICO DIGITAL SECUENCIAL 6 DIAGRAMA DEL CIRCUITO ELECTRÓNICO DIGITAL
7
FUENTES DE INFORMACIÓN
8
FOTOGRAFÍAS DEL CIRCUITO Y DE LA SECUENCIA DEL ARMADO DEL CIRCUITO
9
CONCLUSIÓN
10
HOJAS DE ESPECIFICACIONES
11
1
MATERIAL Circuitos integrados 1 1 1 1
7490 7404 7408 7432
Resistencias 5 470R 1 33R Leds 4 1 1
Rojo Naranja Ultra Display DC05
Varios 7 1 1 1 1
Bases para CI de 14 terminales Placa fenólica 10 x 10 cm Tira te terminales hembra Soldadura con aleación estaño/plomo (60/40) Alambre No.22 (metro)
EQUIPO 1 1 1 1 1
Cautín tipo Lápiz pinzas de corte Pinzas de punta taladro de mano broca de 1mm de diámetro
2
CÁLCULOS CON ÁLGEBRA DE BOOLE El circuito decodificador, se diseñó a partir de una tabla de verdad, tomando elementos de entrada los 2 bits, menos significativos provenientes del contador de décadas (7490), y como elementos de salida las terminales del display de 7 segmentos, estableciendo el orden de encendido de acuerdo los caracteres que se deberían observar en el desplaye (0, 1, 2 y 3). Para simplificar el circuito se utilizó el álgebra de Boole como se muestra en las ecuaciones siguientes. Ecuaciones que generan el circuito digital a = d = a’b’ + ab’ + ab b = a’b’ + a’b + ab’ + ab c = a’b’ + a’b + ab
e = a’b’ + ab’ f = a’ b’ b = ab’ + ab
a b g f e d c b a display 0 0 1 1
0 1 0 1
0 0 1 1
1 0 0 0
1 0 1 0
1 0 1 1
1 1 0 1
1 1 1 1
1 0 1 1
0 1 2 3
Simplificando las ecuaciones con mapas de Karnaugh. B’ A’
A
1 1
B 0 1
a = B’ + A
B’ A’
A
1 1
B 0 0
e = B’
B’ A’
A
1 1
B 1 1
B’ A’
A
b = A’ + A
B’ A’
A
1 0
f = AB
B 0 0
1 0
B 1 1
c = A’ + B
B’ A’
A
0 1
B’ A’
A
1 1
B 0 1
d = B’ + A
B 0 1
g = B’ + A
Ecuaciones simplificadas que generan el circuito digital a = d = b’ + a b = a + a’ c = a’ + b e = b’ f = a’ b’
g=a
3
ELEMENTOS UTILIZADOS EN EL CIRCUITO FUENTE DE ALIMENTACIÓN Se emplea una fuente de alimentación de 5 volts con una capacidad de corriente a suministrar de 1 Ampere, la cual circula a través de las diferentes etapas del circuito general. CIRCUITO RLC Para este circuito se utiliza un circuito integrado 555, en configuración astable, para generar la señal de reloj, para la sincronización. CIRCUITO CONTADOR Este circuito tiene la función de generar un conteo en binario de 2 dígitos (0 a 3). CIRCUITO DECODIFICADOR un circuito lógico combinacional, compuesto por las compuertas lógicas OR, AND y NOT, se encargan de decodificar el conteo binario, de manera que la salida de este sea utilizada por el display de 7 segmentos, para visualizar el conteo binario en el sistema decimal.
4
FUNCIONAMIENTO DEL CIRCUITO La fuente de alimentación se encarga de generar la energía necesaria para el funcionamiento del circuito general en sus diferentes etapas, la primera etapa es el circuito RLC, el cual está compuesto por un circuito oscilador 555 en configuración astable, que genera una señal cuadrada con frecuencia y ciclo de trabajo regulable, la segunda etapa la compone un contador de década 7490 el cual utiliza la señal que proviene del circuito oscilador para generar un conteo en binario de 0 a 9, donde se utilizan los 2 bits menos significativos para alimentar un circuito decodificador en la etapa 3, el cual está compuesto por circuitos integrados 7432 (OR), 7404 (NOT) y 7408 (AND) y display de 7 segmentos cátodo común, para visualizar el conteo en decimal, la etapa 4, es la etapa del circuito electrónico de potencia que activa un moto reductor al recibir la señal, cundo se alcanza un conteo de 3. Fuente de alimentacion 5 Volt a 1A
Etapa 1 circuito oscilador (RLC) Genera la senal de reloj
Etapa 2 contador de decada (7490) genera el conteo bianario a partir de la senal de reloj
Etapa 3 circuito combinacional (decodificador) formado por las compuertas logicas
Etapa 4 Display de 7 Segmentos Despliega el conteo en sitema decimal
0, 1, 2, 3
5
APLICACIÓN La aplicación que se le dará a este circuito, será la de accionar una banda transportadora después de 3 segundos de iniciar un proceso anterior. Propuesta de mejora Cambiando la configuración del circuito oscilador a monoestable el conteo no sería por tiempo sino de eventos
SOLUCIÓN DE ELEMENTOS QUE INTEGRAN UN CIRCUITO ELECTRÓNICO DIGITAL SECUENCIAL Una solución alternativa, a los elementos que integran el circuito electrónico digital, seria utilizar un circuito microcontrolador, PIC o ATMEL, acoplado al circuito electrónico de potencia, lo cual reduciría considerablemente la cantidad de circuitos integrados utilizados, ya que las etapas 1, 2 y 3 se reduciría a una sola.
6
DIAGRAMA DEL CIRCUITO ELECTRÓNICO DIGITAL
DIAGRAMA DEL CIRCUITO ELECTRÓNICO DIGITAL
7
FUENTES DE INFORMACIÓN
Sistemas digitales, principios y aplicaciones, tocci, widmer, prentice hall, 8va. ed., 2003
http://socrates.berkeley.edu/~phylabs/bsc/pdffiles/dm7490a.pdf
http://www.ti.com/lit/ds/symlink/sn74ls04.pdf
http://www.ti.com/lit/ds/symlink/sn74ls08.pdf
http://www.ti.com/lit/ds/symlink/sn74ls32.pdf
FUENTES DE INFORMACIÓN
Sistemas digitales, principios y aplicaciones, tocci, widmer, prentice hall, 8va. ed., 2003
http://socrates.berkeley.edu/~phylabs/bsc/pdffiles/dm7490a.pdf
http://www.ti.com/lit/ds/symlink/sn74ls04.pdf
http://www.ti.com/lit/ds/symlink/sn74ls08.pdf
http://www.ti.com/lit/ds/symlink/sn74ls32.pdf
8
FOTOGRAFÍAS DEL CIRCUITO Y DE LA SECUENCIA DEL ARMADO DEL CIRCUITO 1)
4)
2)
3)
5)
6)
9
CONCLUSIÓN Un circuito lógico digital, trabaja con información codificada en lenguaje binario es decir valores de 1 y 0 representados usualmente con el encendido y apagado de un diodo emisor de luz, tomando en cuenta que este tipo de circuitos utiliza dos tipos de niveles, el nivel alto que es representado con el numero 1 (encendido), mientras que el nivel bajo es representado con el numero 0 (apagado). Para convertir un conteo en binario proveniente del contador de décadas a visualizarlo en sistema decimal, se utilizaron 3 tipos de compuertas lógicas, AND, OR y NOT, en el planteamiento original del circuito digital era muy extenso, pero con la simplificación utilizando algebra de Boole, se pudo reducir el circuito de manera considerable
10
HOJAS DE ESPECIFICACIONES Hojas de especificaciones de los circuitos integrados
7404 7408 7432 7490
11
SDLS029C − DECEMBER 1983 − REVISED JANUARY 2004
SDLS029C − DECEMBER 1983 − REVISED JANUARY 2004
absolute maximum ratings over operating free-air temperature range (unless otherwise noted) † Supply voltage, VCC (see Note 1) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7V Input voltage, V I: ’04, ’S04 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 5.5 V ’LS04 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7V Package thermal impedance, θJA (see Note 2): D package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 86 °C/W DB package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96°C/W N package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80°C/W NS package . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76°C/W Storage temperature range, Tstg . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . −65 °C to 150°C † Stresses beyond those listed under “absolute maximum ratings” may cause permanent damage to the device. This are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under “recommended operating conditions” is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability. NOTES: 1. Voltage values are with respect to network ground terminal. 2. The package thermal impedance is calculated in accordance with JESD 51-7.
recommended operating conditions (see Note 3) SN5404 MIN
NOM
MAX
MIN
NOM
MAX
4.5
5
5.5
4.75
5
5.25
UNIT
VCC VIH
Supply voltage
VIL IOH
Low-level input voltage
0.8
0.8
V
High-level output current
−0.4
−0.4
mA
IOL TA
Low-level output current
16
16
mA
70
°C
High-level input voltage
2
Operating free-air temperature
2
−55
125
V V
0
NOTE 3: All unused inputs of the device must be held at VCC or GND to ensure proper device operation. Refer to the TI application report, Implications of Slow or Floating CMOS Inputs , literature number SCBA004.
electrical characteristics over recommended operating free-air temperature range (unless otherwise noted) PARAMETER
TEST CONDITIONS
VIK VOH
VCC = MIN,
VOL II
VCC = MIN,
IIH IIL
VCC = MAX,
IOS¶ ICCH
VCC = MAX
ICCL
VCC = MAX,
VCC = MIN, VCC = MAX, VCC = MAX, VCC = MAX,
II = − 12 mA VIL = 0.8 V, VIH = 2 V, VI = 5.5 V
SN5404 MIN
TYP§
SN7404 MAX
MIN
TYP§
−1.5 IOH = −0.4 mA IOL = 16 mA
2.4
3.4 0.2
−1.5 2.4
0.4
3.4 0.2
1
VI = 2.4 V VI = 0.4 V −20 VI = 0 V VI = 4.5 V
MAX
UNIT V V
0.4 1
V mA
40
40
µA
−1.6
−1.6
mA
−55
mA
−55
−18
6
12
6
12
mA
18
33
18
33
mA
‡ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions. § All typical values are at V CC = 5 V, TA = 25°C. ¶ Not more than one output should be shorted at a time.
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265
SDLS029C − DECEMBER 1983 − REVISED JANUARY 2004
5
SDLS029C − DECEMBER 1983 − REVISED JANUARY 2004
switching characteristics, VCC = 5 V, TA = 25°C (see Figure 1) PARAMETER tPLH tPHL
FROM (INPUT)
TO (OUTPUT)
A
Y
SN5404 SN7404
TEST CONDITIONS MIN RL = 400 Ω,
CL = 15 pF
UNIT
TYP
MAX
12
22
8
15
ns
recommended operating conditions (see Note 3) SN74LS04
SN54LS04 VCC VIH
Supply voltage
VIL IOH
Low-level input voltage
IOL TA
Low-level output current
High-level input voltage
MIN
NOM
MAX
MIN
NOM
MAX
4.5
5
5.5
4.75
5
5.25
2
2
High-level output current −55
V V
0.7
0.8
V
−0.4
−0.4
mA
8
mA
70
°C
4
Operating free-air temperature
UNIT
125
0
NOTE 3: All unused inputs of the device must be held at VCC or GND to ensure proper device operation. Refer to the TI application report, Implications of Slow or Floating CMOS Inputs , literature number SCBA004.
electrical characteristics over recommended operating free-air temperature range (unless otherwise noted) SN54LS04
TEST CONDITIONS†
PARAMETER
MIN
TYP‡
2.5
3.4
SN74LS04 MAX
MIN
TYP‡
2.7
3.4
VCC = MIN, VCC = MIN,
II = − 18 mA VIL = MAX,
VOL
VCC = MIN,
VIH = 2 V
II IIH
VCC = MAX, VCC = MAX,
VI = 7 V VI = 2.7 V
0.1 20
20
µA
IIL
VCC = MAX, VCC = MAX
VI = 0.4 V
−0.4
−0.4
mA
−100
mA
VCC = MAX, VCC = MAX,
VI = 0 V VI = 4.5 V
ICCL
IOH = −0.4 mA IOL = 4 mA
0.25
−1.5
UNIT
VIK VOH
IOS§ ICCH
−1.5
MAX
0.4
0.4
IOL = 8 mA
0.25
−20
−100
0.5 0.1
−20
V V V mA
1.2
2.4
1.2
2.4
mA
3.6
6.6
3.6
6.6
mA
† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions. ‡ All typical values are at V = 5 V, T = 25°C. CC A § Not more than one output should be shorted at a time, and the duration of the short-circuit should not exceed one second.
switching characteristics, VCC = 5 V, TA = 25°C (see Figure 2) PARAMETER
FROM
TO
TEST CONDITIONS
SN54LS04 SN74LS04 MIN
tPLH tPHL
6
A
Y
RL = 2 kΩ,
CL = 15 pF
UNIT
TYP
MAX
9
15
10
15
ns
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265
SDLS029C − DECEMBER 1983 − REVISED JANUARY 2004
SDLS029C − DECEMBER 1983 − REVISED JANUARY 2004
recommended operating conditions (see Note 3) SN54S04 MIN
NOM
MAX
MIN
NOM
MAX
4.5
5
5.5
4.75
5
5.25
UNIT
VCC VIH
Supply voltage
VIL IOH
Low-level input voltage
0.8
0.8
V
High-level output current
−1
−1
mA
IOL TA
Low-level output current
20
20
mA
70
°C
High-level input voltage
2
Operating free-air temperature
2
−55
125
V V
0
NOTE 3: All unused inputs of the device must be held at VCC or GND to ensure proper device operation. Refer to the TI application report, Implications of Slow or Floating CMOS Inputs , literature number SCBA004.
electrical characteristics over recommended operating free-air temperature range (unless otherwise noted) SN54S04
TEST CONDITIONS†
PARAMETER VIK VOH
VCC = MIN,
VOL II
VCC = MIN,
IIH IIL
VCC = MAX,
VIH = 2 V, VI = 5.5 V VI = 2.7 V
VCC = MAX,
VI = 0.5 V
IOS§ ICCH
VCC = MAX
ICCL
VCC = MAX,
VCC = MIN, VCC = MAX,
VCC = MAX,
II = − 18 mA VIL = 0.8 V,
MIN
TYP‡
SN74S04 MAX
MIN
TYP‡
−1.2 IOH = −1 mA IOL = 20 mA
2.5
3.4
−40
−1.2 2.7
3.4
UNIT V V
0.5
0.5
1
1
mA
50
50
µA
−2
−2
mA
−100
mA
−100
VI = 0 V VI = 4.5 V
MAX
−40
V
15
24
15
24
mA
30
54
30
54
mA
† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions. ‡ All typical values are at V CC = 5 V, TA = 25°C. § Not more than one output should be shorted at a time, and the duration of the short-circuit should not exceed one second.
switching characteristics, VCC = 5 V, TA = 25°C (see Figure 1) PARAMETER
FROM
TO
SN54S04 SN74S04
TEST CONDITIONS MIN
tPLH tPHL
A
Y
RL = 280 Ω,
CL = 15 pF
tPLH tPHL
A
Y
RL = 280 Ω,
CL = 50 pF
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265
UNIT
TYP
MAX
3
4.5
3
5
4.5 5
ns ns
7
SN5408, SN54LS08, SN54S08 SN7408, SN74LS08, SN74S08 QUADRUPLE 2-INPUT POSITIVE-AND GATES SDLS033 – DECEMBER 1983 – REVISED MARCH 1988
SN5408, SN54LS08, SN54S08 SN7408, SN74LS08, SN74S08 QUADRUPLE 2-INPUT POSITIVE-AND GATES SDLS033 – DECEMBER 1983 – REVISED MARCH 1988
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265
SN5408, SN54LS08, SN54S08 SN7408, SN74LS08, SN74S08 QUADRUPLE 2-INPUT POSITIVE-AND GATES SDLS033 – DECEMBER 1983 – REVISED MARCH 1988
3
SN5408, SN54LS08, SN54S08 SN7408, SN74LS08, SN74S08 QUADRUPLE 2-INPUT POSITIVE-AND GATES SDLS033 – DECEMBER 1983 – REVISED MARCH 1988
4
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265
SN5408, SN54LS08, SN54S08 SN7408, SN74LS08, SN74S08 QUADRUPLE 2-INPUT POSITIVE-AND GATES SDLS033 – DECEMBER 1983 – REVISED MARCH 1988
SN5408, SN54LS08, SN54S08 SN7408, SN74LS08, SN74S08 QUADRUPLE 2-INPUT POSITIVE-AND GATES SDLS033 – DECEMBER 1983 – REVISED MARCH 1988
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265
5
D
August 1986 Revised September 1998
DM7490A Decade and Binary Counter General Description The DM7490A monolithic counter contains four masterslave flip-flops and additional gating to provide a divide-bytwo counter and a three-stage binary counter for which the count cycle length is divide-by-five. The counter has a gated zero reset and also has gated setto-nine inputs for use in BCD nine’s complement applications. To use the maximum count length (decade or four-bit binary), the B input is connected to the QA output. The input count pulses are applied to input A and the outputs
are as described in the appropriate truth table. A symmetrical divide-by-ten count can be obtained from the counters by connecting the QD output to the A input and applying the input count to the B input which gives a divide-by-ten square wave at output QA.
Features
Typical power dissipation — 90A
145 mW
Count frequency 42 MHz
Ordering Code: Order Number DM7490AN
Package Numbe r
Package Description
N14A
14-Lead Plastic Dual-In-Line Package, JECEC MS-001, 0.300” Wide
Connection Diagram Dual-In-Line Package
© 1998 Fairchild Semiconductor Corporation
DS006533.prf
www.fairchildsemi.com
D M 7 4 9 0 A D e c a d e a n d B i n a r y C o u n t e r
A 0 9 4 7 M D
Function Tables
(Note 1)
Logic Diagram
BCD Count Sequence (Note 2) Count
Outputs QD
QC
QB
QA
0
L
L
L
L
1
L
L
L
H
2
L
L
H
L
3
L
L
H
H
4
L
H
L
L
5
L
H
L
H
6
L
H
H
L
7
L
H
H
H
8
H
L
L
L
9
H
L
L
H
BCD Bi-Quinary (5-2) (Note 3) Count
Outputs QA
QD
QC
QB
0
L
L
L
L
1
L
L
L
H
2
L
L
H
L
3
L
L
H
H
4
L
H
L
L
5
H
L
L
L
6
H
L
L
H
7
H
L
H
L
8
H
L
H
H
9
H
H
L
L The J and K inputs shown without connection are for reference only and are functionally at a high level.
Reset/Count Function Table Reset Inputs
Outputs
R0(1)
R0(2)
R9(1)
R9(2)
QD
QC
QB
QA
H
H
L
X
L
L
L
L
H
H
X
L
L
L
L
L
X
X
H
H
H
L
L
H
X
L
X
L
COUNT
L
X
L
X
COUNT
L
X
X
L
COUNT
X
L
L
X
COUNT
Note 1: H = High Level, L = Low Level, X = Don’t Care. Note 2: Output QA is connected to input B for BCD count. Note 3: Output QD is connected to input A for bi-quinary count.
www.fairchildsemi.com
2
Absolute Maximum Ratings (Note 4) Supply Voltage
Operating Free Air Temperature Range
7V
Input Voltage
Storage Temperature Range
5.5V
0°C to +70°C -65°C to +150°C
Recommended Operating Conditions Symbol
Parameter
VCC
Supply Voltage
VIH
High Level Input Voltage
VIL
Low Level Input Voltage
IOH
Min
Nom
Max
Units
4.75
5
5.25
V
2
V 0.8
V
High Level Output Current
−0.8
mA
IOL
Low Level Output Current
16
mA
fCLK
Clock Frequency
A
0
32
MHz
(Note 5)
B
0
16
Pulse Width
A
15
(Note 5)
B
30
Reset
15
tW
tREL
Reset Release Time (Note 5)
TA
Free Air Operating Temperature
ns
25
ns
0
70
°C
Note 4: The “Absolute Maximum Ratings” are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the Electrical Characteristics tables are not guaranteed at the absolute maximum ratings. The “Recommended Operating Conditions” table will define the conditions for actual device operation. Note 5: TA = 25°C and VCC = 5V.
DC Electrical Characteristics over recommended operating free air temperature range (unless otherwise noted) Symbol Conditions Parameter
Min
Typ
Max
Units
−1.5
V
(Note 6) VI
Input Clamp Voltage
V CC = Min, II = −12 mA
VOH
High Level Output
VCC = Min, IOH = Max
Voltage
VIL = Max, VIH = Min
Low Level Output
VCC = Min, IOL = Max
Voltage
VIH = Min, V IL = Max (Note 7)
Input Current @ Max
VCC = Max, VI = 5.5V
VOL II
2.4
3.4 0.2
V 0.4
V
1
mA
Input Voltage IIH
IIL
IOS ICC
High Level Input
V CC = Max
A
80
Current
VI = 2.7V
Reset
40
B
120
Low Level Input
VCC = Max
A
−3.2
Current
VI = 0.4V
Reset
−1.6
B
−4.8
Short Circuit
VCC = Max
DM54
-20
-57
Output Current
(Note 8)
DM74
−18
−57
Supply Current
VCC = Max (Note 9)
29
42
µA
mA mA mA
Note 6: All typicals are at VCC = 5V, TA = 25° C. Note 7: QA outputs are tested at IOL = Max plus the limit value of IIL for the B input. This permits driving the B input while m aintaining full fan-out capability. Note 8: Not more than one output should be shorted at a time. Note 9: ICC is measured with all outputs open, both RO inputs grounded following momentary connection to 4.5V, and all other inputs grounded.
3
www.fairchildsemi.com
D M 7 4 9 0 A