1
RA 1. Koje godine počinje masovna proizvodnja ličnih računara (Apple 1, Apple 2, Comodore)? 1976
2
2. Nacrtati osnovni dijagram stanja procesora Von Neumanovog tipa.
3. Koliko kilobajta u gigabajtu? (ima tabela ova u Henesiju chpt 1 s prefiksima, ne znam da li spada u memorije, ali je pitao na I parcijalnom) 1KB = 103B 1GB = 109B = 106 KB
4. Zašto se za za stack-orijentisane arhitekture kaže da su nula-adresne? nula-adresne? (Juric odgovorio) zbog toga što većina njihovih instrukcija nema ni jedan eksplicitan parametar kojim se određuje lokacija operanada nego je lokacija implicitno određena stack pointerom
recimo, trodardesne arhitekture imaju instrukciju poput ADD 10,20,30 sa značenjem saberi sadržaj lokacija 10 i 20 i smjesti rezultat u lokaciju 30 dvoadresne imaju instrukcije poput ADD 10,20 sa značenjem saberi sadržaj lokacija 10 i 20 i smjesti rezultat u jednu od njih, recimo 10
3 jednoadresne imaju instrukcije instrukcije poput ADD 10 sa znaćenjem znaćenjem saberi sadržaj lokacije lokacije s akumulatorom i smjesti rezultat u akumulator dakle, jedan operand (akumulator) je implicitno određen dok nuladresne imaju samo ADD (bez parametara) sa značenjem skini dvije vrijednosti s vrha steka, saberi ih i smjesti rezultat ponovo na stek dakle, ne možeš uticati eksplicitno na adresu niti jednog operanda, nego je to određeno implicitno gdje su oni
5. Broj ciklusa sata po instrukciji kako se računa (CPI)? broj ciklusa sata/broj instrukcija 6. Objasniti relokatibilnost koda. Kakve pogodnosti pruža? Relokatibilan kod je nezavisan od položaja u memorijskom prostoru. Pogodnosti koje pruža: zaobilazenje zastoja (premjestanje instrukcija). 7. Kako se rješava problem rasta energije (zagrijavanja) savremenih procesora?
4
8. Osam velikih ideja po Pattersonu i Henesiju u računarskim arhitekturama?
5
9. Utvrditi koji je procesor brži koristeći formulu t = CPI*n/f CPI*n/f , P1 3GHz, CPI = 1.5, P2 2.5GHz, CPI 1.0 ? Objasniti formulu. Vidjeti sve formule u PH. U formuli je: t - CPU time, n- broj instrukcija izvršen izvršen od strane programa, programa, f - clock rate rate (1/period sata) t/n = CPI /f P1: 1.5/3GHz 1.5/3GHz = 0.5 ns/instrukcija
6
P2 : 1/2.5GHz 1/2.5GHz = 0.4ns/instrukcija - ovaj je brži jer mu treba manje vremena (abakus (abakus str. 36) 10. SISD, SIMD, MISD, MIMD? (NN knjiga) bude razlika npr SISD i MISD.
11. i
Definisati pojmove propusnost kašnjenje
komponenti
7 računarskog sistema. Navesti tipične vrijednosti tih parametara za savremene magnetne diskove(ili disk koji koristite). Za savremene module DRAM-a? Propusnost je količina podataka koja se može prenijeti u jedinici vremena (npr. 10 MB/s), a kašnjenje je vrijeme koje protekne od zahtjeva za prenosom podataka do dobivanja podataka (npr. 5 ms). Tipična vrijednost propusnosti za HDD je 50-100 MB/s, a kašnjenje 5 - 13 ms(noviji imaju i manje kasnjenje). 12. Kakav uticaj na propusnost i kašnjenje vašeg računara bi imalo a) zamjena procesora bržim? b) dodavanje procesora ili (jezgri procesora)? c) zamjena diska bržim? d) dodavanje diskova? a) i b) : response time—the time between the start and completion of a task—also referred to as execution time. throughput or bandwidth—the total amount of work done in a given time.
c) i d) oboje smanjuju kasnjenje i povecavaju brzinu Formule (nije bilo na ispitu, ali za svaki slucaj):
CPU execution execution time for a program program = CPU clock clock cycles cycles for a program program / Clock rate Performance X = 1/ Execution time X MIPS [ Million instructions per second] = instructionCount/ (execution (execution time*10^6)
8 13. Navesti tri osnovna parametra koja utiču na vrijeme izvršenja programa. Navesti ograničenja tih parametara prilikom minimizacije vremena izvršenja programa. t = n*CPI/f
14.
Postoje li hazardi koji se moraju rješavati zastojima? Navesti i objasniti primjer za svaki. Strukturalni hazardi. vidjeti 19. pitanje (četvrta (četvrta instrukcija bi trebala "sačekati" prvu da dođe u 5. fazu i na taj način izbjeći poklapanje IF i MEM faze.
Hazardi podataka. (bubble (bubble == pipeline stall)
9
Nije
dio
odgovora, ali čisto da ima: Mogu i control hazardi, ali bi rjesenje pomocu zastojima bilo jako sporo. Kod njih se obicno koristi prediction kao bolje rjesenje. Primjer iz realnog zivota:
Suppose our laundry crew was given the happy task of cleaning the uniforms of a football team. Given how filthy the laundry is, we need to determine whether the detergent and water temperature setting we select is strong enough to get the uniforms clean but not so strong that the uniforms wear out sooner. In our laundry pipeline, we have to wait until after the second stage to examine the dry uniform to see if we need to change the washer setup or not. What to do? Here is the first of two solutions to control hazards in the laundry room and its computer equivalent. Stall: Just operate sequentially until the first batch is dry and then repeat until you have the right formula. Th is conservative option certainly works, but it is slow. 15. Zašto odgođeno grananje nije univerzalno rješenje upravljačkih hazarda? “Odgođeno grananje” (eng. delayed branch) (tabela 5.10.) iza instrukcije grananja ubacuje “instrukciju zadrške” (odgode grananja, eng. branch delay instruction), koja se svakako izvršava, dok se ne odluči o grananju (šta ( šta ako je i ubačena instrukcija grananje?! - ovo je zabranjeno i o tome kompajleri vode računa, danas sve mašine sa odgođenim grananjem imaju jednu instrukciju zadrške).
10
Ne može se uvijek naći instrukcija zadrške, jer moze biti ubaceno novo grananje. 16. Objasniti uticaj Moorovog zakona na performanse računarskih sistema? Jedna od 8 velikih ideja. 17. Dati primjer prekida koji je asihron, dešava dešava se prinudno, unutar instrukcije, ne može se maskirati i ( nije prolazan)?
11
izutzetak ==prekid Greška hardvera i greška napajanja (zadnja dva). 18. U kojoj fazi izvršenja instrukcije (segmenta protočne strukture) se ne može destiti izuzetak? Obasniti! WB Kada instrukcija dođe u WB fazu (napušta MEM) provjerava se status vektor izuzetaka. Ako je označen ijedan izuzetak, oni se obrađuju redoslijedom redoslijedom kojim bi nastajali u mašini bez PS-e. Tako se obezbjeđuje da se svi izuzeci uz i-tu instrukciju vide prije onih od i+1-ve. Sve što je i-ta instrukcija već uradila (ili je u njeno ime urađeno) ne važi, ali kako su upisi (rezultata) onemogućeni (u registre i memoriju) nije moglo biti promijenjeno stanje mašine. Ovo je znatno teže izvesti u operacijama sa pomičnim zarezom. 19. Navesti i objasniti primjer strukturnog hazarda u protočnoj strukturi? Primjer iz realnog života: A structural hazard in the laundry room room would occur if we used a washer-dryer washer-dryer combination instead of a separate washer and dryer, or if our roommate was busy doing something else and wouldn’t put clothes away. Our carefully scheduled pipeline plans would then be foiled.
12
If the pipeline in Figure 4.27 had a fourth instruction, we would see that in t he same clock cycle the f irst irst instruction is accessing data from memory while the fourth instruction is fetching an instruction from that t hat same memory. Without two memories, our pipeline could have a structural hazard.
20. Koje je maksimalno ubrzanje koje sistem može postići sa protočnom strukturom u odnosu na onaj bez nje? Average instruction time unpipelined/ unpipelined/ Average instruction time pipelined pipelined (Amdahalov zakon) 21. Dati sekvencu instrukcija koja će u oglednoj protočnoj strukturi s 5 segmenata uzrokovati zastoje koji će spriječiti pojavu RAW i WAW podatkovnih hazarda. Detaljno obrazložiti dešavanja u svakom od ciklusa. RAW = Read after write WAW = write after write RAW = read read afrer write WAW i WAR nemaju u protočnoj struktri struktri koju mi radimo ! Jer nema slučaj kada se upisivanje vrši poslije upisivanja odnosno čitanje poslije pisanja!
Primjer za RAW: LW R4, 0(R0) ADD R5,R4,R3 1 2 3 4 5 6 7 IF ID EX MEM WB IF ID stall EX MEM WB 1 ciklus dobavljanje instrukcije za LW 2 ciklus dekodiranje instrukcije za LW, dobavljanje dobavljanje za ADD 3 ciklus ciklus računanje R0 + 0 4 ciklus za LW dobavljanje Memory Memory [R0+0] , ADD ubacen zastoj jer LW smije tek poslije MEM da proslijedi
13 5 ciklus LW upisivanje R4 = Memory[R0+0], racunanje R3+R4 za ADD 6 ciklus nista 7 ciklus upisivanje u R5 = R3+R4 OVERVIEW: DESNO OBOJENI REGISTAR/MEMORIJA == CITANJE LIJEVO OBOJENI REGISTAR/MEMORIJA== PISANJE
23. Prvi računar ima procesor čiji je CPI 2.5 i frekvenciju fr ekvenciju sata 950 MHz, dok drugi računar ima procesor čiji je CPI 2.2, a frekvencija fr ekvencija 650 MHz. Na oba računara se izvršava program koji se sastoji od 20.000 instrukcija. Izračunati koliko je vremena potrebno da prvi računar r ačunar izvrši program? Ako oba procesora imaju imaju isti skup instrukcija, koliko instrukcija instrukcija za isto vrijeme, može izvršiti drugi računar? t1= CPI1*n/f 1 = 0.05ms. t1= CPI2*n/f 2 -> n = t1 f 2/CPI2 = 14773 instrukcija 25. Dati sekvencu instrukcija instrukcija koja će u oglednoj protočnoj protočnoj strukturi s 5 segmenata uzrokovati zastoje koji će spriječiti pojavu strukturnog hazarda. Detaljno obrazložiti dešavanja u svakom od ciklusa. 19 pitanje, ali rijesenen hazard ubacen jedan zastoj kod cetvrte instrukcije. 26. CPI - kako se računa
14 broj otkucaja sata / broj instrukcija 38. Koje od tri osnovne instrukcije instrukcije mogu izazvati hazarde i u kom kom segmentu ogledne protočne strukture (MIPS)? I - tip instrukcije instrukcije , moze u svakom svakom segementu segementu osim IF R - tip instrukcije , sve osim u IF i WB J - tip instrukcije , ID i EXE. 39. Postoje li hazardi koji se moraju rješavati sa dva zastoja. Objasniti i navesti primjer. Takvi hazardi postoje i mogu se desiti u FP kalkulacijama, npr. ako postoje dvije uzastopne instrukcije kao što su add.d f4, f3, f2 i s.d f4, A(r0). Instrukcija s.d mora čekati da instrukcija add.d izađe iz adder faze da bi mogla koristiti f4 registar (RAW hazard). 40. Zašto proslijeđivanje nije univerzalno rješenje za hazarde podataka? Vidjeti 14. pitanje dati primjer i kako se rješava i objasniti. objasniti. (nije univerzalno jer moraju se i zastoji ubaciti). 42. Dizajnirate procesor i imate izbor između procesora koji radi na 1GHz, i ima prosječan CPI od 1.1 i procesora koji radi na 2GHz, ali ima CPI jednak 2.1. Koji je bolji i zašto? P1: 1.1/1GHz 1.1/1GHz = 1.1 ns/instrukcija P2 : 2.1/2GHz 2.1/2GHz = 1.05 ns/instrukcija ns/instrukcija - ovaj je brži jer mu treba manje vremena (abakus (abakus str. 36) 44. Nacrtati oglednu protočnu strukturu sa mehanizmom proslijeđivanja i označiti svaku komponentu. 49 pitanje Objasniti pitanje Objasniti na koji način će se izvršiti sljedeća sekvenca instrukcija. Koje komponente procesora su aktivne u kojem trenutku i zašto? ADD R1, R2, R1 SUB R1, R1, R3 1 2 3 4 5 6 IF ID EX MEM WB IF ID stall EX MEM WB 1: pribavljanje ADD iz memorije instrukcija (aktivna IM jer su tu pohranjene pohranjene instrukcije) 2: citanje registara i pribavljanje SUB (aktivna REG, IM) 3: racunanje za ADD R2+R1 i proslijedjivanje R1, citanje registara za SUB (aktivne ALU,REG) 4: za ADD ADD u DM se nista ne ne radi, radi, ALU za SUB SUB racuna racuna R1-R3 (aktivne DM,ALU) 5: upsivianje za ADD R1= R2+R1, nista se ne desava za SUB u DM fazi (aktivne REG,DM) 6: upsiivanje u R1= R1-R3 (aktivna REG)
15 druga grupa: (slicno, znam uraditi) LD R1, 16(R0) SUB R1, R1, R3 LD SUB
1 IF
2 ID IF
3 EX ID
4 MEM stall
5
6 WB EX
MEM
WB
45. Vlasnik prodavnice uočava da, prosječno, svakog sata uđe 18 kupaca, a da je u prodavnici tipično 8 kupaca. Koliko prosječno vremena svaki kupac provede u prodavnici? t = n*CPI /f, f = 18 kupaca/h, CPI = 8 t/n = CPI/f = 8/18 h = 4/9 h = 0.44h 46. Šta utiče na propusnost, a šta na kašnjenje savremenog procesora? Kako se može povećati propusnost, propusnost, a kako kako smanjiti kašnjenje? /11 i 12 pitanje drugacije formulisano/ 48. Prikazati sljedeće izvršenje instrukcija u MIPS oglednoj protočnoj strukturi. ADD R1, R2, R3 LW R2, 16(R1) SW, 16(R1), R2 OK 49. Nacrtati oglednu protočnu strukturu sa mehanizmom proslijeđivanja i označiti svaku komponentu. Objasniti u čemu se razlikuje ova protočna struktura od one bez mehanizma proslijeđivanja. Razlika je jer nemaju pregradnih registra.
16
51. Kako se rješava procjep u performansama savremenih procesora i memorija? 11,12 pitanje drugačije formulisano ! 53. Koja su ograničenja na broj instrukcija koje se mogu pokrenuti - izdati za izvršavanje u svakom ciklusu signala sata? Objasniti najvažnije ograničenje. Pitanje 13. 55. Koji problemi bi nastali kada bi se skupu instrukcija ogledne 5-stepene protočne strukture dodala jedna registarsko-memorijska aritmetička instrukcija? Kako bi se to odrazilo na prosječan broj ciklusa sata po instrukciji (CPI)? moralo bi se pristupati memoriji u više od jednog ciklusa, odnosno u ID fazi tako bi dolazilo i do strukturnih hazarda, a i trebalo bi se povecati vrijeme ID faze da se uspije uspije procitati iz memorije CPI = clock cycles/instruction cycles/instruction povecava se clock cycle a time i CPI. 56. Koji tipovi hazarda hazarda se rješavaju predviđanjem grananja grananja (branch prediction) prediction) ? upravljacki hazardi 57. Ako se sljedeći kod izvršava na oglednom procesoru sa protočnom strukturom, odrediti koliko je zastoja potrebno ubaciti da bi se eliminisali hazardi, ukoliko se korisiti: a. protočna struktura bez proslijeđivanja b. protočna struktura sa proslijeđivanjem dadd r7,r1,r4
17 or r6,r7,r4 and r7,r7,r6 ld r3, 16(r7) a. bez proslijedjivanja DADD IF ID EX OR IF ID AND IF LD 12 zastoja b. sa proslijedivanjem DADD IF ID EX OR IF ID AND IF LD 0 zastoja
MEM stall ID
WB (R7 gotov) stall stall stall
IF
EX ID IF
ID
EX ID
EX MEM WB stall stall EX MEM WB
stall
stall
stall
stall stall stall
EX
58. U oglednoj protočnoj strukturi izvršava se sljedeći sljedeći kod: dadd r2,r2,r6 ld r3,r6(r2) or r5,r3,r2 and r5,r5,r3 dsub r2,r5,r4 or r9,r3,r8 Odrediti hazarde koji se mogu desiti ako se koristi tehnika proslijeđivanja. Koliko ciklusa sata traje izvršavanje ovog koda. Odrediti CPI. Ukoliko je frekvencija sata 150MHz, koliko traje izvršenje koda?
1 ADD IF LD OR AND DSUB
2 ID IF
3 EX ID IF
4 MEM EX ID IF
5 WB MEM EX ID IF
6
7
8
WB MEM EX ID
WB MEM EX
WB MEM
OR IF u 4,5,6,7 ciklusu MEM i ID se preklapaju -> struktrualni hazard. traje 8 ciklusa. CPI = brojciklusasata/brojinstrukcija = 8/6 = 4/3 = 1.33 t = n*CPI /f = 6* 4/3* 1 /150 10^-6 = 1,2 ms.
ID
EX
59. Da li je moguće instrukcije iz zadatka 58 raspodijeliti tako da se smanji CPI bez korištenja tehnike proslijeđivanja? Detaljno objasniti!
18 ??? 60. Ukoliko u oglednom procesoru dijeljenje traje 20 ciklusa sata, a u programu 40% instrukcija dijeljenja, odrediti za koliko procenata bi se ubrzalo izvršenje sekvence od 250 instrukcija ako se djeljitelj ubrza 5 puta. Pretpostaviti da se sve ostale instrukcije izvršavaju za po 1 ciklus. 61. Arhitekturu računara ne čini skup skup instrukcija, načini adresiranja i registri. registri. T N Niža vrijednost vrijednost CPI CPI podrazumijeva podrazumijeva nižu nižu fekvenciju fekvenciju signala signala sata. T N CPI = clock cycle / instruction 63. Neka u 5-segmentnoj protočnoj strukturi najduži segment zahtjeva 0.8ns, najkraći 0.6ns, a pregradni (pipeline) registri unose kašnjenje od 0.1ns. Koliki je najkraći period signala sata za takvu 5-segmentnu protočnu struktru? Ako bi 10-segmentna protočna struktura podijelila svako od njih na dva dijela, koliko bi bio njen period signala sata? 0.8ns + 0.1ns = 0.9 ns 0.4ns + 0.1n = 0.5ns Povecanje dubine PS-e ne povecava nuzno i performance. U rasponu od [1,8] raste relativna performance. performance. performance = 1/ execution time odnosno kasnjenje se smanjuje. u rasponu [8,16] smanjuje se relativna performance, sto znaci da raste execution time(kasnjenje). 65. Data je sekvenca instrukcija: sub R6,R1,R4 add R8,R2,R4 or R6, R8, R4 lw R2, 4(R0) and R8, R10, R2 a) Pokazati u kojem segmentu i u kojem ciklusu sata se nalazi svaka od instrukcija u oglednoj protočnoj strukturi bez proslijeđivanja. b) Koja instrukcija u kojem ciklusu uzrokuje hazard? c) CPI? d) Izračunati vrijeme izvršenja navedene sekvence instrukcija na računaru sa fekvencijom signala sata od 200MHz. e) Uporediti broj zastoja u protočnoj koja podržava i u protočnoj koja ne podržava proslijeđivanje? f) Da li bi broj pristipa memoriji bio manji da među datim instrukcijama nije i load instrukcija? g) Koliko instrukcija bi bio izvršeno za isto vrijeme na računaru sa fekvencijom signala sata od 300 MHz pri čemu je skup instrukcija za oba procesora isti, a CPI 2.4? a) 1 2 3 4 5 6 7 8 9 10 11 12
19 SUB IF ID EX MEM WB ADD IF ID EX MEM WB OR IF stall stall ID EX MEM WB LW IF stall ID ID EX MEM WB WB AND IF ID stall stall stall EX MEM WB b) - u 4 ciklusu OR bi uzrokovao uzrokovao strukturalni (ID i MEM preklapanje), ali je to izbjegnuto sa sa stall. (structural) - registar odredisnji za ADD je gotov tek na kraju 6 ciklusa, tako da prije toga OR ne moze krenuti u EX fazu odnosno ubacili smo jos jedan stall kako bi smo to postigli. (podatkovni) - u 5 ciklusu je ubacen stall da ne ne bi doslo do preklapanja ID od LW i MEM od ADD. (strukturalni) - LW odredisnji registar nije spreman prije kraja 9 ciklusa, tako da AND mora cekati (podatkovni) c) CPI = 12 / 5 = 2.4 d) t = n*CPI/f n*CPI/f = 12/200 = 0.06 us. e) U slucaju da koristimo proslijedjivanje: 1 2 3 4 5 6 7 8 9 10 11 12 SUB IF ID EX MEM WB ADD IF ID EX MEM WB OR IF stall stall ID EX MEM WB LW IF stall ID ID EX MEM WB WB AND IF ID stall EX MEM imamo 4 zastoja < 6 zastoja kada se ne koristi proslijedjivanje.
WB
f) LOAD LOAD $S1, $S1, o ($S2) ($S2) $S1 = Memory [$S2 + o] Broj pistupa bi bio manji. g) n = 5, CPI = 2.4 t = n*CPI/f = ... 68. U kojim segmentima ogledne protočne strukture instrukcije grananja mogu izazvati zastoje, a u kojim izuzetke? zastoje u ID i MEM (u ID se sazna da je grananje pa se treba čekat, a u MEM se upisuje novi PC) izuzetke u IF i EX u IF mogu izazvati gresku memorije u EX prekoračenje
20 70. Kada se desio i šta predstavlja power wall? Th e Pentium 4 made a dramatic jump in clock rate and power but less so in performance. Th e Prescott thermal problems led to the abandonment of the Pentium 4 line. + odgovor na pitanje 7. 72. Uloga pregradnih registara kod protočne strukture? Oni prenose vrijednosti i upravljačke informacije od jednog do drugog segmenta. Analogija: korpa u kojoj se ves ves prenosi. 73. Načini adresiranja koje podržava MIPS (ogledna arhitektura)? Neposredno i relativno. 75. U idealnom slučaju procesor procesor s protočnom stukturom koji koji ima 5 segmenata bit će 5 puta brži od procesora bez nje. Navesti barem 2 razloga zbog kojih se ovakvo ubrzanje ne može postići? Za svaki razlog dati i odgovarajući primjer. Hazadri svi vrste. 76. Objasnite najefikasniji način izbjegavanja upravljačkog hazarda u oglednoj protočnoj strukturi. Predvidanjem - jedna jedna od 8 ideja po Henesiju i Pattersonu, Pattersonu, grananjem... ?? 77. Koji se hazardi mogu riješiti r iješiti raspoređivanjem instrukcija? Podatkovni.
21 79. Po cemu su karakteristicni racunari Von Neummanovog tipa? Memorija se dijeli na memoriju podataka i memoriju instrukcija, dijagram iz pitanja 2. 80. Kako glasi Moore-ov zakon i šta znaci? Po kome je dobio ime i kada? 8. pitanje (prva od 8 velikih ideja od P i H). 81. Koji su nacini registriranja kod ogledne (MIPS) arhitekture? 82. Java vrituelna mašina je stek orijentisana. orijentisana. (zaokružiti) Objasniti. 83. 8 velikih ideja: Voditi racuna o Moore-ovom zakonu. 84. Kada odgodeno grananje pomaže pri rješavanju upravljackih hazarda? 15. pitanje 85. Zadatak - poznata frekvencija, MIPS i CPU time za dva procesora. a) odnos broja instrukcija dva data procesora b) izracunati CPI za svaki od procesora OK 86. Sta definise Racunarsku arhitekturu? Instrukcije i sama mikroarhitektura. (HH rekla)
Arhitekturu računara čini skup instrukcija, načini načini adresiranja i registri. 87. Objasniti Joy-eov zakon? performarnse najbrzeg racunara uduplavaju svake godine matematicki p = 2 ^ godina - 1984 88. Kako na kasnjenje i propusnost utice protocna struktura u odnosu na jednociklusni put podataka? ubrzanje = vrijeme bez protocne/ vrijeme sa protocnom veca propusnost, manje kasnjenje (primjer ves masina). 89. Na osnovu smjestanja podataka, u koje RA spadaju: ogledni procesor na RA registarsko registarski , registarski , ogledni procesor na LD akumulatorski java virtuelna masina stack-orijentisana i ogledna "MIPS" stuktura? registarsko-registarska (load/store)
se
90. Kada hazardi
22 podataka rjesavaju prosljedjivanjem, sta je najcesce odrediste i zasto? rješavaju se kada je rezultat koji treba biti upisan u registar nije stigao do wb faze ali se vec moze koristiti, execute odrediste 92. Objasniti problem neporavnatog pristupa u memoriji i kako se rjesava?
