Página 1 de 3
PLD:
Dispositivos Lógicos Programables
La mayor parte de los diseños de sistemas de control, incorporan diversos componentes electrónicos (procesadores, contadores, memorias, etc), que se interconectan entre sí mediante gran cantidad de dispositivos lógicos de propósito general (compuertas, (compuertas, flip flop, etc). En los últimos años, los dispositivos PLD (Programmable Logic Device ) han comenzado a reemplazar muchos de los antiguos dispositivos de interconección. El uso de dispositivos PLD proporciona una reducción en el número de circuitos integrados. En muchas aplicaciones, los PLD y, y, en concreto, las matrices lógicas programables (1) (PAL , Programmable Array Logic ) y las matrices lógicas genéricas (GAL , Generic Array Logic ) pueden emplearse para reemplazar dispositivos lógicos SSI y y MSI (2) , consiguiendo con ello una reducción de etapas y de costos. Por las razones anteriores el diseño lógico hoy día se realiza con PLDs .
interconexiones y en esto consiste la programación. 2. PLDs secuenciales: además de los arreglos de compuertas, incluyen flip – flops para programar funciones secuenciales como contadores y máquinas de estado. Estructura de los Dispositivos Lógicos Programables Básicos
Los PLD se clasifican de acuerdo con su estructura, la cual es básicamente la ordenación funcional de los elementos internos que proporciona al dispositivo sus características de operación específicas. Existen cuatro tipos de dispositivos PLD: •
•
•
•
PROM, Programmable Read-Only Memory. PLA, Programmable Logic Array. PAL, Programmable Array Logic. GAL, Generic Array Logic.
Memoria programable de sólo lectura (PROM) Se utiliza como una memoria direccionable y no como un dispositivo lógico, debido a las limitaciones que imponen las puertas AND fijas.
Un PLD está formado por una matriz de puertas AND y puertas OR , que se pueden programar para conseguir funciones lógicas específicas. El diseño con PLDs señala las siguientes ventajas en relación a la lógica cableada:
Economía. Menos espacio en los impresos. Se mantiene la reserva del diseño. Se requiere tener menos inventarios que con circuitos estándar SSI , MSI . Menos alambrado.
Los PLD se dividen en dos clases: 1.
(1) Una matriz lógica programable es una red de conductores distribuidos en filas y columnas con un fusible en cada punto de intersección. Las matrices pueden ser fijas o programables. Todos los PLD están formados por matrices programables. (2)
SSI: Short Scale Integration, MSI: Medium Scale Integration
combinatorios: constituidos por arreglos de compuertas AND – OR . El usuario define las PLDs
ELECTRÓNICA BÁSICA
ING. MA. JAQUELINE GUADARRAMA LIHO
Página 2 de 3
Matriz Lógica Programable (PLA) También se conoce como FPLA (Field Programmable Logic Array), debido a que es el usuario y no el fabricante el que la programa.
Estructura Interna de un PLD
La estructura básica de un PLD está formada por un arreglo de compuertas AND y OR interconectadas a través de fusibles. Matriz AND
Matriz Lógica Programable (PAL) Mejora las desventajas de las PLA en cuanto a los retardos en los fusibles. Es el dispositivo programable, para una sola vez, más común, y se implementa con tecnología TTL y ECL.
Matriz Lógica Genérica (GAL) Es el desarrollo más reciente. Tiene una estructura muy parecida a la PAL, pero con las siguientes diferencias: Es reprogramable. Tiene configuraciones de salida reprogramables. Usa tecnología E2CMOS (Electrically Erasable CMOS).
La matriz AND está formada por una red de compuertas AND conectadas a través de conductores y fusibles en cada punto de intersección. Cada punto de intersección entre una fila y una columna se denomina celda. La figura 1 muestra un arreglo de compuertas no programado. Cuando se requiere una conexión entre una fila y una columna, el fusible queda intacto y en caso de no requerirse la conexión, el fusible se abre en el proceso de programación. La figura muestra 2 un arreglo AND programado.
Figura 1 Arreglo AND No Programado
Figura 2. Arreglo AND Programado
•
•
Matriz OR
La matriz OR está formada por una red de compuertas OR conectadas a través de conductores y fusibles en cada punto de intersección. La figura 3 muestra un arreglo de compuertas no programado. La figura 4 muestra un arreglo OR programado.
ELECTRÓNICA BÁSICA
ING. MA. JAQUELINE GUADARRAMA LIHO
Página 3 de 3
Figura 3 Arreglo OR Figura 4 Arreglo OR No Programado Programado Los dispositivos lógicos programables que se usan más comúnmente para la implementación lógica son la PAL y la GAL . Simbología simplificada
Bibliografía / Mesografía
http://www.uhu.es/rafael.lopezahumada/ Cursos_anteriores/fund97_98/plds.pdf (NOTAS) http://www.slideshare.net/Gilbert_28/progr amacion-en-win-cupl (Manual de WINCUPL en español)
http://www.atmel.com/Images/doc0737.pdf (Manual de WINCUPL)
EDUCAFI – ELECTRÓNICA BÁSICA (NOTAS COMPLEMENTARIAS) – PROGRAMACIÓN EN WINCUPL La GAL empleada en este curso es: GAL 22v10 salidas = 10 entradas + salidas = 22 contiene F´F s tipo D
ELECTRÓNICA BÁSICA
You Tube - Programación en WINCUPL
GAL22V10 Hojas de datos
ING. MA. JAQUELINE GUADARRAMA LIHO
