UNIVERSIDADE FEDERAL DE CEARÁ CAMPUS SOBRAL DEPARTAMENTO DE ENGENHARIA ELÉTRICA
MULTIPLEXADOR, DEMULTIPLEXADOR E CIRCUITOS ARITMÉTICOS (MEIO SOMADOR E SOMADOR COMPLETO) RELATÓRIO Nº 3
Aluno: Antonio Jefferson Cavalcante Araújo Matrícula: 310021
Disciplina: Eletrônica Digital Turma: A
Sobral, Maio de 2012
INTRODUÇÃO Multiplexador Multiplexador ou MUX é um circuito combinacional seletor. Ele se caracteriza pela possibilidade de possuir n entradas, porém uma única saída. O valor de saída é o valor de uma das entradas, que é selecionada por um conjunto de m entradas seletoras. O número de canais (entradas) e o número de entradas de seleção estão relacionados pela seguinte equação: 2
n =
m
A Fig. 01 apresenta o esquema de um MUX de n canais .
Fig. 01 - Esquema de um MUX de n canais
Os multiplexadores apresentam ainda uma entrada habilitadora, que habilita a saída do sistema. Essa entrada possui lógica invertida, ou seja, é ativada quando recebe nível lógico 0 e desativada quando recebe nível lógico 1.
I. MUX de 2 Canais Um MUX de 2 canais necessita apenas de uma entrada seletora, pois: 2
=
2
m
⇒
1
2
=
2
m
⇒
m =
1
Seja A o valor da entrada seletora, S o valor da saída e E i o valor da i-ésima entrada, quando a entrada habilitadora está ativada, tem-se:
A
S
0
E0
1
E1
Tabela 01 - Tabela-verdade MUX de 2 canais
Observando a tabela, obtém-se a expressão lógica:
S = A’.E 0 + A. E1 Portanto, o MUX de 2 canais pode ser construído a partir de portas lógicas conforme mostra a Fig. 02.
Fig. 02 - MUX de 2 canais construído com portas lógicas
II. MUX de 4 Canais Um MUX de 4 canais necessita de duas entradas seletoras, pois: 4
=
2
m
⇒
2
2
=
2
m
⇒
m =
2
Sejam A e B os valores das entradas seletoras, S o valor da saída e E i o valor da iésima entrada, quando a entrada habilitadora está ativada, tem-se:
A
B
S
0
0
E0
0
1
E1
1
0
E2
1
1
E3
Tabela 02 - Tabela-verdade MUX de 4 canais
Observando a tabela, obtém-se a expressão lógica: S = A’.B’.E0 + A’. B.E1 + A.B’.E2 + A. B.E3 Portanto, o MUX de 4 canais pode ser construído a partir de portas lógicas conforme mostra a Fig. 03.
Fig. 03 - MUX de 4 canais construído com portas lógicas
III. MUX de 8 Canais Um MUX de 8 canais necessita de duas entradas seletoras, pois: 8= 2
m
⇒
3
2
=
2
m
⇒
m =
3
Sejam A, B e C os valores das entradas seletoras, S o valor da saída e E i o valor da i-ésima entrada, quando a entrada habilitadora está ativada, tem-se:
A
B
C
S
0
0
0
E0
0
0
1
E1
0
1
0
E2
0
1
1
E3
1
0
0
E4
1
0
1
E5
1
1
0
E6
1
1
1
E7
Tabela 03 - Tabela-verdade MUX de 8 canais
Observando a tabela, obtém-se a expressão lógica: S = A’.B’.C’.E0 + A’. B’.C.E 1 + A’.B.C’.E2 + A’. B.C.E 3 + A.B’.C’.E4 + A. B’.C.E5 + A.B.C’.E6 + A. B.C.E7
IV. MUX de mais de 16 ou mais Canais Um MUX de 16, 32, 64 ou mais canais segue mesmo princípio visto nos MUX’s apresentados anteriormente. Entretanto, em escala comercial, os MUX’s apresentam número limitado de canais. Para solucionar tal problema, realizam-se associações de multiplexadores. Estas associações podem se dá em paralelo ou em série. A associação em paralelo é utilizada quando se deseja multiplexar diversos valores simultaneamente. Para isso, deve-se utilizar MUX’s com o número de canais igual ao número de valores a serem multiplexados, e o número de MUX’s a serem associados deve ser igual ao número de bits da saída. A associação em série, por sua vez, permite ampliar a quantidade de entradas. Para ampliar essa quantidade deve-se utilizar um MUX de saída para multiplexar os MUX’s de entrada. A Fig. 04 mostra um exemplo de cada tipo de associação.
Fig. 04 - Associação de MUX’s em paralelo (à esquerda) e em série (à direita)
Demultiplexador Como o próprio nome já diz, demultiplexador ou DEMUX é o circuito com funcionamento contrário ao do multiplexador. Ele projeta o valor da única entrada em uma das n saídas, que podem ser selecionadas pelas m entradas seletoras. Essas quantidades de entradas seletoras e de canais (saídas) estão relacionadas de forma semelhante aos MUX’s. 2
n =
m
Os demultiplexadores, assim como os multiplexadores, também possuem uma entrada habilitadora, porém esta habilita a entrada e não a saída como ocorria nos MUX’s. Semelhantemente à entrada habilitadora dos MUX’s, esta entrada também possui lógica invertida. I.
DEMUX de 2 Canais
Um DEMUX de 2 canais necessita de apenas uma entrada seletora, pois: 2
=
2
m
⇒
1
2
=
2
m
⇒
m =
1
Seja A o valor da entrada seletora, E o valor da entrada e S i o valor da saída iésima, quando a entrada habilitadora está ativada, tem-se:
A
S0
S1
0
E
0
1
E
0
Tabela 04 - Tabela-verdade DEMUX de 2 canais
Observando a tabela, obtêm-se as expressões lógicas: S0 = A’.E S1 = A.E Portanto, o DEMUX de 2 canais pode ser construído a partir de portas lógicas conforme mostra a Fig. 05.
Fig. 05 - DEMUX de 2 canais construído com portas lógicas
II. DEMUX de 4 canais Um DEMUX de 4 canais necessita de apenas uma entrada seletora, pois: 4
=
2
m
⇒
2
2
=
2
m
⇒
m =
2
Sejam A e B o valor das entradas seletoras, E o valor da entrada e S i o valor da saída i-ésima, quando a entrada habilitadora está ativada, tem-se:
A
B
S0
S1
S2
S3
0
0
E
0
0
0
0
1
0
E
0
0
1
0
0
0
E
0
1
1
0
0
0
E
Tabela 05 - Tabela-verdade DEMUX de 4 canais
Observando a tabela, obtêm-se as expressões lógicas:
S0 = A’.B’.E S1 = A’.B.E S2 = A.B’.E S3 = A.B.E Portanto, o DEMUX de 4 canais pode ser construído a partir de portas lógicas conforme mostra a Fig. 06.
Fig. 06 - DEMUX de 4 canais construído com portas lógicas
III. DEMUX de 8 canais Um MUX de 8 canais necessita de duas entradas seletoras, pois: 8= 2
m
⇒
3
2
=
2
m
⇒
m =
3
Sejam A, B e C os valores das entradas seletoras, S o valor da saída e E i o valor da i-ésima entrada, quando a entrada habilitadora está ativada, tem-se:
A
B
C
S0
S1
S2
S3
S4
S5
S6
S7
0
0
0
E
0
0
0
0
0
0
0
0
0
1
0
E
0
0
0
0
0
0
0
1
0
0
0
E
0
0
0
0
0
0
1
1
0
0
0
E
0
0
0
0
1
0
0
0
0
0
0
E
0
0
0
1
0
1
0
0
0
0
0
E
0
0
1
1
0
0
0
0
0
0
0
E
0
1
1
1
0
0
0
0
0
0
0
E
Tabela 06 - Tabela-verdade MUX de 8 canais
Observando a tabela, obtêm-se as expressões lógicas: S0 = A’.B’.C’.E
S1 =A’. B’.C.E
S2 = A’.B.C’.E
S4 = A.B’.C’.E
S5 = A. B’.C.E
S6 =A.B.C’.E
S3 = A’. B.C.E S7 = A. B.C.E
IV. DEMUX de 16 ou mais canais Um DEMUX de 16, 32, 64 ou mais canais segue mesmo princípio visto nos MUX’s DEMUX’s apresentados anteriormente. Entretanto, devido às suas limitações em escala comercial, os DEMUX’s, assim como os MUX’s, também podem ser associados em série ou em paralelo. Ambos os tipos de associação seguem o mesmo princípio e têm a mesma finalidade das associações realizadas nos circuitos multiplexadores. A Fig. 07 apresenta ambos os tipos de associação.
Fig. 07 - Associação de DEMUX’s em paralelo (à esquerda) e em série (à direita)
Associação entre Multiplexadores e Demultiplexadores
Os multiplexadores e demultiplexadores podem ser associados: a saída do multiplexador é conectada à entrada do demultiplexador. Tal associação é bastante utilizada na recepção e transmissão de dados. Este circuito é bastante útil, pois se pode transmitir o valor de qualquer uma das entradas no MUX a qualquer uma das saídas do DEMUX em instantes de tempo diferentes. A Fig. 08 ilustra este tipo de associação.
Fig. 08 - Associação entre MUX e DEMUX
Circuitos Aritméticos Os circuitos aritméticos são bastante utilizados em sistemas digitais, principalmente na construção da ULA (Unidade Lógica Aritmética) de microprocessadores. Como o próprio nome já diz, estes circuitos realização operações aritméticas (adição e subtração). Neste trabalho nos limitaremos ao estudo dos circuitos somadores, sejam eles meio somadores (half adder) ou somadores completos (full adder).
I. Meio Somador Meios somadores são circuitos que realizam a soma entre dois bits. Para entendermos o funcionamento de circuitos meio somadores, primeiramente relembraremos o processo de soma binária. 0+0=0 0+1=1 1+0=1 1 + 1 = 10 Como se pôde observar, a última soma teve como resultado 0 e apresentou um “vai - um” que foi transportado para uma posição mais significativa. Este bit de transporte (do inglês carry) é a saída C OUT do meio somador. Além da saída C OUT , o meio somador apresenta a saída S que é o resultado da soma dos dois bits.
A tabela-verdade do circuito half adder é mostrada abaixo.
X
Y
S
COUT
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
Tabela 07 - Tabela-verdade do circuito meio somador
Observando a tabela-verdade, percebe-se que a saída S pode ser representada por uma porta lógica XOR e a saída C OUT pode ser representada por uma porta lógica AND. Logo o circuito meio somador pode ser expresso pela Fig. 09.
Fig. 09 - Esquema do circuito meio somador
II. Somador Completo O somador completo é similar ao meio somador, entretanto ele apresenta três entradas: X e Y , os bits a serem somados, e C IN , a “vai - um” de uma soma anterior. A tabela-verdade do full adder é mostrada abaixo.
X
Y
CIN
S
COUT
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
Tabela 08 - Tabela-verdade do circuito somador completo
Observando a tabela verdade, percebe-se que o circuito somador completo pode ser representado por dois meio somadores em cascata, sendo as entradas C OUT de cada meio somador ligadas a uma porta lógica OR, conforme mostra a Fig. 10.
Fig. 10 - Esquema do circuito somador completo
OBJETIVOS •
Analisar o funcionamento de multiplexadores e demultiplexadores através de portas lógicas;
•
Verificar as propriedades lógicas de um circuito somador completo;
•
Projetar um circuito somador completo de dois números (cada um com 1 bit);
•
Projetar e simular um somador completo de 4 bits.
MATERIAL NECESSÁRIO •
1 protoboard
•
2 resistores
•
2 LEDs
•
CIs 7408 (porta lógica AND), 7432 (porta lógica OR), 7486 (porta lógi-
ca XOR) e 74155 (multiplexador)
•
1 fonte de alimentação CC
PROCEDIMENTO EXPERIMENTAL
Parte 1 - Multiplexador A primeira etapa do procedimento experimental consistiu na implementação de um circuito multiplexador de 4 canais. Para tal, usou-se um CI 74155 e um LED. O circuito acima descrito, é mostrado na Fig. 11.
Fig. 11 - Circuito multiplexador de 4 canais
A partir da análise do funcionamento do circuito, montou-se a seguinte tabela verdade.
ENDEREÇOS
ENTRADAS
SAÌDA
A
B
I’
E0
E1
E2
E3
S
X
X
1
X
X
X
X
0
0
0
0
0
X
X
X
0
0
0
0
1
X
X
X
1
0
1
0
X
0
X
X
0
0
1
0
X
1
X
X
1
0
1
0
X
X
0
X
0
0
1
0
X
X
1
X
1
1
1
0
X
X
X
0
0
1
1
0
X
X
X
1
1
Tabela 09 - Tabela-verdade do circuito multiplexador de 4 canais
Parte 2 - Demultiplexador
A segunda etapa do experimento não pôde ser realizada devido a carência de equipamentos, entretanto o circuito demultiplexador de 4 canais foi simulado no software Proteus®, obtendo-se o circuito mostrado na Fig. 12.
Fig. 12 - Circuito demultiplexador de 4 canais
A partir da análise do funcionamento do circuito, montou-se a seguinte tabela verdade.
ENDEREÇOS
ENTRADAS
SAÌDA
A
B
I’
E
S0
S1
S2
S3
X
X
1
X
X
X
X
0
0
0
0
0
0
X
X
X
0
0
0
1
1
X
X
X
0
1
0
0
X
0
X
X
0
1
0
1
X
1
X
X
0
1
0
0
X
X
0
X
0
1
0
1
X
X
1
X
1
1
0
0
X
X
X
0
1
1
0
1
X
X
X
1
Tabela 10 - Tabela-verdade do circuito demultiplexador de 4 canais
Parte 3 - Meio Somador
Findadas as etapas anteriores, iniciou-se o estudo prático dos circuitos aritméticos a começar pelo circuito meio somador de 2 bits. Como foi citado anteriormente, o circuito meio somador pode ser construído a partir da utilização de uma porta lógica XOR e de uma porta lógica AND. Portanto, foram utilizados os CIs 7486 e 7408, que correspondem, respectivamente a essas duas portas. Utilizou-se ainda um par de LEDs para a visualização dos valores de saídas do circuito.
Parte 3 - Somador Completo O somador completo foi construído conforme descrito anteriormente na introdução teórica: cascateou-se dois meio somadores conectando a saída C OUT de ambos a uma porta lógica OR. Para tal, foram utilizados os CIs 7486, 7408 e 7432,este último correspondente à porta lógica OR.
RESULTADOS EXPERIMENTAIS MUX e DEMUX Após a análise do funcionamento dos circuitos MUX e DEMUX, montou-se o circuito da Fig. 13 que é bastante utilizado em sistemas digitais para recepção e transmissão de dados. Este circuito permite selecionar qualquer uma das entradas do MUX e após projetá-la na saída do circuito, que por sua vez está conectada à entrada do DEMUX, selecionar qual saída do DEMUX exibirá o valor da entrada inicial.
Fig. 13 - Associação entre MUX e DEMUX
Circuitos Aritméticos
Após o estudo, simulação e experimento de um somador completo de números com 1 bit, simulou-se no software Proteus® um circuito somador completo para números com 4 bits. Para isso cascateou-se um meio somador (LSB, pois o bit menos significativo não recebe um carry de nenhum outro somador) e três somadores completos, conforme mostra a Fig. 14.
Fig. 14 - Somador completo para números de 4 bits
Quando se utiliza pulsos de clock em somadores em cascata, a análise do tempo de estabilização é fundamental. Os clocks geram pulsos periodicamente, se o tempo de estabilização da saída for maior do que estes períodos, podem ocorrer erros nas operações aritméticas, pois quando o clock gerar pulsos em um instante de tempo, o somador ainda estará exibindo em sua saída, o valor da operação de realizada em um instante de tempo anterior.
CONCLUSÃO Este experimentou possibilitou uma melhor compreensão do funcionamento dos circuitos MUX e DEMUX, bem como mostrou algumas importantes aplicações destes circuitos em sistemas digitais. O mesmo ocorreu em relação aos circuitos aritméticos, sendo notória a importância destes na construção da ULA em microprocessadores. Com o fim deste estudo, pôde-se perceber a importância dos circuitos combinacionais estudados neste
trabalho e em trabalhos anteriores para o estudo e construção de sistemas digitais, que são largamente utilizados na engenharia elétrica.
REFERÊNCIAS BIBLIOGRÁFICAS [1] GARCIA, Paulo Alves, MARTINI, José Sidnei Colombo. Eletrônica Digital: teoria e laboratório. 2ª Edição. Érica. [2] CAPUANO, Francisco Gabriel, IDOETA, Ivan V. Elementos de Eletrônica Digital. 30ª Edição, Érica. [3] MONTEBELLER, José Sidney. Apostila Eletrônica II - Faculdade de Engenharia de Sorocaba.
