SMKN 1 Sukawati : Materi Diklat RPL/TKJ RPL/TKJ Kelas X/1 [2011] oleh I Gede Suryagiri, Suryagiri, S.Kom S.Kom
Materi P4 RPL/TKJ : Gerbang Logika Counter dan Register COUNTER: Counters (pencacah) adalah alat/rangkaian digital yang berfungsi menghitung/mencacah banyaknya pulsa cIock atau juga berfungsi sebagai pembagi frekuensi, pembangkit kode biner.
Ada 2 jenis pencacah yaitu: 1. Pencacah sinkron (syncronuous counters) 2. Pencacah tak sinkron (asyncronuous counters) Rangkaian berikut merupakan pencacah maju tak sinkron yang menggunakan 4 buah JK-FF: QA(LSB) 1 2 3
J
Q
4
AQ
1 2
CLK K
QB
5
3
J
Q
4
BQ
1 2
CLK K
QC
5
3
J
Q
4
CQ
1 2
CLK K
QD(MSB)
5
3
J
Q
4
CLK K
DQ
5
Cara kerja rangkaian diatas adalah sebagai be rikut: (a) Output flip-flop yang pertama (QA) akan berguling (menjadi 0 atau 1) setiap pulsa clock pada sisi negatif/trailing edge atau dari kondisi 1 ke 0. (b) Output flip-flop yang lainnya akan berguling bila dan hanya bila ou tput flip-flop sebelumnya berganti kondisi dari 1 ke 0 (sisi negatif) juga. Diagram waktu/timing diagram rangkaian tersebut adalah sebagai berikut: Clock QA QB QC QD
Dari diagram waktu diatas dapat dilihat d engan jelas bahwa QA berguling setiap kali pulsa clock pada sisi negatifnya. QB berguling s etiap kali sisi negatif dari QA. QC berguling setiap kali sisi negatif dari QB dan QD bergulingan setiap kali sisi negatif dari QC. Dan karena masing-masing flip-flop berfungsi sebagai pembagi dua, maka frekuensi masingmasing outpunya adalah: QA = ½ frekuensi sinyal clock. QB = ½ frekuensi QA = ¼ frekuensi sinyal clock. QC = ½ frekuensi QB = 1/8 frekuensi sinyal clock. QD = ½ frekuensi QC = 1/16 frekuensi sinyal clock.
SMKN 1 Sukawati : Materi Diklat RPL/TKJ Kelas X/1 [2011] oleh I Gede Suryagiri, S.Kom Dengan demikian didapat suatu pembagi 2n = 16 (n = banyaknya flip-flop), yaitu dengan melihat frekuensi output flip-flop terakhir. Dari diagram waktu diatas dapat dibuat tabel kebenaran sebagai berikut: Clock 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
QD (MSB) 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
QC 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
QB 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
QA (LSB) 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Desimal 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
Pecacah diatas dapat mencacah dari bilangan buner 0000 sampai dengan 1111 (dari 0 sampai 15 desimal). Pencacah tersebut merupkan pencacah 16 modulus (modulo 16 counters).
REGISTER: Register adalah sekelompok flip-flop yang dapat dipakai untuk menyimpan dan untuk mengolah informasi dalam bentuk linier .
Ada 2 jenis utama Register yaitu: 1. Storage Register (register penyimpan) Storage Register adalah suatu register yang digunakan untuk m enyimpan informasi sementara, sebelum informasi itu dibawa ke tempat selanjutnya. Banyaknya kata/bit yang dapat disimpan, tergantung dari banyaknya flip-flop dalam register . Satu flip-flop dapat menyimpan satu bit. Bila kita akan menyimpan informasi 4 bit maka kita butuhkan 4 flip-flop. Contoh: Register yang mengingat bilangan biner 1101 terbaca pada keluaran Q. Q
Q
Q
1
0
FFD
Q
Q
1
0
FFC
Q
Q
1
0
FFB
Q
1
0
FFA
SMKN 1 Sukawati : Materi Diklat RPL/TKJ Kelas X/1 [2011] oleh I Gede Suryagiri, S.Kom
2. Shift Register (register geser)
Shift Register adalah suatu register dimana informasi dapat bergeser (digeserkan). Dalam register geser flip-flop saling dikoneksi, sehingga isinya dapat digeserkan dari satu flip-flop ke flip-flop yang lain, kekiri atau kekanan atas perintah Clock . Dalam alat ukur digit, register dipakai untuk mengingat data yang sedang ditampilkan. Ada 4 Shift Register yaitu: 1. SISO (Serial Input Serial Output) Gambar Register SISO yang menggunakan JK FF Q1
Word in (SI)
1 2 3
J
Q
4
1
J
2
CLK K
Q2
Q
5
4
3
K
1 2
CLK
FF1
Clock
Q
Q3
Q
5
FF2
3
J
Q
4
1 2
CLK K
Q4
Q
5
3
J
Q
4
CLK K
FF3
Q
5
FF4
Prinsip kerja: Data dimasukan melalui word in dan akan dikeluarkan jika ada clock berlalu dari 1 ke 0. Karena jalan keluarnya flip-flop satu dihubungkan kepada jalan masuk flip-flop berikutnya, maka informasi didalam register akan digeser ke kanan selama ada Clock.
Tabel Kebenaran (contoh: masuknya 1101) Clock ke
Word in
Q1
Q2
Q3
Q4
0
0
0
0
0
0
1
1
1
0
0
0
2 3 4
0 1 1
0 1 1
1 0 1
0 1 0
0 0 1
Register geser SISO ada dua macam yaitu: 1. Shift Right Register (SRR)/Register geser kanan 2. Shift Left Register (SLR)/Register geser kiri Shift Control Register dapat berfungsi sebagai SSR maupun SLR Rangkaian Shift control adalah sebagi berikut: Geser Kanan
Out
Geser Kiri
SMKN 1 Sukawati : Materi Diklat RPL/TKJ Kelas X/1 [2011] oleh I Gede Suryagiri, S.Kom Rangkaian ini untuk mengaktifkan geser kanan/kiri yang ditentukan oleh SC. J ika SC=1, maka akan mengaktifkan SLR. Jika SC=0, maka akan mengaktifkan SRR. Gambar rangkaian selengkapnya adalah sebagai berikut: Serial out
1 2
D
Q
3
1 2
CLK
D
3
1 2
CLK
DFF1
Clock
Q
DFF2
D
Q
CLK DFF3
3
1 2
D
Q
3
Serial out
CLK DFF4
Serial in
Serial in
SRR
SLR
SC
Keterangan: Informasi digit digeser kekanan setiap ada perubahan pulsa clock. Jika SC=0,maka input geser kanan akan aktif . Keluaran NAND diumpamakan ke input DFF1 dan setelah ada clock, maka informasi diteruskan ke output Q1. Lalu output Q1 terhubung langsung ke output DFF2 berikutnya sehingga dengan proses ini terjadi pergeseran ke kanan. TABEL KEBENARAN (jika input 1101) Clock ke 0 1 2 3 4
Input 0 1 1 0 1
Q1 0 1 1 0 1
Q2 0 0 1 1 0
Q3 0 0 0 1 1
Q4 0 0 0 0 1
Jika SC = 1 , maka akan mengaktifkan input geser kiri. Output NAND masuk ke input D-FF4 dan setelah diberi pulsa clock informasi dikeluarkan melalui Q4 dan output Q4 dihubungkan ke input D-FF3, output D-FF3 dimasukan ke D-FF berikutnya, sehingga terjadi pergeseran bit ke kiri.
TABEL KEBENARAN (jika input 1101) Clock ke 0 1 2 3 4
Input 0 1 1 0 1
Q1 0 0 0 0 1
Q2 0 0 0 1 1
Q3 0 0 1 1 0
Q4 0 1 1 0 1
SMKN 1 Sukawati : Materi Diklat RPL/TKJ Kelas X/1 [2011] oleh I Gede Suryagiri, S.Kom 2. Register Geser SIPO (Serial In Paralel Out) Adalah register geser dengan masukan data secara serial dan keluaran data secara parelel.
Gambar rangkaiannya adalah sebagai berikut: (SIPO menggunakan D-FF)
Data load
1
D
2
3
Q
1
D
2
CLK
1
D
2
CLK
DFF1
Clock
3
Q
3
Q
1 2
CLK
DFF2
D
Q
3
CLK
DFF3
DFF4
Read Out
A
B
C
D
Cara kerja: input data secara berderet akan dikeluarkan oleh D-FF setelah masukan clock dari 0 ke 1. Output serial akan dapat dibaca secara paralel setelah diberikan satu perintah (Read Out). Bila dijalan masuk Read Out diberi logik 0, maka semua keluaran AND adalah 0. Bila Read Out diberi logik 1, maka pintu-pintu AND akan langsung menghubungkan sinyal yang ada di Q masing-masing flip-flop. Contoh: Bila masukan data 1101 TABEL KEBENARANNYA: Read Out 0 0 0 0 0 1
Clock 0 1 2 3 4
Input 0 1 1 0 1
Q1 0 1 1 0 1 1
Q2 0 0 1 1 0 0
Q3 0 0 0 1 1 1
Q4 0 0 0 0 1 1
A 0 0 0 0 0 1
B C 0 0 0 0 0 0 0 0 0 0 0 1
D 0 0 0 0 0 1
3. Register Geser PIPO (Paralel In Paralel Out) Adalah register geser dengan masukan data secara paralel dan keluaran paralel.
Gambara rangkaiannya adalah sebagai berikut: (PIPO menggunakan D-FF) QD
QC
DFF2 1 2
D
Q
QB
DFF2 3
1 2
CLK
R
D
Q
DFF2 3
1 2
CLK
R
D
Q
DFF2 3
1 2
CLK
R
Clock D2
D1
D
Q
CLK
R
Reset
D3
QA
D0
3
SMKN 1 Sukawati : Materi Diklat RPL/TKJ Kelas X/1 [2011] oleh I Gede Suryagiri, S.Kom Cara kerja: Sebelum dimasuki data rangkaian direset dulu agar keluaran Q s emuanya 0. Setelah itu data dimasukkan secara paralel pada input D-FF d an data akan diloloskan keluar secara paralel s etelah flip-flop mendapat pulsa clock dari 0 ke 1. TABEL KEBENARAN: Clock 0 1 2 3
D1 1 1 1 0
D2 1 1 0 0
D3 0 0 0 0
D4 1 1 1 1
QD QC 0 0 1 1 1 0 0 0
QB 0 0 0 0
QA 0 1 1 1
4. Register geser PISO (Parallel In Serial Out) Adalah register geser dengan masukan data secara paralel dan dikeluarkan secara serial.
Gambar rangkaian register PISO menggunakan D -FF adalah sebagai berikut: A
B
C
D
Data load
DFF2 1 2
D
Q
CLK
R
DFF2 3
1 2
D
Q
CLK
R
DFF2 3
1 2
D
Q
CLK
R
DFF2 3
1 2
D
Q
3
Serial Out
CLK
R
Clock
Rangkaian diatas merupakan register geser dengan panjang kata 4 bit. Semua jalan masuk clock dihubungkan seri. Data-data yang ada di A, B, C, D dimasukkan ke flip-flop secara serempak, apabila dijalan masuk Data Load diberi logik 1. Cara Kerja:
Mula-mula jalan masuk Data Load = 0, maka semua pintu NAND mengeluarkan 1, sehingga jalan masuk set dan reset semuanya 1 berarti bahwa input dan reset tidak berpengaruh. Jika Data Load = 1, maka semua input paralel akan dilewatkan oleh NAND. Misal jalan masuk A=1, maka pintu NAND 1 mengeluarkan 0 adapun pintu NAND 2 mengeluarkan 1. Dengan demikian flip-flop diset sehingga menjadi Q=1. Karena flip-flop yang lainpun dihubungkan dengan cara yang sama, maka mereka juga mengoper informasi pada saat Data Load diberi logik 1. Setelah informasi berada didalam register, Data Load diberi logik 0. Informasi akan dapat dikeluarkan dari register dengan cara memasukkan denyut lonceng, denyut-demi denyut keluar deret/seri. Untuk keperluan ini jalan masuk D dihubungkan kepada keluaran Q.
SMKN 1 Sukawati : Materi Diklat RPL/TKJ Kelas X/1 [2011] oleh I Gede Suryagiri, S.Kom Rangkuman Karena suatu unit biner adalah memori 1 bit maka susunan n buah flip -flop dapat menyimpan kata n bit. Susunan ini dinamakan Register. Untuk memungkinkan pembacaan data yang berurutan, maka keluaran dari flip-flop yang satu dihubungkan dengan masukan dari flip-flop berikutnya. Konfigurasi seperti ini yang disebut dengan register geser. Masing-masing flip-flop banyak menggunakan JK-FF dan D-FF. Perhatikan pada uraian materi diatas bahwa tahapan yang harus menyimpan bit paling berarti adalah MSB (Most Significant Bit). Bit paling tidak berarti adalah LSB (List Significant Bit) yang berada pada bit disebelah paling kanan.
Macam-macam register yang digunakan adalah berdasarkan fungsinya yaitu meliputi: 1. Register SISO yaitu merupakan register yang masukan datanya seri dan keluar secara seri. Penerapan Register ini yaitu untuk Register geser kanan, geser kiri. Beberapa jenis register yang banyak dipasaran dilengkapi dengan gerbang-gerbang yang memungkinkan pemindahan data dari kanan ke kiri atau sebaliknya. Suatu penerapan untuk operasi-operasi ini adalah dalam perkalian dan pembagian oleh angka kelipatan 2 2. Register SIPO yaitu merupakan register yang masukan datanya secara seri d an keluar secara paralel. Flip-flop yang telah dijelaskan diatas dapat dikosongkan isinya dengan memberi bit 0 pada Clear sehingga semua keluaran Q1, Q2, Q3 dan Q4 = 0, setelah clear diberi logik 1, clock diberikan, data dimasukan misalnya 1101 maka data yang tak berarti akan tersimpan pada FF4 = 1, berturut-turut menuju ke kiri (data yang paling berarti) FF3 akan tersimpan logik 0, FF2 = logik 1 dan FF1=logik 1 3. Register PISO yaitu merupakan register yang masukan datanya secara paralel dan keluarannya secara seri. Dalam kasus yang dijelaskan diatas flip-flop yang dipasang adalah FF1, FF2, FF3, FF4 dan data yang dimasukkan adalah 1101 maka data yang tersimpan itu selanjutnya dapat dibaca secara serial pada FF yang paling kanan dengan menggunakan 4 pulsa clock. Sistem ini merupakan suatu konverter paralel ke serial. 4. Register PIPO yaitu data dimasukkan seperti dijelaskan diatas secara paralel dan kemudian akan digeserkan secara paralel pada keluarannya. Dan masing-masing flip-flop hanya digunakan sebagai suatu memori. Salah satu penerapan yang penting dari register adalah penggunaanya sebagai pembangkit barisan biner. Sistem ini juga disebut pembangkit kata, kode atau huruf.
