CLASE PRÁCTICA 3. PLAN D PROBLEMAS DE POLARIZACIÓN DEL FET Sumario: 1. Introducción. 2. Solución de problemas. 3. Conclusiones.
Bibliografía: 1. Rashid M. H. “Circuitos Microelectrónicos. Análisis y diseño”, pag. 214-232.
Objetivos: Que los estudiantes ejerciten la polarización y el cálculo del punto de operación de los transistores FETs y la representación de la línea de carga estática en la característica de salida.
Problemas: 1. Para el circuito de la figura 1, calcule: a) El punto de operación del MOSFET. Represente la línea de carga estática en la característica de salida. b) La potencia que disipa el transistor en reposo. c) El valor máximo de R D para que se mantenga operando en la región de saturación. 2 Datos: Vt = 2 V, IDSS = 0,2 mA/V W = μn Cox ⎛⎜ ⎞⎟ y que en la ⎝L⎠ 2 i D = K p ( vGS − VT ) si s i v DSQ ≥ ( vGSQ − VT )
Recordar que K p saturación
región de
Respuesta: a) Se considera que el transistor MOS canal N trabaja en saturación, se debe cumplir que: (VDSQ > VGSQ – VT) y (VGSQ ≥ VT) Rg 2 100 VTH = VDD = 30 = 9 .4 V Rg1 + Rg 2 100 + 220 Aplicando Thevenin: R TH pero I D =K
= Rg = Rg1 Rg2 = 220 100 = 68.7 kΩ
2
(V GS −V T ) para saturación como IG = 0, VGS = VTH − ID R F p
1
2
= K p ( VTH − ID R F − VT ) = 0.2 ( 9.4 − 2ID − 2)
ID
5I D 2
4I D I D1,2 I D1
2
2
= ( 7.4 − 2ID ) = 54.4 − 29.5ID + 4I2
D
− 34.5ID + 54.4 = 0 =
−b ± b2 − 4ac
2a = 6.55mA ⇒ VGS1
=
34.5 ± 34.52
− 4 ⋅ 4 ⋅ 54.4
=
34.5 ± 17.88
2⋅ 4 8 = 9.4 − 2 ( 6.55) = − 3.7V ( imposible)
= 2mA ⇒ VGSQ = 9.4 − 2 ( 2) = 5.4 V > VT De la malla de salida VDSQ = VDD − I DQ ( R D + R F ) = 30 − 2i8.2 = 13.6 V I DQ
Comprobando saturación: VDSQ ≥ (VGSQ – VT) 13.6 ≥ (5.4 – 2) = 3.4 V (se cumple) Q ⎡⎣ I DQ
= 2mA, VGSQ = 5.4V, VDSQ = 13.6V⎤⎦
b) La potencia disipada por Q en reposo (con Vi = 0): PD PDD La potencia entregada por VDD:
= VDSQ I DQ = 13.6i2 =
= VDD ( I D + I Rg ) = 30 ( 2 + 0.094) =
donde
1
IR g1
=
VDD R g1 + R g 2
=
30 320
27.2mW
62.8 mW
= 0.094 mA = 94 μ A
c) Cálculo de R Dmax para que Q se mantenga en la región de saturación: Como en saturación ID se mantiene casi constante, de la malla de salida para VDSmin=VGSQ – VT = 3.4 V VDD = I D R D max + VDSmin + I D R F R Dmax
=
VDD
− VDSmin − I D R F ID
2
=
30 − 3.4 − 2i 2 2
= 11.3 kΩ
2. Para el MOSFET canal N del circuito de polarización de la figura 2, calcule: a) El punto de operación. Sugerencia: desprecie a IRg1 frente a IDQ. b) La potencia que disipa el transistor en reposo 2 Datos: VT =3 V, K p= 0.3 mA/V
a) Se considera a Q operando en la región de saturación: V − VDS 2 I D = K p ( VGS − VT ) = DD R D
(1)
Por ser ID >> IRg1 (dato), pero: Rg 2 12 = VDS = 0.86VDS VGS = VDS Rg1 + Rg 2 14
(2)
Simultaneando (1) con (2): VDD − VDS RD 2 0.44VDS
=
20 − VDS 2
= 0.3 ( 0.86VDS − 3)
− 2.1VDS − 14.6 = 0
2.1 ± 2.12 + 4i 0.44i14.6
VDS
=
VGS
= 0.86VDS = 0.86i8.6 =
ID
2
0.88 2
= 0.3 (7.4 − 3) =
=
2.1± 5.48 0.88
=
8.6 V > 0
7.4 V > VT
5.8 mA
Comprobando saturación: 8.6 V > (7.4 – 3) = 4.4 V b) PD
= VDSQ I DQ = 8.6i5.8 = 49.9 mW
3. Para el circuito de la figura 3, calcule: a) el punto de operación del MOS N decremental o de canal implantado. b) la potencia que disipa el transistor en reposo. Datos: VT = - 4 V, K p = 1 mA/V2.
a) Se considera al transistor operando en la región de saturación, pero teniendo en cuenta que el VT del MOS N implantado o decremental es negativo:
3
= K p ( VGS − VT ) siempre que VDS ≥ ( VGS − VT ) VGS = −I D R F = −3I D pues IG = 0 ID
ID
2
2
= 1 ⎡⎣ −3ID − ( −4 ) ⎤⎦ = ( 4 − 3ID ) = (16 − 24ID + 9I2D )
9I2D − 24I D + 16 = 0 ID
=
25 ± 252 − 4i9i16
=
25 ± 7
I D1
18 = 1.78 mA, VGS1
18 = −3i1.78 = − 5.33 V (imposible VGS > VT )
I DQ
= 1 mA, VGSQ = −1i3 = − 3 V
(modo empobrecimiento)
De la malla de salida: VDSQ
= VDD − IDQ ( R D + R F ) = 20 − 1(10.5) =
9.5 V
Comprobando saturación: 9.5 V > [– 3 – (– 4)] = 1 V (cumple) b) PD
= VDSQ I DQ = 9.5i1 =
9.5 mW
4. En el circuito de la figura 4, calcule: a) los valores de R F y de R D para que ID=0.4 mA y VDS = 4 V. b) las potencias que se disipa en el transistor y la que entrega la batería en reposo. Datos: VT = 2 V, K p = 0.4 mA/V2.
a) Se considera a Q en saturación: ID = K p(VGS – VT) Como ID es dato se encontrará el VGS correspondiente 0.4 = 0.4 ( VGS − 2)
2
2
2 = 0.4 ( VGS − 4VGS + 4)
2 VGS − 4VGS + 3 = 0
4 ± 16 − 4i3
=
VGS1
= VGSQ = 3 V > VT = 1 V < VT (imposible)
VGS2
2
=
4± 2
VGS
2
De la malla de entrada: VSS
= VGSQ + IDQ R F ⇒ R F =
De la malla de salida:
4
VSS − VGSQ I DQ
=
5−3 0.4
= 5 kΩ
VSS + VDD
= VDS + ID ( R D + R F ) pero VDS = 4 V VDD + VSS − VDSQ − I DQ R F 1 0 − 4 − 0.4i 5 RD = = = 10 kΩ I DQ
0.4
b) PD
= VDSQ I DQ = 4i0.4 = 1.6 mW
Pbaterías
= ( VDD + VSS ) IDQ = 10i0.4 = 4 mW
5. Para el circuito de la figura 5, calcule: a) el punto de operación del MOS N decremental o de canal implantado. b) la potencia que disipa el transistor en reposo. Datos: VT = - 4 V, K p = 1 mA/V2.
a) Considero en saturación al MOS N canal implantado 2
= K p ( VGS − VT ) VGS = −ID R F donde R F = R F1 + R F2 = 0.1 + 3 = 3.1 kΩ VGS = −3.1ID ID
2
2
= K p ( −3.1ID − VT ) = 1( −3.1ID + 4 ) = 16 − 24.8ID + 9.61I2D 9.61I2D − 25.8ID + 16 = 0 ID
25.8 ±
ID
=
I D1
= 1 mA = 1.71 mA
I D2
2
( 25.8) − 4i9.61i16 2i9.61
=
25.8 ± 7.1 19.22
VGS1
= VGSQ = −3.1(1) = −3.1 V
VGS2
= −3.1(1.71) = −5.3 V (imposible por ser modularmente mayor que VT )
VDS
para IDQ
= 1 mA
= VDD − I DQ ( R D + R F ) = 25 − 1(13.1) =
11.9 V
Comprobando saturación: VDSQ = 11.9 V > (VGSQ – VT) = – 3.1 + 4 = 0.9 V (cumple) b) PD
= VDSQ I DQ = 11.9i1 =
11.9 mW
5
6. Para el circuito de la figura 6, calcule: a) el punto de operación del JFET. Represente la línea de carga estática en la característica de salida. b) la potencia que disipa el transistor en reposo. c) el valor máximo de R D para que se mantenga operando en la región de saturación. Datos: VP = – 6 V, IDSS = 5 mA. Recuerde que para el I JFET: K p = DSS2 y en la región de saturación se cumple V p que: i
= K p(v GS− V p)2
si v
D
DS
≥ (v GS− V p)
a) Se considera a Q en saturación (VDSQ ≥ VGSQ – V p) I 5 K p = DSS = = 138.9 μA V2 2 2 V p 6
= − ID R F = −ID
pero : VGS ID
2
2
= K p ( VGS − Vp ) = 0.14 (− ID + 6 ) = 0.14(ID 2 − 12ID + 36)
I 2D − 19.2 + 36 = 0 ID
=
19.2 ± 19.22 − 4i36
=
19.2 ± 14.7
I D1
2 2 = 17.1 mA (imposible por ser mayor que IDSS )
I DQ
=
VGSQ
2.1 mA
= − IDQ R F = −2.1i1 = −2.1 V
De la malla de salida: VDSQ
= VDD − I DQ ( R D + R F ) = 16 − 2.1( 4.3 + 1) = 4.9 V
Comprobando saturación: 4.9 V > (– 2.1 + 6) = 3.9 V (cumple) b) PD
= VDSQ I DQ = 4.9i2.1 =
10.29 mW
c) R Dmax para IDQ = 2.1 mA y VDS min = VGSQ – V p = 3.9 V De la malla de salida: R Dmax
=
VDD
− VDSmin − IDQ R F I DQ
=
− 3.9 − 2.1i1 16 2.1
=
4.76 kΩ
7. En el circuito del problema anterior, calcule los valores de R F y R D para que el punto de operación cambie a IDQ = 1 mA y VDSQ = 10 V. IDQ se controla por VGS en la región de saturación, de donde:
6
I DSS
=
K p
2 p
V
pero : VGS ID
=
5 6
2
= 0.14
mA V2
= − ID R F = −ID ⇒ ID = −VGS 2
2
= −VGS = K p ( VGS − Vp ) = 0.14 ( VGS + 6) = 0.14(VGS2 + 12VGS + 36)
2 + 19.14VGS + 36 = 0 de donde : VGS
−19.14 ±
19.142
− 4i36
VGS
=
VGS1
= −17 V (imposible, > Vp
VGS2
= −2.12 V
VGS
2
VGS
<
V p
VGS
= −I D R F ⇒ R F = −
=
ID
− 19.14 ± 14.9 2
OK.
=
2.12 1
=
2.12 kΩ (2.2 kΩ comercial)
De la malla de salida: VDD = VDS + I D ( R D + R F ) RD
=
VDD − VDS − I D R F ID
16 − 10 − 2.12
=
1
=
3.9 kΩ (3.9 kΩ comercial)
8. Determine el valor máximo de R D para que el JFET de la figura 7 trabaje como fuente de corriente con: IDQ = 1.5 mA. Datos: VP = – 4 V, IDSS = 3.84 mA.
Para que el JFET trabaje como fuente de corriente con ID = 15 mA, debe trabajar en la región de saturación con VDS ≥ (VGS – V p) y con |VGS|<| V p|. R Dmax corresponde con VDSmin = VGS – V p. De donde: VGSQ = − I DQ R F = −1.5i1 = −1.5 V VDSmin
= VGSQ − VP = −1.5 + 4 = 2.5 V
De la malla de salida: R Dmax
=
VDD
− VDSmin − IDQ R F I DQ
7
=
− 2.5 − 1.5i1 10 1.5
=
4 k Ω
9. Para el circuito de la figura 8, calcule: a) el punto de operación del JFET. Represente la línea de carga estática en la característica de salida. b) la potencia que disipa el transistor en reposo. Datos: VP = – 2 V, IDSS = 2 mA. a) Considero a Q saturado 2
⎛ V ⎞ I D = I DSS ⎜1 − GS ⎟ pero VGS = − ID ( R F + R ) = −0.56ID ⎜ V p ⎟ ⎝ ⎠ 2 0.56ID ⎞ ⎛ I D = 2 ⎜1 − ⎟ 2 ⎠ ⎝ I 2D − 13.5ID + 12.75 = 0 1
ID
=
I D1 I D2
13.5 ±
2
2 (13.5) − 4i12.75
2 = 12.5 mA (imposible 〉 IDSS )
= 1 mA
De la malla de salida: VDS
= VDD − ID ( R D + R F + R F ) = 22 − 1(10 + 0.56) = 1
2
11.44 V
Comprobando saturación: VDSQ b) En reposo: PD
= 11.44〉 ( VGSQ − Vp ) = −0.56 + 2 = 1.44 V (cumple)
= VDSID = 11.44i1 = 11.44 mW
10. Para el circuito de la figura 9, calcule el punto de operación del JFET. Datos: VP = – 4 V, IDSS = 5 mA.
Considero Q saturado:
8
=
K p
I DSS 2 p
V
=
5 4
2
= 312.5 μA
V2
2
⎛ V ⎞ I I D = I DS ⎜1 − GS ⎟ pero VGS = − ID R F = −0.5ID = − D ⎜ V p ⎟ 2 ⎝ ⎠ 2 2 ID ⎞ 2 ⎛ I D = 5 ⎜1 − ⎟ ⇒ ID = K p ( VGS − Vp ) = 0.1389 ( − ID + 6) ⎝ 8⎠ I 2D − 28.8ID + 64 = 0 1
∴ ID = I D1
28.8 ± 28.82
− 4i64
2 = 26.4 mA (imposible)
=
28.8 ± 23.95 2
I D2
= 2.43 mA
VGS
= −ID R F = −2.43i0.5 = −1.21 V 1
De la malla de salida: VDS
= VDD − ID ( R F + R F ) = 20 − 2.43i 3.5 = 1
2
11.5 V
Comprobando saturación: VDSQ
= 11.5 V > ( VGSQ − Vp ) = −1.21 + 4 = 2.78 V (cumple)
9
