Sumador de 8bits

2013 Sistemas Digitales I Telecom

Universitario: Victor Hugo Oña Donaire Docente: Ing. Jaime Flores

Sistemas Digitales I Telecom

INDICE


SUMADOR DE 8 Bits 1. OBJET BJETIV IVOS OS 1.1. 1.1. Ob Obje jeti tivo vo Gene Genera rall



Diseñar Diseñar un sumador binario binario de 8bits, mediante mediante la utilizac utilización ión de dos dos suma sumado dore res s comp comple leto tos s (74l (74ls8 s83) 3) en seri serie, e, con con el fin fin de desarrollar la suma binaria de dos números.

1.2. 1.2. Ob Obje jeti tivo vos s Espe Especí cífi fico cos s



Identificar las características principales del TTL 74ls83, en cuanto a sus entradas, salidas y sus respectivos acarreos.



Diseñar el esquema para poder conectar los TTL 74ls83 y obtener la suma de dos números de 8 bits.



Realizar el Layout del sistema digital.



Efectuar el armado del sistema digital de manera física, según las especificaciones del Layout.



Fort Fortal alec ecer er las habil habilida idades des manua manuales les en cuan cuanto to al mane manejo jo de componentes componentes electrónico electrónicos s como TTLs, Protoboard, Protoboard, resistencias resistencias,, leds, etc.

2. ASPE ASPECT CTOS OS TEÓRI TEÓRICO COS S

2.1. 2.1. Circui Circuitos tos Aritm Aritméti éticos cos

Victor Hugo Oña Donaire

Página 1

Sistemas Digitales I Telecom 2.2. Los circuitos integrados más representativos para la realización de operaciones aritmét aritmética icas s básica básicas s tales tales como como la suma suma y la compa comparac ración. ión. Adiciona Adicionalmen lmente, te, se analiza una ALU en circuito integrado con la cual se pueden llevar a cabo una variedad de operaciones de lógica y aritmética. La forma mas simple de realizar una operación aritmética electrónicamente, es usando un circuito llamado semi-sumado (Haft Adder). Este dispositivo permite que sean sean aplic aplicad ados os 2 bits bits de entr entrad adas as (A,B (A,B)) para para prod produc ucir ir dos dos salid salidas as:: uno correspondiente a resultado de la suma (S) y la otra correspondiente a acarreo (C) según se muestra en la tabla Nº1.

A B S C 0

0

0

0

0

1

1

0

1

0

1

0

1

1

0

1

TABLA Nº1. Tabla de Verdad el circuito semi-sumador Como se puede notar, la salido S es el resultado de una EX-OR entre A y B como entradas: por otro lado C es el resultado de una AND entre las mismas entradas. En la figura figura Nº1 se muestr muestra a el circuit circuito o de semi-su semi-sumad mador. or. Este semi-s semi-suma umador dor presenta la limitación de que no posee uno entrada para el acarreo de la etapa previa, en caso de que desee sumar mas de 2 bits. Se debe recurrir entonces a sumador total b sumador completo (Full Adder). Este tipo de circuito acepta 3 bits de entrada por separado, llamados sumando, consumando y acarreo de entrada A, B y Cin respectivamente, mientras que las salidas son S y Cout.

Figura Nº1. El semisumador Sumadores binarios de 4 bits: Las operaciones aritméticas se presentan con tal frecuencia que se han desarrollado un número de circuitos integrados especiales para llevarlas a cabo. El 74LS283 es un buen exponente de esta clase de dispositivos, siendo, en esencia, Victor Hugo Oña Donaire

Página 2

Sistemas Digitales I Telecom un sumador hexadecimal de 4 bits, Por lo tanto, acepta como entradas dos números de 4 bits de cada uno, A y B, y un bit de acarreo previo, CO. Los 4 bits correspondientes al número A se conectan a las entradas A l, A2, A3 y A4. Las cuatro entradas del dato B se conecta de manera similar. El sumador genera como resultado un número de 4 bits correspondientes a la suma de los dos datos, A y B, además de un bit de acarreo, C4. En la figura Nº2 se muestra la configuración de pines del 74LS283.

Figura Nº 2. Configuración de pines del 74LS283 La operación del circuito integrado puede describirse en forma resumida de la siguiente manera: •

•

Si la suma de los dos datos de entrada más el acarreo previo arroja un resultado entre O y 15, la suma aparecerá en las salidas de suma y el bit de acarreo de salida, C4 se hace igual a cero. Si el resultado de la suma se sitúa entre 16 y 31, el bit de acarreo C4 se pone en 1 y las salidas correspondientes a los bits de suma se hacen iguales al valor del resultado menos 16. Observe que en el su mador de 4 bits, el bit de acarreo resultante posee un peso binario igual a 16.

Ejemplo:


Página 3

Sistemas Digitales I Telecom Suponga entradas a un sumador como el siguiente: A4A3A2A1= 01112 (716) B4B3B2B1 = 10102 (A16) CO=1 En este caso, la suma de los tres datos de entrada, 0111 + 1010 + 1 resulta ser igual 18. De acuerdo a las reglas anteriores, se produce un bit de acarreo igual 1 y las salidas adoptan un valor de 2 (esto es, 18 menos 16). Por lo l o tanto, C4 = 1 y 4 3 2 1=0010.

Sumadores

en

cascada

Es posible implementar sumadores para palabras de tamaño superiores a 4 bits si se disponen varios 74LS283 en cascada. Para el efecto, basta simplemente con conectar la salida C4 del sumador de menor peso a la entrada CO del sumador siguente. En la figura Nº 3 se muestra como se conectarían dos 74LS283 en cascada para con formar un sumador de 8 bits. Los dos sumadores se muestran recibiendo como datos a dos números binarios de 8 bits cada uno cuyos valores son: A=11001010, B = 11100111, CO=0. El resultado de la operación, mostrado también en la misma figura es 10110001 y C4= 1.+

Figura Nº 3. Configuración en cascada 74LS283


Página 4


3. ASPECT ASPECTOS OS PRÁCT PRÁCTICO ICOS S

3.1. 3.1. Tabla Tabla de valore valores s y funció función n lógi lógica ca

•

Para diseñar nuestro sistema digital se procedió a identificar las salida salidas s y

la función función lógica lógica de acuerdo acuerdo a todas las posibl posibles es

combinaciones de las entradas, que se resumen en la siguiente tabla:

Salida Funció s n

Nº

a

b

c

d

0

0

0

0

0

0

1

0

0

0

1

1

2

0

0

1

0

1

3

0

0

1

1

1

4

0

1

0

0

1

5

0

1

0

1

0

6

0

1

1

0

1

7 8 9 10 11

0 1 1 1 1

1 0 0 0 0

1 0 0 1 1

1 0 1 0 1

0 0 0 0 0

12

1

1

0

0

1

13 14 15

1 1 1

1 1 1

0 1 1

1 0 1

0 0 0


Página 5

Sistemas Digitales I Telecom •

Posteriormente a ello se tomo en cuenta los valores verdaderos (unos) y se empezó a estructurar nuestra función lógica del sistema de la siguiente manera:

Dent Dentro ro

de esta sta

func funció ión n

ide identi ntifica ficada da

se real realiz izo o

algu alguna nas s

oper operac acio ione nes s alge algebr brai aica cas s bási básica cas s con con el fin fin de amin aminor orar ar su complejidad en el diseño.

Reordenando de mejor manera se obtuvo finalmente nuestra función lógica combinacional que permite detectar los divisores de 12

3.2. Simulación

Mediante la función lógica identificada anteriormente se procedió a real realiz izar ar el dise diseño ño del del circ circui uito to en el soft softwa ware re Prot Proteu eus s 7.0, 7.0, mediante mediante la cual cual se pudo evidenc evidenciar iar la veracidad veracidad de la función función lógica. La Simulación obtenida es la siguiente:


Página 6


c V c

c V c

3.3. Layout

c V c

Después de probar nuestro diseño teórico mediante la simulación procedimos a elaborar el diseño físico del circuito tomando en cuenta las características de las compuertas lógicas a utilizar (Datasheets), y se planteo el siguiente circuito: c V c

c V c

c V c 4

5

3

6

2 1


7 N O

F F O

8

Página 7



Página 8


3.4. 3.4. Materi Materiale ales s e implem implement entaci ación ón del del circui circuito to 3.4.1.Materiales

o

1

74ls32

o

2

74ls08

o

1

74ls04

o

1

74LS11

o

1

Dipswitchs

o

1

Protoboard

o

5

Leds

o

9

Resistencias de 150 ohmios

o

1

Fuente de Alimentación de 5 V.

o

Cables de conexión

3.4.2.Implementación

Según los materiales definidos y según el layout se procedió al armado del circuito y se obtuvo como resultado el siguiente:


Página 9


Después del armado se procedió a verificar su correcto funcionamiento. 

En la siguiente imagen se prueba el correcto funcionamiento ya que para el valor de 15(no es divisor de 12) el resultado es falso.


Página 10

Sistemas Digitales I Telecom 

En la siguiente imagen se prueba también el correcto funcionamiento ya que para el valor de 3 (divisor de 12) el resultado es verdadero.

4. CONC CONCLU LUSIO SIONE NES S



El desarrollo de la tabla de valores lógicos nos ayudo a estructurar de manera correcta nuestra función lógica ya que identificamos todas las posibles combinaciones y no dejamos ninguna.



Median Mediante te la Simulac Simulación ión del sistem sistema a digital digital se pudo evidencia evidenciarr el correc correcto to funcio funcionam namient iento o de nuestra nuestra funció función n lógica lógica plantea planteada da de manera teórica, para detectar los divisores de 12.


Página 11

Sistemas Digitales I Telecom 

El Layo Layout ut del del sist sistem ema a nos nos ayud ayudo o defi defini nirr los los mate materi rial ales es que que se necesitaría en el sistema pero sobretodo nos ayudo a identificar las conexiones correctas del circuito de nuestro sistema.



Mediante el armado del circuito y con el funcionamiento del mismo se pudo probar que nuestro diseño digital para detectar los divisores de 12 funciona de manera correcta.



Se pudo pudo cons consta tata tarr la inme inmens nsa a apli aplica cabi bili lida dad d que que pres presen enta tan n las las func funcio iones nes lógic lógicas as que grac gracia ias s a su simpl simplic icida idad d ayuda ayudan n de gran gran manera en el diseño de sistemas digitales combinacionales y en este caso caso espec específ ífic ico o nos nos ayudo ayudo a desar desarro rolla llarr el sist sistem ema a dete detect ctor or de divisores de 12

5. BIBL BIBLIOG IOGRA RAFÍA FÍA http://educativa.catedu.es/44700165/aula/archivos/repositorio//4750/4920/h tml/1_sistemas_digitales.html http://www.slideshare.net/lmggr/sistemas-combinacionales-12605277 http://es.wikipedia.org/wiki/Sistema_combinacional

6. ANEXOS Victor Hugo Oña Donaire

Página 12

Sistemas Digitales I Telecom 6.1.

74LS04 (Datasheet)


Página 13



Página 14


74LS08 (Datasheet)


Página 15



Página 16


74LS11 (Datasheet)


Página 17



Página 18


74LS32 (Datasheet)


Página 19



Página 20

Sumador de 8bits

Recommend Documents