Los circuitos de muestreo y retención (S / H) son ampliamente utilizados en aplicación del sistema de adquisición de datos analógicos, la parte frontal estos sistemas, junto con circuitos de acondicionamiento acondicionamiento de señal. Por esta razón puede influir en la precisión de ajuste en el que el sistema opera. En este sentido, debido a existencia de muchas fuentes de error en los circuitos de esta naturaleza, el diseño de un S / H se convierte en uno de la tarea aún más difícil del diseñador de circuitos analógicos. Circuitos de muestreo y retencion Las siguientes son las configuraciones del circuito S / H utilizan comúnmente en De acuerdo con el aumento de su complejidad, que resulta de la búsqueda de la mejor rendimiento. La implementación más simple de una S / H es un circuito de tipo seguidor fuente. Si bien es rápido, tiene desventajas cuando se utiliza en circuitos de alta precisión como el conmutador MOS tiene el tiempo de apertura influenciada por la tensión de entrada debido a la variación en el voltaje mínimo para la conducción (V).
Además, la linealidad del circuito seguidor de fuente no permite alcanzar precisiones por encima de 7 bits de muestreo casi siempre opera con un terminal a tierra, independientemente de tensión de entrada, haciendo que el tiempo sea el mismo para toda la gama tensión de entrada. Sin embargo, debido a la característica de paso bajo, es difícil obtener una alto valor para el tiempo de establecimiento. establecimiento. Este circuito se puede mejorar Cuando se utiliza un condensador de compensación en paralelo con RI y un interruptor CMOS con DUMMY. De este modo, se puede llegar a tasas de 50 MHz y 8 Bit.
Circuito de muestreo y retención con integrador.
El circuito de la Fig. 1.3 al estar en modo de muestreo, los transistores M1 y M2 están impulsando. La clave M2 conecta la entrada y la salida del amplificador A1, ambos los condensadores C1 y C2 están conectados. Con el cierre de la toma de muestras cambiar M1, el voltaje de entrada se realiza un muestreo de los condensadores C1 y C2 en el punto X. Este circuito puede lograr un tiempo de muestreo baja (5 ns), aunque con una precisión de 8 bits.
Fig 1.3 Rango de tensiones de entrada Dado que el conmutador del circuito S/H es, simplemente, uno o varios transistores, se imponen ciertas restricciones en el rango de valores de la señal de entrada y salida. En primer lugar, supongamos que el conmutador es un transistor NMOS cuya tensión de puerta está conectada a un reloj cuyo estado ALTO es VDD y su estado BAJO VSS . Por ejemplo, en el caso de una lóg ica compatible TTL, VDD = 5V y Vss = OV. Cuando el reloj esté ALTO, el transistor debe ir a zona lineal independientemente de la tensión de entrada y a zona de corte si el reloj es BAJO.
Circuito S/H con realimentación directa hacia la entrada del circuito S/H. Ø es la señal de reloj.
Circuitos S/H mejorados con reducción de offset En el apartado anterior, se vio que el mayor problema del circuito S/H con reducción de offset era el paso a saturación del amplificador operacional situado en la entrada. Un método sencillo para
evitar este problema consiste en el uso de dos conmutadores adicionales y la señal de reloj complementada ( Fig. 9). En este circuito, cuando el reloj está ALTO, se entra en el periodo de seguimiento de la señal y Sl y 53 se cierran en tanto que S2 se abre. De este modo, el primer operacional se realimenta directamente desde la salida eliminándose la tensión de offset de entrada del amplificador B. Sin embargo, cuando el reloj pasa a BAJO, comienza el periodo de retención y ambos amplificadores se realimentan por separado como seguidores de tensión, garantizando el buen comportamiento en frecuencia del sistema.
Circuito S/H con eliminación de offset y mejor comportamiento en frecuencia. Sl y S3 están controlados por el reloj y S2 por el complementado.
Circuito S/H con eliminación de efecto pedestal Ésta es otra configuración parecida a la anterior pero que cuenta con una característica especial (Fig. 10). El condensador se encuentra entre el terminal negativo y la salida de modo que la diferencia de tensión en el condensador es –VOUT Este signo negativo implica que, para conseguir estabilizar el sistema con realimentación negativa, se intercambian los roles habituales de las entradas inversoras y no inversoras del amplificador A. ¿A qué se debe la curiosa realimentación a través del terminal positivo? Imaginemos que se aparece una pequeña excitación, p. e. ruido, en VB durante el periodo de seguimiento. Aceptemos que esta tensión crece. En consecuencia, al estar conectado VB al terminal inversor, VOUT disminuye. Como VOUT es la entrada no inversora del amplificador A, el incremento inicial de VB causa un descenso en la salida de A, que no es sino VB, estabilizando el sistema.
Circuito S/H con eliminación de pedestal
Circuito S/H con paso por tierra en periodo de seguimiento Este circuito cuenta con las siguientes propiedades. Cuando el reloj está ALTO, los conmutadores 51 y 53 se cierran en tanto que 52 se abre. En estas circunstancias, ocurren dos cosas: a) Los nudos B y OUT se cortocircuitan y, como Bes una tierra virtual, VOUT =O durante el intervalo de seguimiento. b) El condensador CH se carga con una diferencia de tensión VIN. Sin embargo, cuando el reloj pasa a BAJO, S1 y S3 se abren y 52 se cierra. En estas circunstancias, la tensión de salida VOUT es la del condensador que se había cargado con una tensión ViN durante el periodo de seguimiento.
Circuito S/H con paso a tierra en periodo de seguimiento.
