Circuito doblador de voltaje por medio de condensadores y diodos
jkDescripción completa
supDescripción completa
Descripción completa
Descripción: diseño de columnas
Descripción: Diseño de Platea de Cimentación
program
Descripción completa
Mecanica de fluidosDescripción completa
Descrição: Todo Sobre Sumador Y Multiplicador En LOGISIM
Descripción completa
program
sinar x
fluidos de perforación (incahuasix-2)Descripción completa
Diseño de un Multiplicador de 2 x 2 bits Posted by franciscoalavez on 13 marzo, 2008 · 5 comentarios
Diseño Digital
Objetivos Diseñar y comprobar el funcionamiento de un Multiplicador de 2 x 2 bits
Material utilizado 2
Compuerta AND
74LS08
1
Compuerta OR EX
4
Leds rojos
4
Resistencias
1k
4
Resistencias
220
1
Protoboards
1
Regulador de Voltaje
1
Dipswitch
74HC86
LM7805
Alambre para Protoboard
Marco teórico
Para observar como puede implantarse un arreglo multiplicador con un circuito combinatorio consideremos al multiplicación de dos números de 2 bits. Los bits del multiplicando son C y D, los bits del multiplicador son A y B, mientras que el producto es X 0 X1, X2 y X3.
El primer producto parcial se forma al multiplicar D por AB. La multiplicación de dos bits D y A produce un 1 si los dos digitos son 1; de otra manera produce un 0.
Esto es identico a una operación AND y puede lograrse con una compuerta AND ; en el diagrama veremos que el primer producto parcial se forma mediante dos compuertas AND.
El segundo producto parcial se forma al multiplicar C por AB y se recorre una posición a la izquierda.
Los dos productos parciales se suman con dos circuitos semisumadores.
Por lo general hay más bits en los productos parciales y será necesario utilizar sumadores completos para producir la suma.
Notese que el bit menos significativo no tiene que recorrer un sumador por que está formado por la salida de la primera compuerta AND.
Desarrollo / Diagrama
Obtención de productos parciales
AB
AB
00
11
« CD
00
CD
11 11 11 1001
Las salidas 1 0 0 1(A, B, C y D) nos indican que existen cuatro salidas, es decir, X 0 X1, X2 y X3.