DISEÑO Y CONSTRUCCION DE UN AMPLIFICADOR MULTI-ETAPA CON TRANSISTORES BJT 6os 6osD =ern =ernan ando do =uen =uente tess *o *oaa 11I0#3 I0#3&& josefernandofrKufpseduco josefernandofrKufps educo
Cuil uill lej lejand andro ;arc: arc:aa rt:2 rt:2 11I0#3 I0#3HH luillalejandrogoKufpseduco
elver drián *am: am:re2 =igueroa 11I0#I3 elveradrianrfKufpseduco Resumen — En este documento se presentan los lineamientos, lineamientos, procedimientos procedimientos y desarrollo desarrollo empleados para el diseño montaje y simulación del amplificador multi-etapa de voltaje volt aje con BJT.
tipos tipos de anális análisis is como como barrid barridoo en -+(-+ -+(-+ s8eep) barrido en + (+ s8eep) III.
AbstracT!is document provides "uidelines, procedures and used for desi"n development and simulation of t!e amplifier BJT mountin" multista"e volta"e.
#.
INTRODUCCIÓN
El dise diseño ño de un ampli amplifi fica cado dorr de volta voltaje je multietapa con la implementación de transistores de unión bipolar bipolar (Bjt) (Bjt) consta consta de parámetros parámetros de ganan ananci ciaa de 10 1000 apro proxima ximada dame ment nte, e, un unaa resistencia de entrada maor o igual 100!", una estabilidad a cambios de temperatura adicionando un resistencia en emisor en las # etapas, de donde la etapas van a ser las siguientes$ la primera %ltima %ltima etapa etapa es una con config figura uració ciónn de colect colector or com% com%nn (seg (segui uido dorr de vo volt ltaj aje) e) las las etap etapas as intermedias (& ') son configuraciones de emisor com%n (inversor de voltaje), manejando además como como err erram amie ient ntaa fund fundam amen enta tall el *+ *+./.+E /e utili2ó además un margen de error de de ± 34 en la salida o señal obtenida por cuestiones de errores de precisión II.
OBJETIVOS
1 +ump +umpli lirr con con los los crit criter erio ioss de dise diseño ño de un amplificador multi5etapa con B67 garanti2ando su trabaj bajo correcto funcionam funcionamient iento, o, compensado compensado para cambios cambios de temperatura & ntegrar a *+- ./.+E como erramienta indispensable en el complemento de diseño, avan2ar al conocimiento de los
6ose lger ?argas ;ara 11I0#LH joseolgervgKufpseduco joseolgervgKu fpseduco
PROCEDIMIENTO PARA LA MPLEMENTACIÓN MPLEMENTACIÓN DEL D EL DISEÑO
A. Primer paso:
El ob obje jeti tivo vo es diseña señarr e imple plement entar un amplificador con las siguientes condiciones 9o caracter:sticas • • • • •
;anancia de voltaje $ v<100 =uentes de alimentación$ >13? @anejo de señal a la entrada$ ?in<01?p ?in<01?p (@edido a 10 A2) *esistencia de entrada maor o igual 100!" Ca resistencia de carga debe ser igual o menor a &00"
B. Segundo paso:
-espuD -espuDss del anális análisis is eco eco la inform informac ación ión consultada se compraron los transistores ue iban a ser usados se midió su respectivo F (beta) como como resul resulta tado do se compra compraron ron los siguie siguiente ntess transistores con su respectivo F cada uno$ 1 +uatro (#) &G&&&& con sus respectivos betas$ 1HI, 1J0, 1HJ 1HI C. Tercer cer paso paso::
.artiendo de los parámetros exigidos los betas de los transistores se reali2aron los cálculos para allar los valores de los elementos faltantes as: poder diseñar el amplificador para simularlo con los valores de resistencias ideales allados con las form formul ulas as de dise diseño ño,, lueg luegoo se ici icier eron on los los respectivos cambios ajustes para llegar a los parámetros nombrados nombrados en el primer primer paso
euivalentes tevenin para luego encontrar la R1 R2 la $
D. Cuarto paso
/e procedió a reali2ar el montaje a probar ue los cálculos reali2ados eran correctos IV.
A.
DISEÑO Y CALCULOS DE AMPLIFICADOR MULTIETAPA
UN
Cálculos para el Amplificador Multietapa
.ara el diseño del amplificador multietapa se reali2aron los siguientes cálculos$ 1.
V BB
Q el
va a estar determinado en la malla
de entrada por la ecuación$
Diseño
El diseño implementado para este amplificador con ganancia de tensión 100M consta de # etapas, la primera la %ltima etapas son de configuración de colector com%n la segunda tercera etapa son de configuración de emisor com%n, además, cada una de estas etapas se polari2an por un divisor de voltaje en la entrada, a ue esta configuración permite ue en el punto de polari2ación (en -+) los valores de +N, ?+EN se mantengan casi inalterables a medida ue el transistor este trabajando B.
RB ≤ 0.1 β R E=0.1 ( 186 ) ( 100 )=1.86 KΩ
−V BB + RB I B + V BE+ R E I E + V EE =0 V BB = R B I B + V BE + R E I E + V EE
+onsiderando
ue
I E ≅ I CQ
I B= I CQ / β
además
ue
RB ≤ 0.1 β R E ,
entonces la ecuación se convierte en$
V BB =V BE +1.1 βR E I CQ + V EE V BB =0.7 +1.1 ( 186 ) (180 mA )+ (−15 ) V BB =5.5 V
Cálculos Cuarta (ultima etapa:
El diseño se inicio con la %ltima etapa asumiendo una resistencia de carga de &00O, una resistencia en emisor de 100O con un F<1HI iniciamos el diseño de un emisor com%n
V BB
El
se determina por tevenin ueda de
la siguiente manera$
'
R AC = R L = R E ∥ R L =66.67 Ω
V TH =V BB=
2 V CC R 2
R1+ R 2
R DC = R E=100 Ω V BB−V EE
Rango deexcursion I CQ = (¿) R AC + R DC
I CQ =
30 166.67
=180 mA
Pna ve2 determinada la corriente
I CQ
la
resistencia en el emisor la de carga, se procede a diseñar la entrada, entonces, se allan los
RTH
R2
R 1+ R 2
2 V CC
Q la
=
+V EE (1)
( A )
se determina de la siguiente manera$
R1 R 2 RTH = R B = (2 ) R1 + R2 R B R1
=
R2
R 1+ R 2
(B )
A !o =
gualando () (B) se tiene ue$
( β + 1 ) R E = 0.998 r +( β + 1 ) R E 4
V BB−V EE R B 2 V CC
R1=
=
R1
2 V CC R B
V BB −V EE
Ca impedancia de salida está expresada por la siguiente expresión$
=2.72 KΩ
≅
2.7 KΩ
(C )
" o =
1
=9.13 Ω
1 + β + RB + r R E 1
4
Q para
R2
se tiene ue de la ecuación (B)
(+) se despejan expresión$
R2=
se obtiene la siguiente
2 V CC R B
−V BB+ V EE
2 V CC
=5.9 KΩ
.ara la impedancia de entrada, se emplea la siguiente expresión$ " i=
1 1
RB •
+
1
r 4 + ( β + 1 ) R E
nálisis en -+$
/e reali2a el análisis en -+ para calcular los valores reales para el posterior análisis en +
V BB =5.58 V
" i=1.69 KΩ ≅ 1.72 KΩ !. Cálculos tercera etapa:
A! =−12 V
RB =1852 Ω
R L=1.72 K #
I CQreal =179.92 mA
RC =500 #
r 4 =25.85 Ω
β =190 '
R L= R L /¿ RC =387.4 # •
nálisis en +
.ara este tipo de configuración la ganancia de voltaje está dada por la expresión$
( β + 1) R L' A ! = =0.997 ' r +( β + 1) R L 4
Q para la ganancia neta de la etapa se tiene$
R E 1=
−( R L /¿ R C ) A V
=32.28 #
R
(¿ ¿ C /¿ R L )= 424.8 # R AC = R E +¿ 1
R DC = R E 1+ R E 2 + RC
≅
33 #
I CQ =
Rango de excursion R AC
I CQ =
12 424.8
=28.25 mA
.ara calcular la R E 2 se tiene ue de la ecuación (R) se despeja se obtiene$
R E 2=
2 V CC
I CQ
− R AC − R E − RC 1
R E 2=94.16 Ω ≅ 94.3 Ω Q se calculan los demás datos$ R E= R E 1 + R E 2=127.3 Ω
− β R L' A ! = =−11.5 r + ( β + 1 ) R E 3
1
Q para la ganancia neta de la etapa se tiene$ − β RC A !o = =−14.97 r 3+ ( β + 1 ) R E 1 Ca impedancia de salida está expresada por la siguiente expresión$ " o = RC =500 Ω .ara la impedancia de entrada, se emplea la siguiente expresión$
" i=
1 1
RB
+
1
r 3 + ( β + 1 ) R E 1
RB ≤ 0.1 β R E RB =0.1 ( 186 ) (127.3 )=2418.7 KΩ V BB =−10.34 V
". Cálculos segunda etapa:
R1=15.57 KΩ ≅ 15.56 KΩ
.ara esta segunda etapa se tiene el mismo análisis reali2ado en la tercera etapa, en donde se obtienen los siguientes valores calculados$
R2=2.86 KΩ •
" i= 2.199 KΩ ≅ 2.2 KΩ
A! =−13.5 V
R L=2. 2 K #
nálisis en -+
V BB =−10.34 V
RC =2. 2 K #
RB =2416 Ω I CQreal = 28.15 mA
β =189 '
R L= R L /¿ RC =1.1 K #
r 3 =168.75 Ω R E 1= •
nálisis en +
.ara este tipo de configuración la ganancia de voltaje está dada por la expresión$
−( R L /¿ R C ) A V
=81.48 #
R (¿ ¿ C /¿ R L )=1182 # R AC = R E 1 +¿
≅
82 #
R DC = R E 1+ R E 2 + RC
− β R L' A ! = =−11.3 r + ( β + 1 ) R E 2
R E 2=
2 V CC
I CQ
− R AC − R E − RC 1
1
Q para la ganancia neta de la etapa se tiene$ − β RC A !o = =−22.62 r 2+ ( β + 1 ) R E 1
R E 2=14.266 KΩ ≅ 14.3 K Ω
I CQ =
Rango de excursion R AC
I CQ =
2 1182
=1.69 mA
Q se calculan los demás datos$ R E= R E 1 + R E 2=14382 Ω
Ca impedancia de salida está expresada por la siguiente expresión$ " o = RC =2.2 KΩ .ara la impedancia de entrada, se emplea la siguiente expresión$
" i=
1 1
RB
+
1
r 2 + ( β + 1 ) R E 1
RB ≤ 0.1 β R E " i=17.22 KΩ ≅ 17.2 KΩ
RB =0.1 ( 189 ) ( 14382 )=271819.8 Ω V BB =12.47 V R1=296.85 KΩ ≅ 297 KΩ R2=3.22 $Ω •
nálisis en -+
V BB =12.47 V RB =271.92 KΩ
•
". Cálculos primera etapa:
.ara terminar, la primera etapa se selecciona una configuración de colector com%n debido a su alta impedancia a la entrada, los valores obtenidos en los cálculos fueron los siguientes$
R L=17.2 KΩ RC =17.2 KΩ β =186
I CQreal =1.68 mA
R AC = R L = R E ∥ R L =8.6 KΩ
r 2 =2805. 8 5 Ω
R DC = R E=17.2 KΩ
nálisis en +
I CQ =
.ara este tipo de configuración la ganancia de voltaje está dada por la expresión$
'
Rango de excursi%n (¿) R AC + R DC
I CQ =
30 25800
=1.163 mA
" o =
1 1 + β + RB + r R E 1
=1.57 KΩ
1
Q se calculan los demás datos$ RB ≤ 0.1 β R E
RB =0.1 ( 186 ) (17200 )=319.92 KΩ
.ara la impedancia de entrada, se emplea la siguiente expresión$
V BB =7.7 V
" i=
R2=1.31 $ Ω ≅ 1.3 $Ω nálisis en -+
V BB =7.64 V RB =319.15 KΩ
•
V. •
•
( β + 1 ) R L' A ! = = 0.997 ' r +( β + 1 ) R L 1
•
Q para la ganancia neta de la etapa se tiene$
A !o =
( β + 1) R E =0.998 r +( β + 1) R E 1
Ca impedancia de salida está expresada por la siguiente expresión$
1
r 1 + ( β + 1 ) R E
=inalmente el diseño del circuito se puede ver en la gráfica 1, los valores de potencia disipada de voltajes en todos los elementos se puede observar en la gráfica &
nálisis en +
.ara este tipo de configuración la ganancia de voltaje está dada por la expresión$
+
" i= 290.4 KΩ
I CQreal =1.154 mA r 1= 4028.66 Ω
1
RB
R1= 422.8 &Ω ≅ 423 &Ω
•
1
•
CONCLUSIONES
Cos criterios de diseño para generar estabilidad en el amplificador fueron de gran importancia pues nos permitieron cumplir con los parámetros de ganancia de voltaje, teniendo una configuración con un buen rango de excursión simDtrica +omprobamos ue cuando los criterios no son tenidos en cuenta se crean configuraciones ue se ven mu afectadas por peueños cambios en las corrientes, creando configuraciones ue pueden pasar fácilmente a estados de corte o saturación al no poseer un rango adecuado de excursión -ebido a ue el valor de las resistencias se encuentran normali2adas, el diseño propuesto inicialmente debió ser modificado para adaptarse a los valores comerciales de las mismas, teniendo as: una peueña modificación del c ?ce previstos l igual ue las resistencias, luego de aber diseñado simulado el circuito, se observó en r+ad ue en la cuarta etapa, el transistor deb:a disipar aproximadamente & Satts, lo cual para solucionar este inconveniente, se optó por cambiar el transistor &G&&&& por un transistor 7.#1 a fin de disipar la potencia reuerida por la etapa
•
•
VI.
El tipo de configuración de divisor de voltaje polari2ación ace ue la estabilidad del punto N es muco mejor, es decir a medida ue el transistor este trabajando, los valores de +N, ?+EN se mantendrán casi inalterables Es por esta ra2ón ue este tipo de polari2ación la utili2amos a la ora diseñar nuestro amplificador de voltaje /e logró el desarrollo satisfactorio del diseño del amplificador multietapa en r+- como erramienta para la confirmación verificación de los datos obtenidos de forma matemática, cumpliendo a cabalidad los reuisitos establecidos para el diseño BIBLIOGRAFIA
•
+ 6 /avant 6rM @artin / *oden M ;ordon C +arpenter, -/ET ECE+7*UG+, ddison5Sesle beroamericana, 1JJ&
•
Bolestad, *obert C nálisis ntroductorio de +ircuitos, Editorial .rentice all(Hva Edición)
•
amble, llan * Electrónica /egunda Edición
