Digitalna elektronika-Stanko Paunović

Stanko

Pauraović

D ig italn a e lektro n ik a I brojevni sustavi i kodovi, logički sklopovi, sku pine integriranih digitalnih sklopova, m ultivibratori

Stanko Paunović

DIGITALNA ELEKTRONIKA 1. svezak brojevni sustavi i kodovi, logički sklopovi, skupine integriranih digitalnih sklopova, multivibratori 2. izdanje

Školska knjiga ° Zagreb, 1999.

PREDGOVOR

D igitalna elektronika zauzim a posebno m jesto u brzom razvoju elektronike. N jezina prim jena u svim područjim a tehnike svakim je danom sve veća. Stoga je područje digital ne elektronike uvršteno u nastavne planove i program e srednjeg obrazovanja za sva zani m anja u elektronici, bilo kao zaseban pred m et (digitalna elektronika) ili u kom binaciji s ostalim sadržajim a (elektronički sklopovi, analogni i digitalni sklopovi). N a tem elju dosa dašnjeg razvoja i prim jene digitalne elektronike m ože se pouzdano tvrditi da će p o treb e za obrazovanjem iz područja digitalne elektronike, bez obzira na m oguće p rom jene i sa držaje srednjeg obrazovanja, biti sve veće. O pseg proučavanja gradiva iz područja digitalne elektronike u najnovijim obrazovnim program im a ovisi o nam jeni program a. Osim obveznog dijela zastupljenog u p redm etim a D IG IT A L N A E L E K T R O N IK A i E L E K T R O N IČ K I SK LO PO V I, gradivo ovog područja o b rađuje se u proširenom opsegu u predm etim a izbornih sadržaja (D IG IT A L N A E L E K T R O N IK A i A N A L O G N I I D IG IT A L N I SK LO PO V I). Ovim udžbenikom obuhvaćeno je gradivo koje će om ogućiti njegovu prim jenu u svim spom enutim predm etim a. Z bog opsega građe udžbenik je podijeljen u dva m eđusobno odvojena dijela. U prvom dijelu obrađeni su brojevni sustavi i kodovi, logički sklopovi i logička algebra, skupine in tegriranih sklopova, prijenos digitalnih signala linijam a i m ultivibratori u digitalnoj elek tronici. U drugom dijelu obrađeni su registri i brojila, složeni kom binacijski sklopovi (sklopovi za kodiranje i dekodiranje, sklopovi za selektiranje, distribuciju i k ontrolu prije nosa p o d atak a), m em orije, te sklopovi za digitalno-analognu i analogno-đigitalnu pretv o r bu. O bjašnjenja građe, rada, svojstava i prim jena sklopova u potpunjena su brojnim prim jerim a integriranih izvedaba. N a kraju svakog poglavlja su pitanja i zadaci za ponavljanje s rješenjim a na kraju udžbenika. Poseban priručnik sadrži zadatke za praktičan rad u la boratoriju, zadatke za učenje i podatke o integriranim sklopovim a nužne za laboratorijski rad i rješavanje zadataka. Osim učenicim a srednjih škola, udžbenik m ože poslužiti i stručnjacim a sa srednjim obrazovanjem koji su prije završili školovanje, a kojim a je praksa nam etnula p o treb u za obnavljanjem i proširivanjem stečenih znanja iz digitalne elektronike. Pom oć u radu na udžbeniku, omogućivši u porabu kataloga proizvođača digitalnih kom p o n en ata i druge stručne literature, pružili su mi gospodin Ivan Pečnik i tvrtka SEM P E C A G E lektronische Produkte (R egensdorf), K rešim ir Tukša, dipl. ing. i tvrtka M IBAT R O N E lectronics G M B H (M iinchen, zastupstvo Z agreb), tvrtka E lbatex (W ien, Filiala L jubljana) i Tehnička škola R uđera Boškovića (Z agreb). Pri radu na konačnom oblikovanju teksta udžbenika i otklanjanju pogrešaka pom ogli su mi recenzenti G rgur G udelj, prof., Z vonko N em eš, dipl. ing. i mr. A leksandar Szabo, dipl. ing. Svojim sugestijam a pom ogli su da objašnjenja i stručni jezik udžbenika budu ja sniji i pristupačniji korisniku. Svima koji su mi pom ogli u radu na udžbeniku ovim putem najtoplije zahvaljujem . U Z agrebu, siječnja 1995.

A u to r

SADRŽAJ

1.

B R O J E V N I S U S T A V I I K O D O V I ...........................................................................

11

1.1.

B R O JE V N I SU ST A V I.......................................................................................................... Decimalni brojevni sustav......................................................................................................... Binarni brojevni sustav.............................................................................................................. Binarni signali............................................................................................................................ Pretvorba brojeva između binarnog i decimalnog sustava.................................................. Oktalni brojevni sustav.............................................................................................................. Pretvorba brojeva između oktalnog i drugih brojevnili sustava......................................... Heksadecimalni brojevni sustav............................................................................................... Pretvorba brojeva između heksadecimalnog i drugih brojevnih sustava............................ Prikaz relativnih brojeva........................................................................................................... Pregled ključnih pojmova......................................................................................................... Pitanja i zadaci za ponavljanje.................................................................................................

12 12 13 15 15 17 18 19 20 21 23 26

1.2.

K O D O V I................................................................................................................................... BCD kod..................................................................................................................................... Excess-3 k o d .............................................................................................................................. Aikenov kod............................................................................................................................... Grayev k o d ................................................................................................................................. Alfanumerički kodovi................................................................................................................ Kodovi za otkrivanje pogrešaka.............................................................................................. Kodovi za ispravljanje pogrešaka............................................................................................ Pregled ključnih pojmova......................................................................................................... Pitanja i zadaci za ponavljanje.................................................................................................

27 27 28 29 30 31 33 34 36 38

2.

L O G I Č K I S K L O P O V I .....................................................................................................

39

2.1.

O SN O V N I L O G IČ K I S K L O P O V I.................................................................................. Logički sklop 1........................................................................................................................... Logički sklop IL I........................................................................................................................ Logički sklop N E ...................................................................................................................... Logički sklop N I........................................................................................................................ Logički sklop N IL I.................................................................................................................... Integrirani logički sklopovi...................................................................................................... Međusobno povezivanje osnov.iih logičkih sklopova........................................................... Pregled ključnih pojmova......................................................................................................... Pitanja i zadaci za ponavljanje.................................................................................................

40 40 42 44 45 47 49 51 53 55

2.2.

L O G IČ K A A L G E B R A ........................................................................................................ Temeljna pravila logičke algebre............................................................................................. Zakoni logičke algebre............................... .............................................................................. De Morganovi teoremi.............................................................................................................. Dvojnost logičkih operacija............................................................................ ......................... Univerzalnost logičkih sklopova NI i N IL I............................................... ............................ Pregled ključnih pojmova......................................................................................................... Pitanja i zadaci za ponavljanje.................................................................................................

57 57 58 61 62 66 69 70

7

S L O Ž E N I L O G IČ K I S K L O P O V I................................................................ M interm .................................................................................................................... M aksterm .................................................................................................................. Isključivo ILI i isključivo N IL I............................................................................. Pregled ključnih pojmova...................................................................................... Pitanja i zadaci za ponavljanje..............................................................................

71 71 74 77 79 81

S K U P I N E I N T E G R I R A N I H D I G I T A L N I H S K L O P O V A ......

83

K A R A K T E R IST IČ N E V E L IČ IN E IN T E G R IR A N IH D IG IT A L N IH SK LO PO V A ............................................................................. Napon i struja napajanja sklopova....................................................................... Ulazni i izlazni naponi........................................................................................... Ulazne i izlazne struje............................................................................................ Faktor razgranjivanja.............................................................................................. Imunost na sm etnje................................................................................................ Brzina ra d a ............................................................................................................... Pregled ključnih pojmova...................................................................................... Pitanja i zadaci za ponavljanje.............................................................................. SK U PIN E IN T E G R IR A N IH D IG IT A L N IH SKLOPOVA S B IP O L A R N IM T R A N Z IS T O R IM A ........................................................ Temeljni sklop skupine T T L ................................................................................. Karakteristične veličine digitalnih sklopova skupine TTL................................ Sklopovi s otvorenim kolektorom........................................................................ Logički sklopovi sa Schmittovim okidnim sklopom........................................... Digitalni sklopovi s tri stanja................................................................................ Podskupine T T L ...................................................................................................... Skupina EC L............................................................................................................ Pregled ključnih pojm ova...................................................................................... Pitanja i zadaci za ponavljanje..............................................................................

84 S4 85 86

87 87

88 91 93 94 94 97 103 107 108 111

115 117 119

SK U PIN E IN T E G R IR A N IH D IG IT A L N IH SKLOPOVA S U N IP O L A R N IM T R A N Z IS T O R IM A ................................................... Skupine M OS........................................................................................................... Temeljni sklop skupine CM OS............................................................................. Karakteristične veličine sklopova skupine CM O S............................................. Podskupine CMOS.................................................................................................. Ostali sklopovi u skupini CMOS.......................................................................... BiCMOS skupina.................................................................................................... Pregled ključnih pojmova..................................................................................... Pitanja i zadaci za ponavljanje..............................................................................

121 121 124 126 130 131 134 137 13S

M E Đ U SO B N O SPAJANJE SKLOPOVA R A Z L IČ IT IH SK U PIN A Međusobno spajanje sklopova skupina TTL i CM O S...................................... Spajanje sklopova skupina TTL i CMOS sa sklopovima skupine E C L .......... Međusobno spajanje sklopova različitih podskupina CMOS........................... Međusobno povezivanje digitalnih sklopova s ostalim sklopovima................. Pregled ključnih pojmova..................................................................................... Pitanja i zadaci za ponavljanje..............................................................................

139 139 145 146 146 149 150

P R IJE N O S D IG IT A L N IH SIG N A L A L IN IJA M A ............................... Svojstva linija........................................................................................................... Prijenos digitalnih signala linijama...................................................................... Pregled ključnih pojmova...................................................................................... Pitanja i zadaci za ponavljanje..............................................................................

151 151 154 161 162

P R O N A L A Ž E N JE KVAROVA D IG IT A L N IH SK LO PO V A ............ Uzroci i vrste kvarova digitalnih sklopova.......................................................... Postupci za otklanjanje kvarova digitalnih sklopova.........................................

163 163 165

Pregled ključnih pojmova.............................................................................................................. 169 Pitanja i zadaci za ponavljanje...................................................................................................... 170 4.

M U L T IV I B R A T O R I U D IG IT A L N O J E L E K T R O N I C I ............................ .....171

4.1.

B ISTA BILN I M U L T IV IB R A T O R I................................................................................. .....172 SR-bistabil................................................................................................................................... ..... 172 Upravljani SR-bistabil.................................................................................................................... 174 D-bistabil.................................................................................................................................... .....176 Bridom upravljani bistabili............................................................................................................177 JK-bistabil................................................................................................................................... .....ISO Dvostruki bistabil...................................................................................................................... .....1S1 Bistabil s asinkronim ulazima.......................................................................................................182 Integrirani bistabili.................................................................................................................... .....184 Pregled ključnih pojmova..............................................................................................................189 Pitanja i zadaci za ponavljanje......................................................................................................196

4.2.

M O N O STA B ILN I M U L T IV IB R A T O R I............................................................................ 198 Osnovna svojstva monostabila......................................................................................................198 Integrirani monostabili iz skupine T T L ................................................................................. .....199 Integrirani monostabili iz skupine CMOS............................................................................. .....206 Pregled ključnih pojmova..............................................................................................................20S Pitanja i zadaci za ponavljanje......................................................................................................209

4.3.

A STA BILN I M U L T IV IB R A T O R I....................................................................................... 210 Generiranje impulsa s pomoću logičkih sklopova......................................................................210 Primjena integriranih monostabila za generiranje impulsa................................................. .....212 Integrirani astabili..................................................................................................................... .....214 Pregled ključnih pom ova...............................................................................................................215 Pitanja i zadaci za ponavljanje......................................................................................................216

4.4.

V R E M E N S K I S K L O P .............................................................................................................. 217 Izvedbe i svojstva vremenskih sklopova................................................................................. .....217 Izvedba monostabila s pomoću vremenskog sklopa 555 ..........................................................219 Izvedba astabila s pomoću vremenskog sklopa 555...................................................................220 Pitanja i zadaci za ponavljanje......................................................................................................222

R JE Š E N JA ZA DA TA KA Z A P O N A V L JA N JE ..................................................................... .... 223 1.1. 1.2. 2.1.

B rojevni su s ta v i...........................................................................................................................224 K o d o v i....................................................................................................................................... .... 224 O snovni logički sklopovi...................................................................................................... .... 224

2.2. 2.3.

L ogička a lg e b ra ....................................................................................................................... ....226 Složeni logički sklopovi.............................................................................................................228

3.1. 3.2.

K arakteristične veličine integriranih digitalnih sk lo p o v a.......................................... .... 231 Skupine integriranih digitalnih sklopova s bipolarnim tra n z isto rim a ................... ....231

3.3.

Skupine integriranih digitalnih sklopova s unipolarnim tran z isto rim a ..................... 232

3.4. 4.1.

M eđusobno spajanje sklopova različitih s k u p in a ........................................................ .... 232 B istabilni m u ltiv ib ra to r.............................................................................................................233

4.2.

M onostabilni m u ltiv ib ra to r..................................................................................................... 234

4.3. 4.4.

A stabilni m u ltiv ib ra to r......................................................................................................... .... 234 V rem enski s k lo p ......................................................................................................................... 234

L IT E R A T U R A ....................................................................................................................................... 235 K A Z A L O ................................................................................................................................................. 237

9

1. BROJEVNI SUSTAVI I KODOVI

1.1. Brojevni sustavi 1.2. Kodovi

Iskustvo je pokazalo da se jednostavni i vrlo pouzdani sklopovi mogu načiniti ko rištenjem dvaju potpuno različitih stanja, odnosno ako sklopovi rade samo s dva međusobno razdvojena područja napona. Stoga naponi na ulazu i izlazu digitalnih sklopova mogu poprimiti vrijednosti unutar dvaju međusobno razdvojenih podru čja, područja niske razine L (od engl. low = nisko) i područja visoke razine H (engl. high = visoko). Uobičajeno je vrijednostima napona iz područja niske razi ne pridati značenje 0, a vrijednostima napona iz područja visoke razine značenje 1 (slika 1.1). Vrijednosti napona između područja niske i visoke razine sklop ne smije poprimiti.

77777777777777777777777777777777777777 / područje visoke razine H (1) L

liiiniiiininiiiiniiiiiiiiiiiiiiiiil, zabranjeno područje

77777777777777777777777777777777777/^ / područje niske razine L(0) ! / /

IjmumliLUMJMm dmiJMjJJJL Slika 1.1. Moguće razine signala na ulazima i izlazima digitalnih sklopova

To znači da se električne veličine u digitalnim sklopovima i uređajima mogu prikazati s pomoću znamenaka binarnog brojevnog sustava. Otuda i naziv digital na elektronika, od riječi digit (engl. znamenka). Od te riječi je u engleskom jeziku izvedena riječ digital koja znači numerički, brojčani. Zbog toga je za razumijeva nje rada digitalnih sklopova i uređaja potrebno poznavanje brojevnih sustava i ko dova na kojima se temelji prikaz digitalnih podataka.

BROJEVNI SUSTAVI I KODOVI

1.1. BROJEVNI SUSTAVI Decimalni brojevni sustav Binarni brojevni sustav Binarni signali Pretvorba brojeva između binarnog i decimalnog sustava Oktalni brojevni sustav Pretvorba brojeva između oktalnog i drugih brojevnih sustava Heksadecimalni brojevni sustav Pretvorba brojeva između lieksađecimalnog i drugih brojevnih sustava Prikaz relativnih brojeva Pregled ključnih pojmova Pitanja i zadaci za ponavljanje Decimalni brojevni sustav u svakodnevnoj se uporabi najviše koristi. Razma tranje o decimalnom brojevnom sustavu treba olakšati pristup brojevnim sustavi ma koji se koriste u digitalnoj elektronici. Osim binarnog, to su oktalni i heksade cimalni.

DECIMALNI BROJEVNI SUSTAV U decimalnom brojevnom sustavu ima deset znamenaka: 0, 1, 2, 3, 4, 5, 6, 7, 8 i 9, što znači da se svi brojevi od nula do devet mogu prikazati s jednom znamenkom. To su jednoznamenkasti brojevi. Najveći broj koji se može napisati s jednom zna menkom je devet. Za broj deset nema znamenke pa se taj broj piše kombinacijom dviju znamenaka 10. S pomoću dviju znamenaka mogu se napisati svi brojevi od deset do devedeset devet. To su dvoznamenkasti brojevi. Za veće brojeve potre bne su tri znamenake ili više. Općenito se može reći da najveći broj koji se može napisati s n znamenaka iznosi 10n- 1. Položaj znamenke u bilo kojem broju naziva se brojno mjesto. Svako brojno mjesto ima svoju vrijednost, odnosno težinu. Teži ne brojnih mjesta u decimalnom brojevnom sustavu mogu se prikazati kao poten cije broja deset (broj znamenaka u sustavu). Zato se kaže da je deset osnovica ili baza decimalnog brojevnog sustava. Najniže cjelobrojno mjesto ima težinu 10° = 1. Težine viših brojevnih mjesta iznose 101= 10, IO2 = 100, IO3 = 1 000 itd. Težine mjesta desno od decimalnog zareza iznose 10”1, 10”", IO”3 itd.

Digitalna elektronika I,

P rim jer

IO2 = 100 101 =

10

10° =

1

10_I =

0,1

10“2 =

0,01

težine mjesta

324,21 = 3 x IO2 + 2 x IO1+ 4 x 10" + 2 x IO”1+ 1 x IO"2 --------- znamenka najnižeg mjesta (najmanje težine, engl. least significant digit, skraćeno LSD) --------- decimalna točka, zarez (engl. decimal point) --------- znamenka najvišeg mjesta (najveće težine, engl. most significant digit, skraćeno MSD) U decimalnom brojevnom sustavu brojevi se prikazuju nizom znamenki koje označavaju koeficijente kojima se množi osnovica sustava dignuta na potenciju pripadnog brojnog mjesta. Pri pisanju brojeva pišu se samo koeficijenti, a težine mjesta određuju se prema položaju koeficijenata. Opći prikaz broja u decimalnom brojevnom sustavu: X = d„ x 10" +

x 10"_1 + ... + d2x 102+ clxx 101+ d0x 10° +

x 10_1+

+ d_2x 10 (Koeficijenti d su znamenke decimalnog brojevnog sustava.)

BINARNI BROJEVNI SUSTAV Binarni brojevni sustav ima samo dvije znamenke: 0 i 1. Zbog toga je već za pisa nje broja dva potrebno koristiti se kombinacijom dviju binarnih znamenaka. Stoga se broj dva u binarnom sustavu piše 10. Najveći dvoznamenkasti broj u binarnom brojevnom sustavu je 11, što odgovara decimalnom broju tri. Najveći broj koji se uopće može napisati s n znamenaka iznosi 2n- 1. Osnovica binarnog brojevnog sustava je dva. Prema tome, težine cjelobrojnih mjesta u binarnom brojevnom sustavu su 2° = 1, 2! = 2, 22 = 4, 23 = 8 itd. Brojna mjesta desno od binarnog zareza imaju težine 2 '1, 2“2, 2 '3 itd. Za znamenke binar nog brojevnog sustava (binarne znamenke) vrlo često se koristi naziv bit (skraće no od engl. binary digit). Opći prikaz broja u binarnom brojevnom sustavu: X = bnx 2n + ćv, x 2"'1+ ... + b xx 21+ b0x 2° + žf1x 2 '1+ ... + fr-(m-i)x 2 '

Dakle, i u binarnom brojevnom sustavu brojevi se prikazuju nizom znamenaka koje označavaju koeficijente kojima se množi osnovica sustava dignuta na potenci ju koja odgovara brojnom mjestu. Pri pisanju brojeva pišu se samo koeficijenti, a težine mjesta određuju se prema položaju koeficijenata. Primjer

23

=

8

22 = 4

21

=

2

2°

=

1

težine mjesta

2”1 = 0,5 2“2 = 0,25 1011,61 = 1 x 23 + 0 x 22 + 1 x 21+ 1 x 2° + 0 x 2 '1+ 1 x 2 '2 znamenka najnižeg mjesta (najmanje težine, engl. LSB, least significant bit) binarna točka, zarez (engl. binary point) znamenka najvišeg mjesta (najveće težine, engl. MSB, most significant bit)

Tablica 1.1. Prikaz binarnih brojeva od nula do petnaest Decimalni broj

Binarni broj

Decimalni broj

0

0

1000

8

1

1

1001

9

10

2

1010

10

11

3

1011

11

100

4

1100

12

101

5

1101

13

110

6

1110

14

111

7

1111

15

Binarni broj

Digitalna elektronika I.

BINARNI SIGNALI Budući da se signali u digitalnoj elektronici označuju kombinacijama binarnih znamenaka, nazivaju se binarni signali. Binarni signali mogu biti paralelni i serij ski (Slika 1.2.). _ _ rn _ o jT fT ]_ B1

0

B ,_ r n _ T,

T,

s. _ n _ Slika 1.2. Binarni signali: a) paralelni, b) serijski

PRETVORBA BROJEVA IZMEĐU BINARNOG I DECIMALNOG SUSTAVA Broj iz binarnog brojevnog sustava pretvara se u odgovarajući broj decimalnog sustava tako da se svaka znamenka binarnog broja pomnoži sa svojom težinom mjesta i tako dobiveni iznosi zbroje. Primjer Pretvorba binarnog broja 1011011 u decimalni. 10110112 = 1 x 26 + 0 x 25 + 1 x 24 + 1 x 23 + 0 x 22 + 1 x 21+ 1 x 2° = l x 64+ 1 x 1 6 + 1 x 8 + 1 x 2 + 1 x 1 = 9110 (Indeksi uz brojeve pokazuju u kojem brojevnom sustavu je napisan broj.) Jedan od načina da se decimalni broj pretvori u binarni je da se decimalni broj rastavi na faktore koji su potencije broja dva. Postupak se provodi tako da se prvo nađe najviša potencija broja dva koja se nalazi u decimalnom broju. Zatim se traži koja sljedeća niža potencija broja dva ide u ostatak sve dok se ne dođe do najniže potencije bez ostatka.


Prim jer

Pretvorba decimalnog broja 46 u binarni. 46I0 = 3 2 + 8 + 4 + 2 = l x 2 5 + Ox 2 4+ l x 2 ' , + l x 2 2+ l x 2 l + O x 2 u = 101110, 46 - 3 2 ----------------14 16 ne postoji -------14

-8

6 6

----- --------------------------------

- 4 -----------------------------------------------2 2 - 2 ------------------------------------ t---------------------------

_ (T 1 ne postoji --------------------------------------------------Drugi način pretvorbe decimalnog broja u binarni provodi se uzastopnim dije ljenjem decimalnog broja s 2. Ako se kod dijeljenja dobije ostatak, znamenka bi narnog broja je 1, a ako ostatka nema, znamenka je 0. Prvo dijeljenje daje zna menku najnižeg brojnog mjesta.

Primjer

___________________________________________________________

Pretvorba decimalnog broja 57 u binarni. 57 : 2 = 28 + ostatak 1 --------------------28 : 2 = 14 + ostatak 0 -------------------14 : 2 = 7 + ostatak 0 -----------------7 : 2 = 3 + ostatak 1 ----------------3 : 2 = 1 + ostatak 1 --------------1 : 2 = 0 + ostatak 1 --------------i 5710 = lllOOla Razlomljeni broj u decimalnom brojevnom sustavu pretvara se u binarni meto dom uzastopnog množenja decimalnog broja brojem dva (osnovica binarnog bro jevnog sustava). Ako je rezultat množenja veći od jedan, znamenka binarnog broja je 1, a ako je rezultat množenja manji od jedan, binarna znamenka je 0. Kad je re zultat množenja veći od jedan, mora se prije sljedećeg množenja umanjiti za jedan.


Prim jer

Pretvorba razlomljenog decimalnog broja 0,6285 u binarni. 0,687510= 0,10112 0,6875 x 2 = 1,375 = 0,375 + 1 -------------------------------i 0,375x2 =0,75 =0,75 + 0 -------------------------------0,75 x 2

=1,5

=0,5

+ 1 ----------------------------------

0,5 x 2

=1

=0,0

+ 1 -----------------------------------

OKTALNI BROJEVNI SUSTAV Oktalni brojevni sustav ima osam znamenaka: 0, 1, 2, 3, 4, 5, 6 i 7. Osnovica oktalnog brojevnog sustava je osam pa su težine cjelobrojnih mjesta 8°= 1, 8*= 8, 82= 64, 83= 512 itd. Mjesta desno od zareza imaju težine 8”1, 8~2 itd. Najveći broj koji se može napisati s n znamenki je 8n- l . Opći prikaz broja u oktalnom brojevnom sustavu: X = o„x 8n + o„_i x 8"'1+... + o2x 82 + oxx 81+ o0x 8° + o_,x8_1 + o_2x 8'2+

—+ °-(m-i)X 8 (m15+ °-mx 8 m (Koeficijenti o su znamenke oktalnog brojevnog sustava.)

Primjer 8

=64

8'

=

8

8U = 1

težine mjesta

8_1 = 0,125 8"2 = 0,015625 237,51 = 2 x 82+ 3 x 81+ 7 x 8° + 5 x 8~‘ + 1 x 8“2 ------- znamenka najnižeg mjesta (najmanje težine, engl. LSD, least significant bit) ------- oktalni zarez, točka (engl. octal point) ------- znamenka najvišeg mjesta (najveće težine, engl. MSD, most significant digit)


PRETVORBA BROJEVA IZMEĐU OKTALNOG I DRUGIH BROJEVNIH SUSTAVA Pretvorba brojeva oktalnog sustava u odgovarajući decimalni broj provodi se istim postupkom kao i binarnog u decimalni. Razlika je samo u težinama brojnih mjes ta. Svaka znamenka oktalnog sustava množi se svojom težinom i dobiveni iznosi se zbroje. Primjer________________________________________________________________ Pretvorba oktalnog broja 237,51 u decimalni. 237,51g = 2 x 82+ 3 x 81+ 7 x 8° + 5 x 8_1 + 1 x 8“2 = 2 x 6 4 + 3 x 8 + 7 x l + 5 x 0,125 + 1 x 0,015625 = 159,64062510 Pretvorba decimalnog broja u odgovarajući oktalni može se provesti istim pos tupcima kao i kod pretvorbe u binarni broj. Ako je to metoda uzastopnog dijelje nja decimalnog broja osnovicom oktalnog sustava, dobiveni ostaci dijeljenja ozna čavaju znamenke oktalnog. Prim jer

Pretvorba decimalnog broja 267 u oktalni. 267 : 8 = 33 + ostatak 3 ---------------33 : 8 = 4 + ostatak 1 -------------4:8=

0 + ostatak 4 -------------

1

267,0 = 413s Broj u oktalnom brojevnom sustavu pretvara se u broj binarnog sustava tako da se svaka oktalna znamenka nadomjesti odgovarajućim trobitnim binarnim brojem. Tablica 1.2. Znamenke oktalnog sustava i njihovi binarni ekvivalenti

.....

Oktalna znamenka

........ 0

1

Binarni ekvivalent

000

001

Primjer Pretvorba oktalnog broja 472 u binarni 472„ = 100111010, 1‘ ôio'-111 o 0 1 t-H


2

3.

4

5

6

7

011

100

101

110

111

Broj iz binarnog brojevnog sustava pretvara se u oktalni tako da se binarni broj razdijeli u skupine od tri binarne znamenke počevši od najnižeg brojnog mjesta. Svaka skupina binarnih znamenki predočava se ekvivalentnom oktalnom znamenkom. Dobivene oktalne znamenke daju oktalni broj. Primjer________________________________________________________________ Pretvorba binarnog broja 1011101010 u oktalni. 10111010102 = 001 011 10 1 010 = 1352s 1 3

5

2

HEKSADECIMALNI BROJEVNI SUSTAV Osnovica heksadecimalnog brojevnog sustava je 16, odnosno sustav ima 16 zna menaka. Za znamenke od nula do devet koriste se znamenke decimalnog brojev nog sustava. Kako za znamenke deset do petnaest ne postoje simboli, koristi se šest slova abecede: A, B, C, D, E, i F. Tablica 1.3. Znamenke heksadecimalnog brojevnog sustava |

Heksađecimalna znamenka

0

1

2; 3

4

5

6

7

8

9

A

|

Decimalni b ro j'

0

1

2

4

5

6

7

8

9

10 11 12 13 14

3

B

C

D

C

r 15

Heksadecimalni brojevni sustav koristi se vrlo često u prikazivanju rada digi talnih uređaja zbog jednostavne pretvorbe u binarni brojevni sustav i obrnuto. Primjer ------ 163 ' -----162

težine mjesta

r— 16‘

r 16°

?B4E = 7 x 1 63 + B x 162 + 4 x 16 '+ E x 16° L zname nka najnižeg mjesta (najmanje težine) ------ zname nka najvišeg mjesta (najveće težine)


PRETVORBA BROJEVA IZMEĐU HEKSADECIMALNOG I DRUGIH BROJEVNIH SUSTAVA Brojevi heksađecimalnog brojevnog sustava pretvaraju se u decimalne brojeve ta ko da se vrijednost svake znamenke množi s težinom brojnog mjesta i dobiveni iznosi zbroje. Primjer Pretvorba heksađecimalnog broja 1A2F u decimalni. 1A2F16 = 1 x 163 + A x 162 + 2 x 161+ F x 16° = 1 x 4096 + 10 x 256 + 2 x 16 + 15 x 1 = 6703IO Pretvorba decimalnog broja u heksadecimalni može se provesti istim postupkom kao i u prethodno spomenute brojevne sustave, dakle uzastopnim dijeljenjem decimalnog broja sa 16, tj. osnovicom sustava. Ostatak dijeljenja označava heksadecimalne znamenke. Primjer Pretvorba decimalnog broja 217 u heksadecimalni. 217 : 16 = 13 + ostatak 9 ----------------------------------13 : 16 = 0 + ostatak 1 3 --------------------------------- j 21710= D?>16 Broj u heksadecimalnom sustavu pretvara se u binarni broj tako da se svaka znamenka heksađecimalnog brojevnog sustava nadomjesti odgovarajućim binar nim brojem, tj. četverobitnom kombinacijom. Tablica 1.4. Znamenke heksađecimalnog sustava i njihovi binarni ekvivalenti Heksađccimolna znamenka

Binarni ekvivalent

Hcksađecimalnn znamenka

0

0000

8

1

0001

9

1001

2

0010

A

1010

3

0011

B

1011

4

0100

C

1100


Binarni ekvivalent 1000

5

0101

D

1101

6

0110

E

1110

7

0111

F

1111

Prim jer

Pretvorba heksadecimalnog broja A3F u binarni. A3Fl(S= 1010 0011 1111 = 1010001111112 Za pretvorbu binarnog broja u heksadecimalni potrebno je binarni broj razdi jeliti u skupine od četiri binarne znamenke počevši od najnižeg mjesta. Svaka sku pina binarnih znamenaka predočava se ekvivalentnom heksadecimalnom zna menkom. Prim jer

Pretvorba binarnog broja 110001101011 u heksadecimalni. 1100011010112= 1100 0110 1011= C6B16

PRIKAZ RELATIVNIH BROJEVA Za prikazivanje pozitivnih i negativnih brojeva ili brojeva s predznakom (engl. signed numbers) koristi se dodatni bit za predznak (engl. sign bit). Za označavanje pozitivnog broja bit za predznak je 0, a za negativan broj 1. Ostali bitovi čine iznos broja (engl. magnitude). Iznosi negativnih brojeva mogu se prikazati na više načina. Jedna od mogućnosti za prikaz iznosa negativnih brojeva je korištenje iznosa za pozitivne brojeve (engl. true-magnitude form). Pozitivni i negativni brojevi ra zlikuju se samo za bit predznaka. Prim jer______________________________________________________________

Prikaz brojeva +37 i -37 s pomoću bita za predznak i binarnog broja. 37lu= 1001012

+3710= 0100101, bit za predznak

=

j

j

=

iznos

-3 7 10= IlOOlOlj Drugi način prikazivanja iznosa negativnog broja je korištenje komplementa. Moguće je koristiti 1-komplement ili komplement do najvećeg broja (engl. l ’s-complement) ili 2-komplement ili komplement do baze (engl. 2’s-complement). U binarnom brojevnom sustavu 1-komplement nekog broja dobije se zamje nom nula u jedinice i jedinica u nule.


P rim jer

Prikaz broja --37 s pomoću bita za predznak i 1-komplementa 37ui = 001012 1-komplement od 100101 je 011010. ~3710 = :L0110102 ------------- iznos ------------------- bit za predznak 2-kompIement nekog broja dobije se tako da se zamijene jedinice s nulama i nule s jedinicama i pribroji jedinica, tj. da se 1-komplementu doda jedinica. Primjer Prikaz broja -37 s pomoću bita za predznak i 2-komplementa 37,o = L001012 2-komplement od 100101 je 011010+1=011011. -37,„ = LOllOllj 1------------- iznos ------------------- bit za predznak


PREGLED KLJUČNIH POJMOVA binarna znamenka (engl. binary digit, skraćeno bit) - znam enka binarnog brojevnog sustava binarna znamenka najnižeg brojnog mjesta (engl. least significant bit, skraćeno LSB) - binarna znam enka najm anje vrijednosti brojnog m jesta, krajnja desna znam enka bi narnog broja binarna znamenka najvišeg brojnog mjesta (engl. m ost significant bit, skraćeno MSB) - b in arn a znam enka najveće vrijednosti brojnog m jesta, krajnja lijeva znam enka bi narnog broja binarni brojevni sustav (engl. binary num ber system) - brojevni sustav s dvije znam enke: 0 i 1 binarni zarez (engl. binary point) - zarez koji razdvaja cjelobrojna od razlom ljenih m jesta u binarnom brojevnom sustavu brojno mjesto - položaj znam enke u bilo kojem broju decim alni brojevni su stav (engl. decim al num ber system) - brojevni sustav s deset znam enaka digitalna elektronika (engl. đigital elektronics) - područje elektronike u kojem u signali m ogu im ati dva iznosa kojim a se pridružuju znam enke 0 i 1 što om ogućava prikaz podataka u brojčanom obliku binarnog b ro jevnog sustava 2-komplement (engl. 2’s-com plem ent) - ili kom plem ent do baze, dobije se tako da se 1-kom plem entu doda jedinica heksadecim alni brojevni su stav (engl. hexadecim al num ber system) - brojevni sustav sa 16 znam enaka oktalni brojevni su stav (engl. octal num ber system) - brojevni sustav s 8 znam enaka 1-komplement (engl. l ’s-com plem ent) - ili kom plem ent do najvećeg broja, u binarnom brojevnom sustavu dobije se m eđ u sobnom zam jenom nula i jedinica. težina brojnog mjesta - vrijednost brojnog m jesta, m ože se prikazati kao potencija osnovice (baze) brojev nog sustava znamenka najnižeg brojnog mjesta (engl. least significant digit) - znam enka najm anje vrijednosti (težine) brojnog m jesta, krajnja desna znam enka broja bilo kojeg brojevnog sustava znamenka najnižeg brojnog mjesta (engl. least significant digit, skraćeno LSD) - znam enka najm anje vrijednosti (težine) brojnog m jesta, krajnja desna znam enka broja bilo kojeg brojevnog sustava znamenka najvišeg brojnog mjesta (engl. m ost significant digit, skraćeno M SD) - znam enka najviše vrijednosti (težine) brojnog m jesta, krajnja lijeva znam enka broja bilo kojeg brojevnog sustava


Tablica 1.5. Pregled brojevnih sustava Rrojcvnj sustav, Znamenke

Decimalni

Binarni

Oktalni

Heksadecimalni

0

0

0

0

1

1

2

1

1

2

2

3

3

3

4

4

4

5

5

5

6

6

6

7

7

7

8

8

9

9 A B C D E F

ow II oo o

O O II ro

Brojevi od 0 do 16


16

2° = 1

8°= 1

16° = 1

162 = 256 163 = 4096

23 = 8

to

101 = 10

8 CO so II II *00 tCO

10° = 1

2

rq Tf II II

Težine mjesta

10

°w II

Osnovica (baza)

161 = 16

0

0

0

1

1

1

1

2

10

2

2

0

3

11

3

3

4

100

4

4

5

101

5

5

6

110

6

6

7

111

7

7 8

8

1000

10

9

1001

11

9

10

1010

12

A

11

1011

13

B

12

1100

14

C

13

1101

15

D

14

1110

16

E

15

1111

17

F

16

10000

20

10

Tablica 1.6. Prikaz relativnih brojeva

broj

Prikaz s pomoću : binarnoj; broja

Prikaz s pomoću 1-kompiemenla

" .... ■" Prikaz s pomoću 2-komplemcnla

S 2'?' "'",

S 2 ,22:’121'

S.V232,2:i

15

0 1111

0 1111

0 1111

14

0 1110

01110

0 1110

13

0 1101

0 110 1

0 110 1

12

0 110 0

0 110 0

0 110 0

11

0 1 0 11

0 1 0 11

0 1011

10

0 10 10

01010

0 1 0 10

9

01001

01001

01001

8

0 10 0 0

01000

01000

7

00111

0 0111

0 0 111

6

00110

00110

00110

5

0 0 10 1

00101

00101

4

0 0 10 0

00100

00100

3

000 1 1

00011

0 0 01 1

2

00010

0 0 0 1.0

00 0 1 0

1

00001

0000 1

0 0 00 1

0

00000

00000

00000

-1

1 000 1

11110

11111

-2

10010

1110 1

11110

-3

10011

11100

1110 1

-4

10 10 0

1 1 0 11

11100

-5

10 10 1

1 1 0 10

1 1 0 11 1 1 0 10

-6

10 1 1 0

11001

-7

10 111

11000

11001

-8

1 1 0 00

10 1 1 1

110 0 0

-9

110 0 1

10 1 1 0

10 1 1 1

-10

1 1 0 10

10 10 1

10 1 1 0

-11

1 1 0 11

1 0 10 0

10 10 1

-12

11100

10011

10100

-13

11101

10 0 10

10011

-14

11110

1 000 1

1 0 0 10

-15

11111

1 0 000

10001


PITANJA I ZADACI ZA PONAVLJANJE 1. Objasnite razlike između decimalnog i binarnog brojevnog sustava. 2. Koji se najveći broj (izražen decimalno) može napisati s 8 znamenaka binar nog sustava? 3. Koliko je binarnih znamenaka potrebno za prikaz decimalnog broja 47? 4. Prikažite binarni signal 11010 u serijskom i paralelnom obliku. 5. Pretvorite binarni broj 110110 u decimalni. 6. Pretvorite decimalni broj 53 u binarni. 7. Navedite značajke oktalnog brojevnog sustava. 8. Koji se najveći broj (izražen decimalno) može napisti s četiri znamenke oktal nog sustava? 9. Pretvorite oktalni broj 465 u decimalni. 10. Pretvorite decimalni broj 372 u oktalni. 11. Pretvorite oktalni broj 524 u binarni. 12. Pretvorite binarni broj 11001110 u oktalni. 13. Navedite značajke heksađecimalnog brojevnog sustava, 14. Koji se najveći broj (izražen decimalno) može napisati s tri znamenke heksadecimalnog sustava? 15. Koje su težine mjesta znamenaka najnižeg i najvišeg brojnog mjesta heksadecimalnog broja A3F,5D? 16. Pretvorite heksadecimalni broj 12BF u decimalni. 17. Pretvorite decimalni broj 3127 u heksadecimalni. 18. Pretvorite heksadecimalni broj 2C4E u binarni. 19. Pretvorite binarni broj 100101000111111 u heksadecimalni. 20. Pretvorite heksadecimalni broj D3A u oktalni. 21. Pretvorite oktalni broj 5437 u heksadecimalni. 22. Prikažite broj -25 s pomoću binarnog broja, 1-komplementa i 2-komplementa.


1.2. KODOVI BCD kod Excess-3 kod Aikenov kod Grayev kod Alfanumerički kodovi Kodovi za otkrivanje pogrešaka Kodovi za ispravljanje pogrešaka Pregled ključnih pojmova Pitanja i zadaci za ponavljanje U digitalnim uređajima podaci se prikazuju s pomoću binarnih znamenaka. D a bi se uz brojeve mogli prikazivati i znakovi i slova, koriste se kodovi. Kod je odre đena kombinacija binarnih znamenaka koja se dodjeljuje decimalnoj znamenki, slovu ili znaku. Ako se kodiranjem želi prikazati znamenke decimalnog brojevnog sustava, po trebno je koristiti kombinacije od najmanje četiri bita. S četiri bita može se dobiti 24=16 različitih kombinacija. Kako je za prikaz znamenaka decimalnog brojevnog sustava potrebno svega 10 kombinacija, brojni su načini za kodiranje decimalnih znamenaka. Najčešći su BCD, excess-3, Aikenov i Grayev kod. Kodovi koji omogućavaju, osim znamenaka, kodiranje slova i znakova nazivaju se alfanumerički kodovi. To su kodovi s više od četiri bita kako bi se mogao dobiti potreban broj kombinacija.

BCD KOD Za kodiranje decimalnih znamenaka u BCD kodu (skraćeno od engl. Binary Coded Decimal) koristi se prvih deset kombinacija prirodnog binarnog četverobitnog niza. To znači da se svaka decimalna Tablica 1.7. BCD kod znamenka prikazuje pripadnim bi narnim brojem. Stoga se ovaj kod Decimalna Binarna kombinacija znnmcnkn 8421 ponekad naziva i prirodni binarno decimalni kod ili kraće NBCD0 0000 -kod (od engl. Natural Binary Coded 1 0001 Decimal). BCD kod naziva se težinsld kod (engl. weighted code) jer bitovi kom binacija imaju težine 8,4,2 i 1. Zbroj težina brojnih mjesta na kojima je bi narna znamenka 1 daju vrijednost kodirane decimalne znamenke. Kod sadrži i kombinaciju 0000 što znači da prekid u prijenosu podataka može biti shvaćen kao podatak 0.

2

0010

3

0011

4

0100

5

0101

6

0110

7

0111

8

1000

9

1001


Prim jer

Kodiranje i dekodiranje u BCD kodu. 75310 =

0111 0101 0011BCD

*-0011---------------—

0101--------------------------

— 0111 — 0110 1001 0100BCD= 69410

TI----------6J ------------9 — — 4 ----Potrebno je razlikovati broj prikazan u binarnom brojevnom sustavu od istog broja prikazanog u binarnom kodu, iako se u oba slučaja radi o nizu bitova. Kom binacija bitova u binarnom brojevnom sustavu označava uvijek određen broj. Kombinacija bitova u kodu može označavati broj, ali i znakove ili slova, dakle op ćenito neki podatak. P rim jer

Binama kombinacija 10000110 kao binarni broj odgovara u decimalnom susta vu broju 134. Ista kombinacija u BCD kodu odgovara decimalnom broju 86.

EXCESS-3 KOD Za kodiranje decimalnih znamenaka u excess-3 kodu (skraćeno XS-3 kodu) koris ti se srednjih deset kombinacija binarnog četverobitnog niza, a odbacuju se prve tri i zadnje tri kombinacije. Tablica 1.8. Excess-3 kod


Decimalna

Binama kombinacija

0

0011

1

0100

2

0101

3

0110

4

0111

5

1000

6

1001

7

1010

8

1011

9

1100

Excess-3 kod razlikuje se od BCD koda i po tome što nije težinski, ali je samokomplementirajući (engl, selfcomplemented). To znači da se komplement bilo ko je znamenke dobije zamjenom nula s jedinicama i jedinica s nulama. Osim toga, u excess-3 kodu ne pojavljuju se kombinacije sa sve četiri nule niti sve četiri jedini ce, što može biti korisno za otkrivanje prekida u prijenosu podataka. Primjer Kodiranje i dekodiranje excess-3 kodom. 75310 =

L0i 1 1 0

1010 1000 0_110xs_3 -

1 00 0 1 01 0 -

694,,

1001 1100 0111,

AIKENOV KOD U Aikenovu kodu (Howard Aiken, američki znanstvenik sa sveučilišta u Harvardu, konstruktor prvog elektromehaničkog računala MARK I) koristi se prvih pet i zadnjih pet kombinacija četverobitnog niza, a odbacuje se srednjih šest kombina cija. Kod je samokomplementirajući i težinski, s težinama mjesta 2421. Tablica 1.9. Aikenov kod Decimalna znamenka

| Binarna kombinacija j 8421

0

0000

1

0001

2

0010

3

0011

4

0100

5

1011

6

1100

7

1101

8

1110

9

1111


PrimjBr

Kodiranje Aikenovim kodom. 729J0 =

1101 0010 1111AK

I - 1111----------------

1— 0010------------ 1101 —

GRAYEV KOD Karakteristika je Grayeva koda, koji nije težinski, da se svaka kombinacija razli kuje od prethodne za samo jedan bit. Grayev kod temelji se na reflektiranom (zrcalnom) binarnom brojevnom sustavu. Stoga taj kod spada u skupinu reflekti ranih kodova (engl. reflected codes). Brojevi reflektiranog binarnog brojevnog sustava dobiju se na sljedeći način: znamenke 0 i 1 napisu se jedna ispod druge. Ispod njih se povuče zamišljena zrcal na crta i ispod nje napisu znamenke 1 i 0 kao zrcalna slika. Sada se ispred gornjih znamenaka dodaju nule, a ispod donjih jedinice. Na taj način dobivena je skupina od četiri dvobitne kombinacije. Ako se ispod Tablica 1.10. Reflektirani binarni brojevni sustav njih povuče nova zrcalna crta i ispod nje napisu 00 000 0 reflektirane kombinacije Reflektirani 1 01 001 pa se gornjima dodaju binarni sustav 011 — zrcalna crta 1 nule, a dolnjima jedini 010 0000 0 ce, dobije se osam trobi1 11 tnih kombinacija. Na taj 10 110 0001 1 0 način može se dobiti 111 0011 2 broj kombinacija po že 00 000 101 0010 3 lji. Za Grayov kod koris 4 001 100 0110 01 ti se prvih deset kombi 11 011 0111 5 — zrcalna crta 3 nacija četverobitnog ni za (tablica 1.10). 010 100 0101 6 10 — zrcalna crta 2

101

0100

7

10

110

111

1100

8

11

111

110

1101

9

01

101

010

1111

10

00

100

011

1110

11

001

1010

12

000

1011

13

1001

14

1000

15


Prim jer

Kodiranje Grayevim kodom. 94110 =

1101 0110 0001GK

L-0001---------------—

0110----------

---- 1101—

ALFANUMERIČKI KODOVI Među alfanumeričkim kodovima najčešće je u uporabi kod poznat pod nazivom ASCII (skraćeno od engleskog American Standard Code for Information Interchange). To je sedmerobitni kod što daje 128 kombinacija. To je dovoljno za pri kaz svih znamenaka, slova i znakova. Kod se koristi u prijenosu podataka između računala i ulazno-izlaznih uređaja. Tablica 1.11. ASCII kod b7

0

0

0

0

1

1

1

1

b6

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

2

3

4

5

6

7

0

NUL

DLE

SP

0

@

P

1

SOH

DC1

i

1

A

Q

a

0

2

STX

DC2

»

2

B

R

b

q r

1

1

3

ETX

DC3

#

3

C

S

c

s

0

0

4

EOT

DC4

$

4

D

T

d

t

0

1

5

ENQ

NAK

%

5

E

U

e

u

1

1

0

6

ACK

SYN

&c

6

F

V

f

V

0

1

1

1

7

BEL

ETB

'

7

G

W

w

1

0

0

0

8

BS

CAN

(

8

H

X

S h

1

0

0

1

9

HT

EM

1

Y

i

1

0

1

0

A

LF

SUB

) *

9

J

Z

y z

1

0

1

1

B

VT

ESC

+

;

K

[

j k

1

1

0

0

C

FF

FS

,

<

L

\

1

1

1

1

0

1

D

CR

GS

-

=

M

1

m

}

1

1

1

0

E

SO

RS

>

N

-

n

-

1

1

1

1

F

SI

US

?

O

0

DEL

b5 b4

b3

b2

bl

0

0

0

0

0

0

0

1

0

0

1

0

0

0

1

0

1

0

/

P

X

{


Prim jer

Kodiranje ASCII kodom podatka A la. A

1

100 0001

011 0001

110 0001

1

0

1

0 0

—1 1

—1 0

0 0

0

0

0

0

0

0

1

1

0 1

b? b6 b5 b4 b3 b2 b,

Uz ASCII kod vrijedno je spomenuti i osmerobitni EBCDI kod (naziv dolazi od engl. Extended BCD Interchange Code). Kod daje ukupno 256 mogućih ko dnih kombinacija, što je više negoli je potrebno za znamenke, slova i znakove pa ostaje velik dio kombinacija za uporabu kao upravljačke naredbe. Tablica 1.12. EBCDI kod b8 b7

0

0

0

0

0

0

0

0

1

1

1

1

1

1

1

1

0

0

0

0

1

1

1

1

0

0

0

0

1

1

1

1

b6

0

0

1

1

0

0

1

1

0

0

1

1

0

0

1

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

2

3

4

5

6

7

8

9

A B

C

D

E

F

SP

&

b5 b4 b3 t>2 bi 0

0

0

0

0

0

0

0

1

1

0

0

1

0

2

0

0

1

1

3

0

4

NUL

0 /

a b

BYP

A s

1

J

B K

S

2

c

1

t

C

T

3

PN

d

m

u

D M U

L

4 5

0

1

0

0

1

0

1

5

HT

NL

LF

RS

e

n

V

E N

0

1

1

0

6

LC

BS

EOB

UC

f

0

w

F

O w

6

0

1

1

1

7

DEL

1L

PRE

EOT

P

G

P

7

i

0

0

0

8

S h

X

q y

H

Q Y 8

i

0

0

1

9

i

r

I

R

i

0

1

0

A

i

0

1

1

B

i

1

0

0

C

<

i

0 1 D 1 1 0 E 1 1 1 F

( +

l i

1


PF

RES

j k

SM

(2

i

A

# , % @ ) - ' ; > = - ? " $ *

z

V

X

Z

9

Prim jer

Kodiranje EBCDI kodom podatka A + 1. 1

A 0001

0100

1110

1111

0001

i

1010

o

b8 b7

0

1

1 0

b6 b5

1 0

0 0

1 0

b4 b3

0

1

b2

0 0

1 1

0 0 0

b,

1

0

1

1

KODOVI ZA OTKRIVANJE POGREŠAKA U digitalnim sustavima često se signali prenose preko duljih ili kraćih veza. U na toč velikoj pouzdanosti digitalnih sklopova moguće su povremene pojave pogreša ka u prijenosu informacija. Stoga se nameće potreba otkrivanja pogreške. Vrlo često se za siguran prijenos kodiranih podataka koristi metoda pariteta. Radi se o tome da se svakoj binarnoj kombinaciji kojom se prikazuje digitalni po datak dodaje jedan bit. Dodatni bit naziva se paritetni bit (engl. parity bit). Pari tetni bit dodaje se tako da u kombinaciji s povećanim brojem bitova uvijek postoji isključivo paran broj jedinica (parni paritet, engl. even parity) ili neparan broj je dinica (neparni paritet, engl. odd parity). Pogreška u prijenosu koja uzrokuje promjenu jednog bita mijenja paritet jedinica u podatku što, upućuje na pogrešku. Primjer_________________________________________________________________ Kod s parnim paritetom. Slovo A kodirano u ASCII kodu je 10 0001. Ova kombinacija ima paran broj jedinica. Stoga je dodatni paritetni bit jednak 0 pa je A u ASCII kodu s par nim paritetom 01000001, što opet daje paran broj jedinica. Slovo C kodirano ASCII kodom je 1000011, što daje neparan broj jedinica. Stoga je paritetni bit 1 pa je C u ASCII kodu s parnim paritetom 11000011, što daje ukupno paran broj jedinica. Kod s neparnim paritetom. A u ASCII kodu je 1000001, dakle sadrži paran broj jedinica. Prema tome, u kodu s neparnim paritetom A će biti 11000001, što daje ukupno neparan broj jedinica. C u ASCII kodu je 100 0011, dakle sadrži neparan broj jedinica. U kodu s ne parnim paritetom C će biti 0100 0011, što daje opet neparan broj jedinica.


KODOVI ZA ISPRAVLJANJE POGREŠAKA Kodovi za ispravljanje pogrešaka omogućavaju da se točno odredi mjesto pogre ške u podatku. Takvi kodovi sastoje se od određenog broja znakovnih bitova z i is pitnih bitova i. Mjesto pogreške otkriva se višekratnim ispitivanjem na paritet određenih kombinacija znakovnih i ispitnih bitova. Tim ispitivanjem dobije se ispi tni broj koji pokazuje mjesto pogreške. Ispitni broj od i bita može pokazati pogrešku na ukupno (2‘ -1) bitnih mjesta. Sto je veći broj znakovnih bitova, potreban je veći broj ispitnih bitova. Kako se ukupna kodna kombinacija sastoji od z znakovnih i i ispitnih bitova, da bi se u ta kvom kodu moglo utvrditi mjesto pogreške mora biti ispunjen uvjet: 2' > z + i + 1 Kao primjer takvog koda razmotrit će se Iiammingov kod za dekadne znamen ke (tablica 1.13.). Tablica 1.13. Hcimmingov kod za dekadne znamenke Bitno mjesto

’h

"6

ni

'U

»3

Bitovi koda

m7

'» 6

'» 5

ii

"h

»2

.. h

"t

h

0

0

0

0

0

0

u

1

0

0

0

0

1

1

1

2

0

0

1

1

0

0

1

3

0

0

1

1

1

1

0

0

4

0

1

0

1

0

1

0

5

0

1

0

1

1

0

1

6

0

1

1

0

0

1

1

7

0

1

1

0

1

0

0

8

1

0

0

1

0

1

1

9

1

0

0

1

1

0

0

Znakovni bitovi m 7, m 6, m 5 i m 3 služe za prikaz dekadnih znamenki, a ispitni bitovi i4, i2 i i, su dodatni bitovi za paritet. Ispitivanje pariteta izvodi se tri puta. U prvom ispitivanju ispituju se bitovi m 7, m s, m 3 i i,, u drugom ispitivanju bitovi m 7, m 6, m 3 i i2 te u trećem ispitivanju bitovi m 7, m 6, m 5 i i4. Ako je ispitivanje na pari tet uspješno, tj. u ispitivanoj kombinaciji je paran broj jedinica, onda se rezultat ispitivanja označava s 0. Kad ispitivanje na paritet nije uspješno, tj. kad je u ispiti vanoj kombinaciji neparan broj jedinica, onda se rezultat ispitivanja označava s 1. Na taj način dobije se trobitna kombinacija k bitova koja označava bitno mjesto n na kojemu se nalazi pogreška. Ako su sva tri ispitivanja uspješna, svi k bitovi su 0, što znači da nema pogreške u kodnim bitovima.


m7

»'6

m7

m7

'" 5

U

%

m3

h

m3

'i

>i

Slika 1.3. Prikaz ispitivanja Hammingovim kodom ”h

«s

<4

P rim jer

Treba ispraviti pogrešku u kodnoj kombinaciju 0110000 sustava koji radi u Hammingovom kodu. 0 1 1 0 0 0 0 0

1

0 1 0 1 1 0

0

0 0 0

0 1 1 neparan broj 1 neparan broj 1 paran broj 1

Pogreška je na bitnom mjestu n3, što znači da je ispravna kodna kombinacija 0110100 .


PREGLED KLJUČNIH POJMOVA alfanumerički kodovi (engl. Alphanumeric Codes)

- kodovi kojima je moguće prikazivati znamenke, slova i znakove Aikenov kod

- četverobitni težinski i samokomplementirajući kod s težinama mjesta 2421. ASCII kod (skraćeno od engleskog American Standard Code for Information In-

terchange) - sedmerobitni alfanumerički kod BCD kod (skraćeno od engleskog Binary Coded Decimal) - četverobitni težinski kod s težinama mjesta 8421 EBCDI kod (skraćeno od engleskog Extended BCD Interchange Code)

- osmerobitni alfanumerički kod kod, skraćeno X S -3 kod - četverobitni samokomplementirajući kod

exce ss-3

Qrayev kod - četverobitni kod u kojemu se iduća kombinacija razlikuje od prethodne za samo jedan bit, tzv. reflektirajući kod Hammingov kod - kod koji omogućava ispravljanje pogreške neparni paritet (engl. odd parity) - dodavanje paritetnog bita binarnoj kombinaciji koda tako da je ukupan broj jedinica u kombinaciji neparan parni paritet (engl. even parity) - dodavanje paritetnog bita binarnoj kombinaciji koda tako da je ukupan broj jedinica u kombinaciji paran paritetni bit (engl. parity bit)

- dodatni bit koji se dodaje osnovnoj kombinaciji nekog koda radi otkrivanja moguće pogreške u prijenosu reflektirajući ili zrcalni binarni brojevni sustav (engl. reflected binary number system) - binarni brojevni sustav u kojemu se brojevi redom razlikuju od prethodnog za jedan bit, osnova Grayeva koda sam okom plementirajući kod (engl. selfcomplemented code)

- kod u kojemu se kombinacija za komplement bilo koje znamenke dobije je dnostavnom zamjenom nula u jedinice i jedinica u nule težinski kod (engl. vveighted code) - kod u kojemu znamenke kombinacije imaju određene težine mjesta


Tablica 1.14. Pregled četverobitnih kodova Decimalna kombinacija u kodu Binama kombinacija BCD

XS-3

Aikenov

Grayev 0

0000

0

0

0001

1

1

1

0010

2

2

3

0011

3

0

3

2

0100

4

1

4

7

0101

5

2

6

0110

6

3

4

0111

7

4

5

1000

8

5

1001

9

6

1010

7

1011

8

5

1100

9

6

8

1101

7

9

1110

8

1111

9 Tablica 1.15. ASCII kod sa slovima hrvatske abecede b7

0

0

0

0

1

1

i

bfi

0

0

1

1

0

0

i

1

b5

0

1

0

1

0

1

0

1

0

1

2

3

1

b4

b3

b2

bi

4

5

6

7

0

0

0

0

0

NUL

DLE

SP

0

Ž

P

ž

P

0

0

0

1

1

SOH

DC1

!

1

A

Q

a

0

0

1

0

2

STX

DC2

"

2

B

R

b

q r s

0

0

1

1

3

ETX

DC3

#

3

C

S

c

0

1

0

0

4

EOT

DC4

$

4

D

T

d

t

0

1

0

1

5

ENQ

NAK

%

5

E

U

e

u

0

1

1

0

6

ACK

SYN

&

6

F

V

f

V

0

1

1

1

7

BEL

ETB

'

7

G

W

0

0

0

8

BS

CAN

(

8

H

X

g h

w

1 1

0

0

1

9

HT

EM

)

9

I

Y

i

y

1

0

1

0

A

LF

SUB

*

J

Z

z

1

0

1

1

B

VT

ESC

+

;

K

Š

j k

1

1

0

0

C

FF

FS

,

<

L

Đ

1

đ

1

1

0

1

D

CR

GS

-

=

M

Ć

m

ć

1

1

1

0

E

SO

RS

>

N

e

n

č

1

1

1

1

F

SI

US

o

DEL

/

? O

X

š


PITANJA I ZADACI ZA PONAVLJANJE 1. U čemu se razlikuju BCD kod i excess-3 kod? 2. Objasnite pojmove težinski i samokomplementirajući kod. 3. Kodirajte BCD kodom broj 395. 4. Koji broj decimalnog brojevnog sustava odgovara binarnoj kombinaciji 100001100010 u BCD kodu? 5. Koliko binarnih znamenaka treba da se broj 128 napiše u binarnom brojev nom sustavu, a koliko da se napiše u BCD kodu? 6. Kodirajte XS-3 kodom broj 395. 7. Koji broj decimalnog brojevnog sustava odgovara binarnoj kombinaciji 101110010101 u XS-3 kodu? 8. Kodirajte Grayevim kodom broj 286. 9. Koji broj decimalnog brojevnog sustava odgovara binarnoj kombinaciji 001011010111 u Grayevu kodu? 10. Kodirajte Aikenovim kodom broj 728. 11. Koji broj decimalnog brojevnog sustava odgovara binarnoj kombinaciji 110001001111 u Aikenovu kodu? 12. Kodirajte podatak Y : 5 u ASCII kodu. 13. Koji je sadržaj podatka 1011000 0101011 0111000 zadanog u ASCII kodu? 14. Kodirajte podatak Y : 8 u EBCDI kodu. 15. Koji je sadržaj podatka 11100010 11010111 01001110 zadanog u EBCDI kodu? 16. Objasnite funkciju paritetnog bita. 17. U tablici ASCII koda pronađite binarnu kombinaciju za slova s i S i odredite vrijednost paritetnog bita prema uvjetima za parni paritet? 18. U tablici ASCII koda pronađite binarnu kombinaciju za slova p i P i odredite vrijednosti paritetnog bita prema uvjetima za neparni paritet? 19. Nađite ispravnu kombinaciju za podatak 0011001 0111101 zadan Hammingovim kodom.


2. LOGIČKI SKLOPOVI

2.1. Osnovni logički sklopovi 2.2. Logička algebra 2.3. Složeni logički sklopovi

Digitalni sklopovi mogu imati jedan ili više ulaza i isto toliko izlaza. Naponi na ulazima i izlazima mogu imati vrijednosti unutar područja koja odgovaraju binar nim znamenkama 0 ili 1. Stanje napona na izlazima sklopova vezano je za ispunje nje određenih uvjeta na ulazima. Između stanja na ulazima i stanja izlaza postoji određena logička veza, odnosno digitalni sklopovi obavljaju logičke funkcije ili operacije. Stoga se digitalni sklopovi nazivaju i logički sklopovi. Logički sldopovi kod kojih stanje izlaza ovisi o trenutnom stanju ulaza nazivaju se kombinacijski logički sklopovi. Sklopovi kod kojih stanje izlaza ovisi o stanju ulaza i o prethodnom stanju na izlazu nazivaju se slijedni (sekvencijski) sklopovi. U shemama digitalnih uređaja digitalni sklopovi prikazuju se odgovarajućim simbolima. Vrlo često se koriste simboli prema američkim standardima (MIL-ST806B 1962. Graphic Symbols for Logic Diagrams, Department of Defens, USA). Od 1984. godine uvode se u uporabu simboli prema IEC (International Electrotehnical Commision). Logička svojstva digitalnih sklopova mogu se iskazati tablicama stanja (engl. truth table). Tablica stanja je pregledan prikaz svih kombinacija ulaznih binarnih veličina i odgovarajućih stanja na izlazu. U tvorničkim podacima proizvođača digi talnih sklopova i uređaja često se umjesto oznaka 0 i 1 koriste oznake L (od engl. low=nisko) i H (od engl. high=visoko). Engleski matematičar George Boole razvio je u 19. stoljeću logičku algebru (naziva se i Booleova algebra) koja se koristi za analizu i sintezu logičkih sklopo va. Tako se logička svojstva digitalnih sklopova mogu iskazati i algebarskim ili lo gičkim jednadžbama. U ovom poglavlju razmatraju se osnovni logički sklopovi, njihovo međusobno povezivanje u svrhu realizacije složenijih logičkih operacija i logička algebra.

LOGIČKI SKLOPOVI

2.1. OSNOVNI LOGIČKI SKLOPOVI Logički sklop I Logičld sklop ILI Logičld sklop NE Logičld sldop NI Logičld sldop NILI Integrirani logičld sldopovi Međusobno povezivanje osnovnih logičkih sldopova Pregled ključnih pojmova Pitanja i zadaci za ponavljanje U ovom poglavlju razmatraju se logička svojstva osnovnih logičkih sklopova i njihovo spajanje radi izvođenja složenijih logičkih operacija. Električna svojstva tih sklopova iscrpno se obrađuju u poglavlju o skupinama integriranih logičkih sklopova.

LOGIČKI SKLOP I Logički sklop I (engl. AND gate) obavlja logičku operaciju I (povezivanje, konjunkcija). Sklop može imati dva ili više ulaza. Na izlazu daje stanje 1 samo ako su svi ulazi u stanju 1. Ako je na bilo kojem ulazu sklopa logičko stanje 0, tada je i na izlazu stanje 0 (slika 2.1.). d)

b)

a) A B=

0

........ B 0 0 1 1

’'

Y= AB=A a B-A&B

lip i* 0 1 0 1

0 0 = 0

0 0 0 1

0- 1 = 1

1 '0 = 1 1 1 = 1

Slika 2.1. Logički sklop I s dva ulaza: a) simbol prema američkim standardima, b) simbol IEC, c) tablica stanja, d) logičke operacije za sve kombinacije ulaznih veličina, e) algebarski izraz

U [V]

• fvl

D1 t j

D2 JL Slika 2.2. Izv ed ba sklopa I s dva ulaza


0

0

uD

0

UD

UCc

Ucc 0

UCc

UCc

Ucc

UD

Sklop ovakvih svojstava moguće je izvesti s pomoću spoja otpornika i dioda (slika 2.2.). Ako je na oba ulaza napon OV, što odgovara logičkom stanju 0, bit će obje diode propusno polarizirane. Stoga će na izlazu biti mali napon UD (pad na pona na propusno polariziranoj diodi), što također odgovara logičkom stanju 0. Obje diode u ovom slučaju predstavljaju uključene sklopke pa se sklop može po jednostavnjeno prikazati shemom prema slici 2.3.a. U prikazu je zanemaren napon UD. Napon na izlazu Y ostaje UD sve dok je barem na jednom od ulaza 0 V jer je pripadna dioda propusno polarizirana, tj. uključena sklopka (slika 2.3.b-c). a)

OV fi B

D1 D2

Y

T

~ ir

D1 0 V A& -----

Ucc °§_^D2

Ucc ®

r Slika 2.3. Pojednostavnjena nadomjesna shema diodnog sklopa I

Tek kad je na svim ulazima napon Ucc, što odgovara logičkom stanju 1, obje diode postaju zaporno polarizirane. U tom slučaju sve diode predstavljaju isklju čene sklopke (slika 2.3.d) pa izlazni napon ima praktično vrijednost Ucc, što odgo vara logičkom stanju 1. Logički sklop I može se uporabiti kao sklop za dopuštenje (engl. enable) i za branu (engl. inhibit) prolaza impulsa (slika 2.4.). Signal s ulaza A može proći na izlaz samo kad je drugi ulaz sklopa I u stanju 1.

^ b -

D

~

j u

i n

y

Slika 2.4. Z a b ra n a i d o p u šten je p ro la z a im pulsa s p om oću sklopa I

LOGIČKI SKLOPOVI

P rim jer

Odrediti oblik impulsa na izlazu sklopa I uz zadane signale na ulazima A i B (slika 2.5.). Izlazni napon sklopa I je u stanju 1 samo kad su oba ulaza u stanju 1. To znači da se na izlazu Y dobije impuls samo u periodu kad su istodobno prisutni im pulsi na oba ulaza.

i=DSlika 2.5. Odziv sklopa I na impulsnu pobudu

LOGIČKI SKLOP ILI d)

i= 0 -

Y= A + B = A vS

B

0+ 0= 0

A

Y

0

0

0

0

1

1

1

1

0

1

1+ 1= 1

1

1

1

j

0 + 1 = 1

+

0

=

1

Slika 2.6. Logički sklop ILI s dva ulaza: a) simbol prema američkim standardima, b) simbol IEC, c) tablica stanja, d) logičke operacije za sve kombinacije ulaznih veličina, e) algebarski izraz

Logički sklop ILI (engl. OR gate) obavlja logičku operaciju ILI (rastavljanje, disjunkcija). Sklop može imati dva ili više ulaza. Na izlazu daje stanje 1 ako je na bilo kojem ulazu stanje 1. Na izlazu je stanje 0 samo onda kada su svi ulazi u sta nju 0 (slika 2.6.). Sklop ovakvih svojstava moguće je također izvesti spojem otpor nika i dioda (slika 2.7.).

u

-w -

[V]

bo

-M -

A

0

0

0

0

Ucc

UCC- U D

Ucc

0

UCC- U D

Ucc

Ucc

Ucc

D2

! Slika 2.7. Izvedba sklopa IL I s dva ulaza


Y

jj

[VI

o 1

di

L o

Kad je na oba ulaza napon OV, što odgovara logičkom stanju 0, bit će obje di ode zaporno polarizirane, tj. isključene sklopke (slika 2.8.a). Kroz otpornik R ne teče struja pa je na izlazu OV, što odgovara logičkom stanju 0. Čim je barem na je dnom ulazu napon Ucc, što odgovara stanju 1, bit će pripadna dioda propusno po larizirana, tj. uključena sklopka (slika 2.8.b-d). Kroz tu diodu teče struja koja na otporniku R stvara pad napona UCC-U D, što odgovara logičkom stanju 1. a)

m

OVS—^

b)

.--- f—c OV

ii

A

D1

Ucc 0— * o

0 V ^ ~ ’ D 'A

v

“ ^

fc Dl o V° ---- —o Ucc - U D B 02 Ucc °----®

d) Ucc i n

D2

Slika 2.8. Pojednostavnjena nadomjesna shema sklopa ILI

Logički sklop ILI može se također uporabiti kao sklop za dopuštenje i zabranu prolaza impulsa (slika 2.9.). Signal s ulaza A nalazi se na izlazu samo kad je drugi ulaz u stanju 0.

Slika 2.9. Dopuštenje i zabrana prolaza impulsa s pomoću sklopa ILI

Primjer Odrediti oblik impulsa na izlazu sklopa ILI uz zadane signale na ulazima A i B (slika 2.10.). Izlazni napon sklopa ILI je u stanju 0 samo kad su svi ulazi u stanju 0. To zna či da se na izlazu Y dobije impuls u periodu kad je impuls prisutan na bilo ko jem od ulaza sklopa ILI (slika 2.10.).

LOGIČKI SKLOPOVI

Slika 2.10. Odziv sklopa ILI na impulsne pobude

LOGIČKI SKLOP NE Logički sklop NE, odnosno invertor (engl. NOT circuit, inverter) obavlja logičku operaciju NE (negacija, inverzija, komplementiranje). Sklop ima jedan ulaz i je dan izlaz. Na izlazu daje stanje suprotno stanju ulaza. Kad je na ulazu stanje 1, na izlazu je stanje 0 i obrnuto (slika 2.11.). b)

\ —P > o - v ' y= A

d)

a —p

^ JT JT T L

T ^ ~>

0=1

1=0

0

1

1

0

''T J H L T L T

Slika 2.11. Logički sklop NE: a) simbol prema američkim standardima, b) simbol IEC, c) tablica stanja, d) odziv na impulsnu pobudu, e) algebarski izraz, f) logičke operacije za sve kombinacije ulaznih veličina

Funkciju logičkog sklopa NE obavlja tranzistorska sklopka (slika 2.12.). U [V] A

[V]

! 0 Wcc

J CEzas

o-

iilif ill

^cc UcEzas ■

m °

Slika 2.12. Izvedba sklopa NE

Kad je na ulazu sklopa napon OV (logičko stanje 0), radna točka tranzistora je u području zapiranja. Tranzistor se može smatrati pojednostavnjeno isključenom sklopkom (slika 2.13.a) pa je na izlazu Y napon približno Ucc, tj. logičko stanje 1. Kad je na ulazu tranzistorske sklopke napon Ucc (logičko stanje 1), radna toč ka tranzistora je u zasićenju. Tranzistor se pojednostavnjeno može smatrati uklju čenom sklopkom (slika 2.13.b). Na izlazu je mali napon UCEzas što predstavlja lo gičko stanje 0.

44


a)

Slika 2.13. Pojednostavnjena nadomjesna shema sklopa NE

r-^ U ,

b)

£

£ Y

LOGIČKI SKLOP NI Logički sklop NI (engl. NAND gate, skraćeno od NOT AND) obavlja logičku operaciju NI (naziva se još i Shaefferova funkcija). Sklop može imati dva ili više ulaza. Na izlazu ima stanje 1 ako je na bilo kojem ulazu stanje 0. Kad je na svim ulazima stanje 1, tada je na izlazu stanje 0 (slika 2,14.). a)

b)

c) Y = A~B

A B

d) B

A

Y

0

0

1

0

1

1

1

0

1

1

1

0

Slika 2.14. Logički sklop NI s dva ulaza: a) simbol prema američkim standardima, b) IEC simbol, c) algebarski izraz, d) tablica stanja, e) ekvivalentni sklop

Na temelju izloženih logičkih svojstava sklopa NI jasno je da se sklop može izvesti spajanjem diodnog sklopa I i tranzistorske sklopke. No sklop je moguće izvesti i kaskadnim spojem dviju tranzistorskih sklopki (slika 2.15.).

A.

A

Y

0

tv] 0

0

UCc

L-<,Y

Tr1

Tr2

B

UcEzasI

+ uUCEzas2

0

u cc

Ucc

Ucc

0

Ucc

Ucc

Ucc

I

> c

U

[V]

I

j^ c c

0 Slika 2.15. Izvedba sklopa N I

LOGIČKI SKLOPOVI

45

Ako je na oba ulaza sklopa napon OV, radne točke oba tranzistora su u podru čju zapiranja, dakle djeluju kao isključene sklopke (slika 2.16.a) pa je na izlazu Y napon Ucc, dakle logičko stanje 1. Ovakvo stanje ostaje na izlazu dok je na bilo kojem od ulaza napon OV, jer je pripadni tranzistor isključena sklopka. Kad je na oba ulaza napon Ucc (logičko stanje 1), oba tranzistora prelaze u stanje zasićenja, dakle djeluju kao uključene sklopke (slika 2.16.d) pa je na izlazu mali napon zasićenja obaju tranzistora UCEzasl + UCEzas2, tj. logičko stanje 0. a)

b- Ucc

f

b)

i

Ui

d)

r-*-U(

Tr1

Tr2

Slika 2.16. Pojednostavnjena nadomjesna shema sklopa NI

Ako se na jedan ulaz sklopa NI dovede niz impulsa, signal s tog ulaza pojavit će se u invertiranom obliku na izlazu samo ako je drugi ulaz u stanju 1. Ako je drugi ulaz u stanju 0, tada je izlaz u stanju 1 bez obzira na signal s prvog ulaza (slika 2.17.). To znači da i sklop NI može poslužiti kao sklop za zabranu i dopu štenje prolaza impulsa. Pri tome treba imati na umu da se pri dopuštenju prolaza impulsi invertiraju.

= L —a/ r v

Slika 2.17. Zabrana i dopuštenje prolaza impulsa s pomoću sklopa NI

Primjer Odrediti oblik napona na izlazu sklopa NI uz zadane signale na ulazima A i B (slika 2.18.). Izlazni napon sklopa NI je u stanju 0 samo kad su svi ulazi u stanju 1. To znači da se na izlazu Y dobije impuls u periodu kad ne postoji impuls na bilo kojem od ulaza.


Slika 2.18. Odziv sklopa NI na impulsne pobude

LOGIČKI SKLOP NILI Logički sklop NILI (engl. NOR gate, skraćeno od NOT OR) obavlja logičku ope raciju NILI (Piercova funkcija). Sklop može imati dva ili više ulaza. Na izlazu ima stanje 1 samo kad su svi ulazi u stanju 0. Kad je na bilo kojem ulazu stanje 1, na izlazu je stanje 0 (slika 2.19.). a) A

B

b)

c) Y=A + W

d)

'• u 0 0 1 1

. 0 i 0 1

1 0 0 0

Slika 2.19. Logički sklop NILI s dva ulaza: a) simbol prema američkim standardima, b) IEC simbol, c) algebarski izraz, d) tablica stanja, e) ekvivalentni sklop

Na temelju izloženih logičkih svojstava sklopa NILI jasno je da se sklop može izvesti spajanjem diodnog sklopa ILI i tranzistorske sklopke. No sklop je moguće izvesti i paralelnim spojem dviju tranzistorskih sklopki (slika 2.20.). Ako je na oba ulaza sklopa napon OV, radne točke oba tranzistora su u podru čju zapiranja, dakle djeluju kao isključene sklopke (slika 2.21.a) pa je na izlazu Y napon Ucc, što odgovara logičkom stanju 1.

LOGIČKI SKLOPOVI

47

Čim se na jedan od ulaza sklopa dovede napon Ucc (logičko stanje 1), pripa dni tranzistor prelazi u stanje zasićenja, tj. djeluje kao uključena sklopka (slika 2.21.b-d), pa je na izlazu mali napon zasićenja tranzistora f/CEza„ dakle logičko stanje 0.

Slika 2.21. Pojednostavnjena nadomjesna shema sklopa NILI

Ako se na jedan ulaz sklopa NILI dovede niz impulsa, signal s tog ulaza poja vit će se u invertiranom obliku na izlazu samo ako je drugi ulaz u stanju 0. Ako je drugi ulaz u stanju 1, izlaz je u stanju 0 bez obzira na signal s prvog ulaza (slika 2.22.). To znači da se i sklop NILI može koristiti kao sklop za zabranu ili dopušte nje prolaza impulsa. Međutim, pri dopuštenju prolaza impulsa dolazi do njihova invertiranja.

Slika 2.22. Dopuštenje i zabrana prolaza impulsa s pomoću sklopa NILI

Primjer Odrediti oblik napona na izlazu sklopa NILI uz zadane signale na ulazima A i B (slika 2.23). Izlazni napon sklopa NILI je u stanju 1 samo kad su oba ulaza u stanju 0. To znači da se na izlazu Y dobije impuls samo u periodu kad istodobno ne postoji impuls na oba ulaza.

Slika 2.23. Odziv sklopa NILI na impulsne pobude


INTEGRIRANI LOGIČKI SKLOPOVI Elektronički logički sklopovi danas se proizvode isključivo u integriranoj izvedbi. Sve komponente sklopa izvedene su na jednoj pločici silicija zatvorenoj u odgova rajuće kućište. Kućišta mogu biti različitog oblika s različitim brojem izvoda, plas tična ili keramička. Sama kućišta su znatno većih dimenzija od integriranog sklo pa. Ograničenje u izvedbi integriranih sklopova predstavlja broj izvoda. Ovisno o broju ulaza i izlaza koje ima logički sklop, u jedno kućište moguće je smjestiti je dan osnovni logički sklop ili više njih. Kod složenijih sklopova potrebno je više izvoda, pa su kućišta takvih sklopova većih dimenzija. a)

izvod 1

XI

O

LTTJ

LJ □

b)

LI U

Slika 2.24. Dvolinijsko kućište sa 16 izvoda: a) pogled odozgo, b) pogled sa strane b)

a) izvod 1

Slika 2.25. Primjer izvedbe plosnatog kućišta: a) pogled odozgo, b) pogled sa strane b) izvod 1

Slika 2.26. P rim jer izvedbe kućišta za površinsku m on tažu : a) pogled od o zd o , b) pogled sa stra n e

LOGIČKI SKLOPOVI

Česti oblik kućišta integriranih sklopova je đvolinijsko kućište (engl. dual-in-line package, skraćeno DIP), zatim plosnato kućište (engl. flat package) i sve češće različiti oblici kućišta za površinsku montažu (engl. surface mounted device, leadless package, leadless chip carrier, small-outline package). Danas se proizvodi mnogo različitih sklopova, od osnovnih logičkih do čitavih uređaja u jednom kućištu. Osnovni integrirani logički sklopovi sadrže manji broj integriranih elemenata (do 100) i nazivaju se sklopovi niskog stupnja integracije (engl. SSI, skraćeno od Small Scale Integration). Složeniji integrirani sklopovi (brojila, registri, dekoderi) sadrže veći broj integriranih elemenata (od 100 do 1 000) i nazivaju se sklopovi srednjeg stupnja integracije (engl. MSI, skraćeno od Medium Scale Integration). Još veli broj elemenata (od 1000 do 100000) sadrže sklopovi visokog stupnja integracije (engl. LSI, skraćeno od Large Scale Integra tion). Tu spadaju memorije i mikroprocesori. Već nekoliko godina javljaju se i sklopovi vrlo visokog stupnja integracije (engl. VLSI, skraćeno od Very Large Scale Integration). To su sklopovi s više od 100000 integriranih elemenata. a)

b)

<0

d)

7-G N D □ 8

14 —Unn

Slika 2.27. Raspored izvoda integriranih logičkih sklopova, pogled odozgo: a) I, b) ILI, c) NE, d) NI, e) NILI


Svi integrirani logički sklopovi mogu se svrstati u nekoliko skupina. Za sklopo ve unutar neke skupine karakteristično je da su prilagođeni za međusobno spaja nje, što omogućava relativno jednostavnu gradnju složenih digitalnih uređaja. O značajkama logičkih sklopova pojedinih skupina govori se u trećem poglavlju kad se govori o skupinama integriranih sklopova. Pri radu s integriranim sklopovima neophodno je poznavati raspored izvoda ili dijagram spajanja (engl. pin connection diagram, pin assignment, pin description, pin configuration). Iz njega se vide funkcije izvoda integriranog sklopa. Postupak brojenja izvoda vidi se iz prikaza tipova pojedinih kućišta. Izvodi označeni s Ucc, odnosno Vcc (engl. voltage) i GND (engl. ground), služe za spajanje napona napa janja zajednički za sve logičke sklopove unutar jednog kućišta. Na izvod Vcc spaja se pozitivni pol izvora napajanja, a na izvod GND negativni pol (slika 2.27.).

MEĐUSOBNO POVEZIVANJE OSNOVNIH LOGIČKIH SKLOPOVA Osnovni logički sklopovi spajaju se međusobno radi izvođenja složenijih logičkih operacija. Složena logička operacija može biti zadana algebarskim izrazom. Postu pnim crtanjem simbola osnovnih logičkih sklopova dobije se odgovarajuća logička shema složenog logičkog sklopa (slika 2.28.a). Iz algebarskog izraza moguće je doći do tablice stanja (slika 28.b). Primjer Nacrtati logičku shemu sklopa koji obavlja operaciju Y = A B + C. Tablicom stanja prikazati logička svojstva sklopa.

llllll

B

I

A-B

0

0

0

0

0

8 M M

0

0

1

0

0

0

1

0

0

0

0

1

1

1

1

1

0

0

0

1

1

0

1

0

1

1

1

0

0

1

1

1

1

1

1

Slika 2.28. Logička shema i tablica stanja složene logičke operacije zadane algebarskim izrazom

Ako je zadana logička shema složenog logičkog sklopa, iz nje je vrlo lako izvesti algebarski izraz, a zatim i tablicu stanja (slika 2.29.).

LOGIČKI SKLOPOVI

P rim jer

Za sklop zadan logičkom shemom (slika 2.29.) napisati algebarski izraz i tablicu stanja.

c

B

A

B+ C

/W B + q

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0

0 0 X 1 1 1 1 1

0 0 0 i 0 i 0 1

1 0

1 0 1 0 1

Slika 2.29. Algebarski izraz i tablica stanja složene logičke operacije zadane logičkom shemom


PREGLED KLJUČNIH POJMOVA algebarski izraz za logički sklop, odnosno logička jednadžba sklopa

- algebarski prikaz logičke ovisnosti izlaznog stanja sklopa o stanju na ulazu H (skraćeno od engl. High=visoko) - oznaka za visoku naponsku razinu, odnosno stanje 1 na ulazima i izlazima digitalnih sklopova kom binacijski logički sklop

- logički sklop kod kojeg stanje na izlazu ovisi o trenutnom stanju na ulazima L (skraćeno od engl. Low=nisko) - oznaka za nisku naponsku razinu, odnosno stanje 0 na ulazima i izlazima di gitalnih sklopova logička shema

- shema složenog logičkog sklopa u kojoj su jednostavniji logički sklopovi pre dočeni logičkim simbolima logički simbol - grafički simbol za logički sklop logički sklop - digitalni sklop koji obavlja logičke operacije, na ulazima i izlazima mogu biti samo naponska stanja koja se prikazuju binarnim znamenkama 0 i 1 logički sklop I (engl. A N D gate)

- sklop koji na izlazu daje stanje 1 samo kad su svi ulazi u stanju 1 logički sklop ILI (engl. OR gate) - sklop koji na izlazu daje stanje 1 kad je bilo koji ulaz u stanju 1 logički sklop NE (engl. NOT circuit) - sklop koji daje na izlazu stanje suprotno stanju na ulazu logički sklop NI (engl. N A N D gate) - sklop koji daje na izlazu stanje 1 kad je bilo koji ulaz u stanju 0 logički sklop NILI (engl. NOR gate) - sklop koji daje na izlazu stanje 1 samo kad su svi ulazi u stanju 0 sekvencijski logički sklop

- logički sklop kod kojeg stanje izlaza ovisi o trenutnom stanju na ulazima i prethodnom stanju na izlazu. tablica stanja (engl. truth table)

- tablični prikaz svih kombinacija ulaznih veličina logičkog sklopa i odgovara jućih stanja na izlazima

LOGIČKI SKLOPOVI

a) I

ILI

NE

NI

NILI

b) Y = A ■B

Y =A + B

Y =A

Y =A H

Y=A + B

B

d)

I O

' i= D -

» O

-

==D >-

J T T -r Slika 2.30. Pregled osnovnih logičkih sklopova: a) naziv, b) algebarski izraz, c) simbol prema američkim standardima, d) simbol prema IEC

DOPUŠTENJE (enable)

.1 = 0

-T L T L A

i

B =o = —

N.

_Y

t >

ZABRANA (inhibit)

JTLTL A — B= 0 -

y=o

JU T. A■ .

~

B =1

JT_TL A B-1 —i

I

- r m . A —p ^ v „ _ y 1 X L r B =0 —

_TLTL A B -1

.

y 0_Y=o

Slika 2.31. Dopuštenje i zabrana prolaza impulsa s pomoću osnovnih logičkih sklopova

54

Digitalna elelđronika L

PITANJA I ZADACI ZA PONAVLJANJE 1. Navedite logička svojstva sklopa I. 2. Nacrtajte simbol sklopa I s tri ulaza i napišite pripadni algebarski izraz i tabli cu stanja. 3. Nacrtajte dijagram izlaznog napona sklopa I za zadanu pobudu na ulazu (sli ka 2.32.).

*j m b

r

iJ ijn jn _ n _ r L i

Slika 2.32. Impulsna pobuda sklopa I za zadatak 3.

4. Navedite logička svojstva sklopa ILI. 5. Nacrtajte simbol sklopa ILI s tri ulaza i napišite pripadni algebarski izraz i ta blicu stanja. 6. Nacrtajte dijagram izlaznog napona sklopa ILI za zadanu pobudu na ulazu (slika 2.33.). * J T J T J T J T J 'T _ r L T L

e D >->

Slika 2.33. Impulsna pobuda sklopa ILI za zadatak 6.

7. Objasnite logička svojstva sklopa NE. 8. Objasnite logička svojstva sklopa NI. 9. Nacrtajte simbol sklopa NI s tri ulaza i napišite pripadni algebarski izraz i ta blicu stanja. 10. Nacrtajte dijagram izlaznog napona sklopa NI uz zadanu pobudu na ulazu (slika 2.34.).

O

a_

m

T _ n _ m

" L n _ n _

Slika 2.34. Im pulsna p o b u d a sklopa N I za z a d a ta k 10.

LOGIČKI SKLOPOVI

11. Objasnite logička svojstva sklopa NILI. 12. Nacrtajte simbol sklopa NILI s tri ulaza i napišite pripadni algebarski izraz i tablicu stanja. 13. Nacrtajte dijagram izlaznog napona sklopa NILI za zadanu pobudu (slika 2.35.).

^j n j n j i j _iJ i_ r L r L A B

C

Slika 2.35. Impulsna pobuda sklopa NILI za zadatak 13.

14. Nacrtajte logičku shemu sklopa koji obavlja logičku operaciju Y = (A + B) ■C. Tablicom stanja prikažite logička svojstva sklopa. 15. Za sklop prema zadanoj logičkoj shemi (slika 2.36.) napišite algebarski izraz i tablicu stanja.

Slika 2.36. Shema složenog logičkog sklopa za zadatak 15.


2.2. LOGIČKA ALGEBRA Temeljna pravila logičke algebre Zakoni logičke algebre De Morganovi teoremi Dvojnost logičkih operacija Univerzalnost sklopova NI i NILI Pregled ključnih pojmova Pitanja i zadaci za ponavljanje Engleski matematičar George Boole objavio je 1854. knjigu u kojoj je utvrdio postavke matematičkih operacija koje su se kasnije pokazale kao izuzetno pogo dno sredstvo za opis djelovanja elemenata koji mogu poprimiti samo dvije vrije dnosti, što je upravo slučaj s digitalnim sklopovima. U ovom će se poglavlju razmotriti temeljna pravila, teoremi i zakoni logičke, odnosno Booleove algebre i njihova primjena u rješavanju problema realizacije složenih logičkih sklopova.

TEMELJNA PRAVILA LOGIČKE ALGEBRE Pravila za operacije s jednom promjenljivom ulaznom veličinom (varijablom) pri kazana su na slici 2.37. A je ulazna veličina koja može biti 0 ili 1. Ako je na jednom ulazu sklopa I promjenljiva veličina A , a drugi ulaz je u sta nju 0, izlaz Y je stalno u stanju 0 bez obzira na vrijednost promjenljive veličine A (slika 2.37.a). Ako je drugi ulaz sklopa I u stanju 1, tada je izlaz sklopa uvijek je dnak ulaznoj veličini A (slika 2.37.b). Kad se na oba ulaza sklopa I dovede ista promjenljiva veličina, izlaz je jednak toj promjenljivoj veličini (slika 2.37.c). Ako se na jedan ulaz sklopa I dovede promjenljiva veličina A , a na drugi ulaz njezin komplement, izlaz je uvijek u stanju 0 bez obzira na vrijednost promjenljive veliči ne, jer je jedan od ulaza sklopa I uvijek u stanju 0 (slika 2.37.d). Ako je na jednom ulazu sklopa ILI promjenljiva veličina A, a na drugom ulazu je stanje 0, tada je izlaz Y uvijek jednak ulaznoj veličini A (slika 2.37.e). Ako je drugi ulaz sklopa ILI u stanju 1, izlaz Y je stalno u stanju 1 bez obzira na vrije dnost promjenljive ulazne veličine A (slika 2.37.f). Kad se na oba ulaza sklopa ILI dovedu iste ulazne veličine, izlaz je jednak stanju ulaza (slika 2.37.g). Ako se na jedan ulaz sklopa ILI dovede promjenljiva veličina A , a na drugi ulaz njezin kom plement A , izlaz je uvijek u stanju 1 bez obzira na vrijednost promjenljive veličine A , jer je jedan od ulaza uvijek u stanju 1 (slika 2.37.h). Ako se promjenljiva ulazna veličina A invertira dva puta uzastopce, rezultat je jednak vrijednosti same ulazne veličine A (slika 2.37.i).

LOGIČKI SKLOPOVI

a) ° = D

[ 0: *

A -0 = 0

l l i s

A-A=A e) s : j > * /4 + 0 = A

I ,

.4

IjiBBMI

0

0

0

1

0

0

i

0

1

1

i

y

A

•l

Y

A - 1 =/4

0

0

0

0

1

0

1

1

1

1

0

0

/l'

Y

0

; A.

V

/A • 4 = 0

. •' : v 1

0

0

0

0

1

0

1

0

1

1

1

1

1

A

y

h)

f§

ta

*

g) A-r£ > -y

0

0

0

A +A - A

1

1

i

i)

A

j- ' A

r

0

1

0

1

0

i

A=A

b)

0 A

* - r D - y

i

,4 + 1= 1

L j> J > ~ Y

A +A = l

0

1

1

1

0

1

Slika 2.37. Temeljna pravila logičke algebre

ZAKONI LOGIČKE ALGEBRE Pravila za operacije s više promjenljivih ulaznih veličina nazivaju se zakoni logičke algebre. To su zakoni komutacije, asocijacije i distribucije. Zakoni komutacije i asocijacije su očigledni, dok je za zakone distribucije izveden dokaz tablicom sta nja (slika 2.40.).

A ■B = B - A

-

=

Z

[ >

2=D >- ■ ° = D Slika 2.38. Zakoni komutacije

Zakoni komutacije (engl.commutative laws) pokazuju da redoslijed dovođenja promjenljive ulazne veličine na ulaze logičkog sklopa nema utjecaja na rezultata logičke operacije.


A ■B

C = (A B )

C - A ■(B C)

A—_ _ Y

g = L J -y

=

A B

C /\ + B + C = (/\ + B) + C=>A + (e+C )

A- p \ _ T x

"a = T > -y

B - L » '*

0

_j

I fesss®®8®^

y

A

_ B Q

Slika 2.39. Zakoni asocijacije a)

A - (B + C) = A • B + A ■C

b)

A + B C = ( A + B ) ( A + C)

c

s

A

B- C

y

c

B

• /I

(A + b;

jjjjBB

Y

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 0 0 0 1 1

0 1 0 X 0 1 1 1

0

0

0

0

0

0

0

0

1

1

1

1

0

1

0

1

0

0

0

1

1

1

1

1

1

0

0

0

1

0

1

0

1

1

1

1

1

1

0

1

1

1

1

1

1

1

1

1

Slika 2.40. Z a k o n distribucije

LOGIČKI SKLOPOVI

59

Zakoni asocijacije (engl. associative laws) pokazuju da način svrstavanja ula znih veličina kod I i ILI operacije nema utjecaja na rezultat. Prema prvom zakonu distribucije (engl. distributive laws)i ako u logičkom zbroju dva ili više članova postoji zajednički član taj se član može izlučiti ispred zagrade (slika 2.40.a). Drugi zakon distribucije pokazuje jednakost logičkog zbroja jedne varijable (A) i umnoška dviju varijabli (B C) s logičkim umnoškom dva zbroja varijable A sa svakim od članova B i C posebno (slika 2.40.b). Primjer_________________________________________________________________ Primjenom pravila logičke algebre pojednostavniti logičku operaciju Y = A ( B + C ) + A - C +B Z = A - ( B + C ) + A C +B =A ■B +A ■C +A ■C + B

zakon distribucije

=A ■B + B + A ■C

zakon komutacije, pravilo X + X = X

= (A + B) ■(B + B) +A ■C

zakon distribucije

=A+B+A-C

pravilaX + X = 1 i X - 1 = X

=A ■(1 + C) +B

zakon distribucije

=A+B

pravilo X + 1 = 1

Y = A - {B + C ) + A - C + B = A + B

Slika 2.41. Primjer pojednostavnjene logičke operacije primjenom pravila logičke algebre

Primjer (slika 2.41.) pokazuje kako se primjenom pravila logičke algebre može pojednostavniti složena logička operacija, odnosno složeni logički sklop koji tu operaciju obavlja. Postupak pojednostavnjivanja logičkog sklopa naziva se minimizacija. Sklop zadan algebarskim izrazom Y = A (B +C )+ A C + B nije u svom minimalnom obliku. Provedenim postupkom minimizacije sveden je na minimalan oblik Y = A + B .


Za sklopove koji nemaju svoj minimalan oblik kaže se da imaju zalihost (ređundancija). Sklop sa zalihošću je složeniji, ali ima veću pouzdanost. Neki dio složenog sklopa može biti u kvaru a da izlazi ipak daju ispravan rezultat.

DE MORGANOVI TEOREMI Među najvažnijim teoremima logičke algebre su De Morganovi teoremi. U potre bljavaju se vrlo često u postupku pojednostavnjivanja logičkih operacija logičkih umnožaka ili logičkih zbrojeva s invertiranim ulaznim veličinama.

A+ b -=A ■ B

•s =A + B Bi A r 00111 01101 10011 11000

A

2 = 0

jgj B A r. 0 0 1 1 i a —f > n 01100 10010 K T - L / 11000

=

o

Slika 2.42. De Morganovi teoremi

De Morganovi teoremi upućuju na međusobnu dvojnost pojedinih logičkih operacija i mogućnost realizacije logičkih sklopova samo sklopovima NI i NILI (slika 2.43.).

A+B=A B

A -B-A + B

= D Ii A

/T Y

0 0 1 1 0

a

— r ^ > © —i

0 1 1 0 1

A B

1 0 0 1 1 0

0 1 1 0 0

1 0 0 1 1 1 1 0 0 1

1 = 0 B

1 0 0 1 0 e “i >

J

1 1 0 0 1

Slika 2.43. Drugi oblik De Morganovih teorema

.Primjer Primjenom De Morganovih teorema pojednostavniti logičku operaciju Y=A+B+C Y = A +B + C = A B + C = A B C = A B C Primjenom De Morganova teorema smanjen je broj inverzija ulaznih veličina (slika 2.44.).

LOGIČKI SKLOPOVI

Slika 2.44/Primjena De Morganovih teorema: a) zadani sklop, b) pojednostavnjeni sklop

DVOJNOST LOGIČKIH OPERACIJA Ako se invertiranjem ulaznih i izlaznih veličina od jedne logičke operacije dobije druga i obrnuto, tada su te dvije operacije međusobno dvojne (đualne). Na slici 2.45. pokazano je da su međusobno dvojne logičke operacije I i ILI. To znači da se s pomoću logičkih sklopova I i NE može realizirati operacija ILI, odnosno s pomoću sklopova ILI i NE operacija I. Prema tome, pri korištenju osnovnih logičkih operacija može se jedna od međusobno dvojnih operacija izos taviti jer se može realizirati uporabom preostalih dviju osnovnih operacija. U po rabom samo sklopa I i NE, odnosno ILI i NE mogu se obaviti sve jednostavne i složene logičke operacije. A— B —c o

s ^ D ~ r B

|' A

Y

B

A |

Y

0

0

0

0

0

1

1

0

0

1

0

0

1

1

0

1

1

0

0

1

0

0

1

1

1

1

1

1

1

0

0

1

MBiBiIllll

Y=A B = A + B operacija ILI

Y =A B operacija I

a = 0 > li

i

i

“

o 0 1 1

i

A

V

0 1 0 1

0 1 1 1

Y=A + B operacija ILI

B

/\

" s

K

•>

0

0

0

1

1

i

0

1

0

1

0

0

0

1

0

1

1

0

0

1

Y=A+B=AB operacija I

Slika 2.45. M eđ u so b n a dvojnost logičkih o p e ra cija I i IL I

Digitalna elefđronika I.

Međusobno su dvojne i operacije NI i NILI (slika 2.46.). A—

D

7-Y

A B ^ zy °~ Y

B

/l

B

A

s

i?

Y

0

0

1

0

0

1

1

1

0

1

1

0

1

1

0

0

1

0

1

1

0

0

1

0

1

1

0

1

1

0

0

0

Y =A B = A - B = A + B operacija NILI

Y=A ■B operacija NI

=

= £> >

B 0 0 1 1

r

B

/i

0

0

i

0

1

0

1

0

0

1

1

0

0

^ >t 0 1 0 1

B

A

i i 0 0

1 0 1 0

r i i i 0

Y = A + B = A + B = A ■B operacija NI

Y=A + B operacija NILI

Slika 2.46. Međusobna dvojnost logičkih operacija NI i NILI

Operacija NE nema druge sebi dvojne operacije. Invertiranjem ulaznih i izla znih veličina NE operacije ponovo se dobije operacija NE (slika 2.47.). To znači da je operacija NE sama sebi dvojna. A — J ^ > o —,4

A 0 1

Y 1 0

Y =A operacija NE

A—

A—

;- A 0 1

4, i 0

.4

0 1

A

I I I 1 0

Y =A operacija NE

Slika 2.47. Dvojnost operacije NE

Kad je na ulazu ili izlazu logičkog sklopa znak inverzije (kružić), kaže se da je na ulazu, odnosno izlazu, djelotvoran signal logičko stanje 0 (engl. active low). Ako na ulazu i izlazu sklopa nema znaka inverzije, tada je na njima djelotvoran signal logičko stanje 1 (engl. active high).

LOGIČKI SKLOPOVI

djelotvoran signal 1

®


I*



Izlaz je 1 kad su svi ulazi 1.

Izlaz je 0 kad je bilo koji ulaz 0.



Y =A + B

Y= >4 • B

= A+B djelotvoran signal 1




Slika 2.48. Interpretacija simbola logičkih sklopova I i ILI

Za sklop I prikazan standardnim simbolom može se reći da je na izlazu djelo tvoran signal logičko stanje 1. Izlaz je u stanju 1 kad su svi ulazi u stanju 1. Za sklop I prikazan dvojnim simbolom na izlazu je djelotvoran signal 0. Izlaz je u sta nju 0 kad je bilo koji od ulaza u stanju 0. Na isti način moguće su interpretacije i ostalih osnovnih logičkih sklopova (slika 2.48. i 2.49.). djelotvoran signal 0


Y=Al3 djelotvoran signal 1




djelotvoran signal 0 Y=A + B

djelotvoran signal 1 AB-

Y = A ■B =A + B





Slika 2.49. Interpretacija simbola logičkih sklopova NI i NILI

Uporaba dvojnih simbola u logičkim shemama složenih logičkih sklopova omo gućuje lakšu interpretaciju svojstava i rada sklopa.

Primjer

Primjenom dvojnih simbola modificirati logičku shemu sklopa izvedenog s po moću sklopova NI, u shemu izvedbe s osnovnim logičkim sklopovima (slika 2.50.a).


U logičkoj shemi složenog sklopa izvedenog s pomoću tri sklopa NI moguće je zamijeniti sklopove NI dvojnim simbolima (slika 2.50.b). Ako se dvojnim simboli ma zamijeni izlazni sklop NI i eliminiraju uzastopne inverzije, dobije se logička shema sa sklopovima I i ILI (slika 2.40.c). Djelotvoran signal na ulazima i izlazu je 1. Iz ove logičke sheme lako je uočljivo svojstvo sklopa po kojemu je izlaz 1 kad su A =B = 1 ili C = D = 1. Ovakav je prikaz povoljan kada sklop stanjem 1 na izla zu aktivira sljedeći sklop ili uređaj. a)

d) :

|:W | 0

B

• A

0

0

0

0

0

0

0

1

0

0

0

1

0

0

0

0

1

1

1

0

1

0

0

0

0

1

0

1

0

0

1

1

0

0

d

Y

0

1

1

1

1

1

0

0

0

0

1

0

0

1

0

1

0

1

0

0

1

0

1

1

1

1

1

0

0

1

1

1

0

1

1

1

1

1

0

1

1

1

1

1

1

Slika 2.50. Uporaba dvojnih simbola u logičkim shemama složenih logičkih sklopova

Opće pravilo za prikaz logičkih shema složenih logičkih sklopova kaže da se, kad je god moguće, međusobno vezuju invertirajući izlazi i ulazi (djelotvoran si gnal 0), odnosno neinvertirajući izlazi i ulazi (djelotvoran signal 1).

LOGIČKI SKLOPOVI

UNIVERZALNOST LOGIČKIH SKLOPOVA NI I NILI Svojstvo je sklopova NI i NILI da se svaka osnovna, a prema tome i složena, lo gička operacija može ostvariti uporabom samo sklopova NI (slika 2.51.) ili samo sklopova NILI (slika 2.52.). Kad se sklop NI upotrebljava kao sklop NE, koristi se samo jedan ulaz. Preos tali ulazi moraju biti u stanju 1 (slika 2.51.a). Budući da sklop NI daje invertiranu operaciju I, ponovnim invertiranjem izlaza sklopa NI dobije se operacija I (slika 2.51.b). Postupak za realizaciju sklopa ILI s pomoću sklopa NI slijedi iz De Morganova teorema. Ulazne veličine prvo se invertiraju i potom dovedu na ulaz sklo pa NI (slika 2.51.c).

li

—A 1

a) a s iB ll

A

i

0

1

0

1

0

A— sklop NE

b) AB Y - A ■B = A ■B

:= D A —

1—

-

y

1 r

Y = A ■B = A +B

: y:

A B

■B

0

0

1

0

0

1

1

0

; =

1

0

1

0

sklop I

1

1

0

i

o

B

A

A

B

V

U

t)

1

1

0

0

1

1

0

1

2 = 0 ’

1

0

0

1

1

sklop ILI

1

1

0

0

1

Slika 2.51. Izvedba osnovnih logičkih sklopova uporabom sklopova NI

Primjer__________

Nacrtati shemu sklopa za obavljanje logičke operacije Y = A + B ■C uporabom sklopova NI. U logičkoj shemi sklopa izvedenog uporabom osnovnih logičkih sklopova (slika 2.52.a) zamijene se osnovni logički sklopovi njihovim ekvivalentima izvedenim s pomoću sklopova NI (slika 2.52.b). Tako dobivena shema složenog sklopa izve denog s pomoću sklopova NI može se pojednostavniti ispuštanjem dvaju uza stopnih invertora (slika 2.52.c). Do istog rezultata moguće je doći izravnom pri mjenom De Morganova teorema na zadanu logičku operaciju. Na temelju dobi vene logičke jednadžbe dolazi se do logičke sheme sklopa izvedenog s pomoću sklopova NI (slika 2.52.d). Pripadna tablica stanja pokazuje da sklop obavlja identičnu operaciju kao i sklop izveden uporabom osnovnih logičkih sklopova.


c 0 0 0 0 1 1 1 1

y=A+e-c

B

A

BC

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 0 0 0 1 1

V 0 1 0 1 0 1 1 1

1 1 1 1 1 1 0 0

Y 0 1 0 X 0 1 1 1

b)

BC Y=A-B-C

Y = A - B ■C

d) Y=A+BC=ABC

c 0 0 0 0 1 1 1 1

B

0 0 1 1 0 0 1 1

/I 0 1 0 1 0 1 0 1

A\

1 0 1 0 1 0 1 0

Slika 2.52. Izvedba složene logičke operacije uporabom sklopova NI

Kad se sklop NILI upotrebljava kao sklop NE koristi se jedan ulaz, a preostali ulazi moraju biti u stanju 0 (slika 2.53.a). Kako sklop NILI daje invertiranu ope raciju ILI, ponovnim invertiranjem izlaza sklopa NILI dobije se operacija ILI (sli ka 2.53.b). Postupak za izvedbu sklopa I uporabom sklopova NILI slijedi iz De

LOGIČKI SKLOPOVI

Morganova teorema. Ulazne veličine se prvo invertiraju i onda dovedu na ulaz sklopa NILI (slika 2.53.c).

A

o=

0

' -

A + 0 =A

0

.-i

r

0 0

0 1

0

i

sklop NE

b) A +B Y =A + B =A + B

B

/l

A +B

Y

0

0

1

0

0

1

0

1

A B

1

0

0

1

sklop ILI

1

1

0

1

B

fi ■ 0

j B

y & - Y =A + B --A ■B

•

1

1

0

0

i

1

0

0

A■ B—

1

0

0

I

0

sklop I

1

1

0

0

1

0

B—

A

Slika 2.53. Izvedba osnovnih logičkih sklopova uporabom sklopova NILI

Primjer Nacrtati shemu sklopa izvedenog samo uporabom sklopova NILI za logičku operaciju Y = (A + B) ■(A + D). Y=lfi + B) ■(A+ C)

A

=A+B+A+C

B

Slika 2.54. Izvedba sklopa za složenu logičku operaciju uporabom sklopova NILI


PREGLED KLJUČNIH POJMOVA B ooleova alg eb ra (engl. Boolean algebra) - logička algebra, nazvana prema Georgeu Booleu koji je utvrdio temeljne postavke logičke algebre De M o rg a n o v i te o re m i (engl. De Morgan Theorems)

X + Y = X - Y odnosno X + Y = x T f i X ^ Y = X + Y odnosno X Y = X + Y d v o jn o st (dualnost) logičkih o peracija - međusobno su dvojne one logičke operacije kod kojih se invertiranjem ulaz nih i izlaznih veličina od jedne operacije dobije druga; međusobno su dvojne operacije I i ILI, odnosno NI i NILI lo g ič k a a lg e b ra

- nazvana i Booleova algebra, matematičke operacije s varijablama koje mogu imati samo dvije vrijednosti m in im a ln i o b lik lo g ič k e o p e ra c ije

- složena logička operacija izvedena s najmanjim mogućim brojem osnovnih logičkih operacija te m e ljn a p ra v ila lo g ič k e a lg e b re za o p e ra c ije s je d n o m v a rija b lo m

A - 0=0 .4 + 0 =.4

A ■1 =A .4 + 1 = 1

A-A=A A + A =A

A-A=0 A+A =1

I=A

u n iverzalnost logičkih sklopova - svojstvo sklopova NI i NILI da se svaka osnovna i složena logička operacija može izvesti samo sklopovima NI, odnosno samo sklopovima NILI z a ko n i a s o c ija c ije (engl. associative laws)

Y = A B C = (A B) C = A B C

A + B + C = (A + B) + C =A + (B + C)

z a ko n i d is trib u c ije (engl. distributive laws)

A(B+C)=AB+AC

A + B -C =(A+B)(A+C)

z a ko n i k o m u ta c ije (engl. commutative laws)

A B = B A

A+B=B+A

LOGIČKI SKLOPOVI

PITANJA I ZADACI ZA PONAVLJANJE 1. Navedite sva temeljna pravila logičke algebre za operacije s jednom ulaznom veličinom. 2. Navedite zakone komutacije, asocijacije i distribucije. Za svaki zakon navedite pripadne sheme logičkih sklopova kojima se može dokazati valjanost zakona. 3. Primjenom pravila logičke algebre pojednostavnite logičku operaciju Y = A C + B C + A B C. Nacrtajte logičku shemu sklopa za zadanu i pojednostavnjenu operaciju. Re zultat provjerite tablicama stanja za oba sklopa. 4. Primjenom pravila logičke algebre pojednostavnite logičku operaciju Y = A B ■C + A B Č + B C D. Nacrtajte logičku shemu sklopa za zadanu i pojednostavnjenu operaciju. Re zultate provjerite tablicama stanja za oba sklopa. 5. Navedite De Morganove teoreme i pripadne logičke sklopove kojima je mo guće dokazati valjanost teorema. 6. Primjenom De Morganovih teorema u logičkom izrazu za operaciju Y = ( A+C) ■( B +D ) zamijenite sve znakove • (operacija I) znakovima + (operacija ILI). 7. Primjenom De Morganovih teorema u logičkom izrazu za operaciju Y=A+BC zamijenite sve znakove + (operacija ILI) znakovima • (operacija I). 8. Što znači dvojnost (dualnost) logičkih operacija? Koje su logičke operacije međusobno dvojne? 9. Kako se mogu ostvariti osnovni logički sklopovi uporabom sklopova NI? 10. Kako se mogu ostvariti osnovni logički sklopovi uporabom sklopova NILI? 11. Izvedite uporabom sklopova NI zadani logički sklop (slika 2.55.a). a)

b)

Slika 2.55. Logičke sheme sklopova (zadaci 11. i 12.)

12. Izvedite uporabom sklopova NILI zadani logički sklop (slika 2.55.b). 13. Izvedite uporabom sklopova NI sklop koji obavlja logičku operaciju Y = A ■B + A ■C + B ■C. 14. Izvedite uporabom sklopova NILI sklop koji obavlja logičku operaciju Y = ( A + B ) ■(A +C) ■(B + C).


2.3. SLOŽENI LOGIČKI SKLOPOVI Minterm Maksterm Isključivo ILI i isldjučivo NILI Pregled ključnih pojmova Pitanja i zadaci za ponavljanje U ovom će se poglavlju razmotriti projektiranje složenih logičkih sklopova. Dvije osnovne mogućnosti projektiranja složenih logičkih sklopova su metoda lo gičkog zbroja logičkih umnožaka (engl. sum-of-products method) ili zbroj minterma, te metoda logičkog umnoška logičkih zbrojeva (engl. product-of-sums m et hod) ili umnožak maksterma. Dobiveni algebarski izrazi za složene logičke opera cije nisu uvijek minimalnog oblika pa se onda još provodi postupak minimizacije.

MINTERM S dvije ulazne promjenljive veličine moguće je načiniti četiri različite operacije lo gičkih umnožaka (engl. fundamental products). To su: A-B, Y = A -B = m0

s

. /V

0

0

1

0

1

0

1

0

0

1

1

0

h

A

I S il i

0

0

0

0

1

0

1

0

1

1

1

0

A-B,

A-B

i

A-B. Y= A B = m t

' B

A

0 0 1 1

0 1 0 1

‘n 0 0 1 1

.

0 1 0 1

m, 0 1 0 0

11188 0 0 0 1

Slika 2.56. M ogući logički um nošci s dvije u lazn e varijable

LOGIČKI SKLOPOVI

Ako se za svaku od ovih operacija napravi tablica stanja za moguće vrijednosti varijabli na ulazu (slika 2.56.), vidi se da se u izlaznom stupcu svaki put dobije sa mo jedna jedinica. Ovakva logička operacija, koja na izlazu daje jedinicu samo za jednu ulaznu kombinaciju, a za sve ostale ulazne kombinacije na izlazu je logička nula, naziva se m interm jer je broj jedinica na izlazu minimalan. Minterm se može ostvariti tako da se koristi operacija I, s tim da se one ula zne veličine koje su u stanju 0 u kombinaciji koja daje izlaz 1 prethodno invertira ju (slika 2.56.). S dvije ulazne varijable moguće je izvesti četiri različita minterma, tj. upravo toliko koliki je broj različitih kombinacija s dvije ulazne varijable, odnosno koliki je mogući broj osnovnih logičkih umnožaka. To znači da s tri ulazne varijable pos toji osam minterma, s četiri šesnaest itd,

Primjer_________________________________________________________________ Realizacija minterma m 2 s tri ulazne varijable. Minterm m 2 znači da je izlaz jednak 1 za ulaznu kombinaciju 010. Stoga je lo gička jednadžba minterma: m 2 =A B ■C što znači da ulazne veličine A i C treba prethodno invertirati i tada zajedno s B dovesti na ulaz sklopa I. llilpj ■ ■ ■ ' /i ..;, ;

c

.i

0

0

0

0 0

0 1

1 0

0

1

1

1 0

1

0

0

0

1

0

1

0

1

1

0

0

1

1

1

0

0 0

Slika 2.57. Tablica stanja i logička

za minterm m 2 s tri ulazne varijable

Kad je potrebno ostvariti logičku operaciju koja na izlazu daje jedinicu za više ulaznih kombinacija, koristi se logičld zbroj minterma (engl. the sum-of-products method). Logička shema takvog sklopa sastoji se od određenog broja sklopova I s potrebnim invertorima i jednog sklopa ILI na čije se ulaze vežu izlazi sklopova I (engl. AND-OR netvvork).


Prim jer

Realizacija složene logičke operacije zadane tablicom stanja:

c 0 0 0

0 0

0

y 0

1

0

1

0

i 0 0

B

0

1

1

1

0

1

0 0

1

i

1

1

0

0

1

1

1

0

Iz tablice stanja proizlazi da izlaz mora biti u stanju 1 za dvije ulazne kombina cije: 010 i 101. Operaciju je moguće realizirati logičkim zbrojem dvaju minterma prema logičkoj jednadžbi Y = A - B ■Č + A B ■C

Za realizaciju ove operacije potrebna su dakle tri invertora, dva sklopa I s tri ulaza i jedan sklopa ILI s dva ulaza. Primjenom De Morganova teorema na algebarski izraz za zadanu funkciju do bije se izraz koji omogućuje realizaciju iste logičke operacije samo logičkim sklo povima NI. Iz logičke sheme (slika 2.58.) vidi se da je za realizaciju iste operacije sada potrebno četiri sklopa NI s dva ulaza i dva sklopa NI s tri ulaza. Y=AB-C-AB-C a)

b)

Slika 2.58. Realizacija složene logičke operacije s pomoću logičkog zbroja minterma: a) izvedba osnovnim logičkim sklopovima, b) izvedba sklopovima NI

LOGIČKI SKLOPOVI

MAKSTERM S dvije ulazne varijable moguće je učiniti četiri različite operacije logičkih zbroje va. To su: A+B,

A+B,

A+B

i

A+B.

Ako se za svaku od ovih operacija napravi tablica stanja za moguće vrijednosti varijabli na ulazu (slika 2.59.), vidi se da se u izlaznom stupcu svaki put dobije sa mo jedna nula. Y = A + B - M„

Y - A + B = M1

B

■:a ,

•Vio

B

: A

0

0

0

0

0

i

0

1

1

0

1

0

1

0

1

1

0

i

1

1

1

1

1

i

Y=>ua=

m2

K 0

0

i

0

i

i

1

0

0

1

1

1

Y = A + B = M,

% 0 0 1 1

.4 0 1 0 1

' 1 1 1 0

Slika 2.59. Mogući logički zbrojevi s dvije ulazne varijable

Ovakva logička operacija koja na izlazu daje nulu samo za jednu ulaznu kom binaciju, a za sve ostale ulazne kombinacije na izlazu je jedinica, naziva se maksterm jer je broj jedinica na izlazu maksimalan. Maksterm se može ostvariti tako da se koristi operacija ILI s tim da se one ulazne veličine koje su u stanju 1 u kombinaciji koja daje izlazno stanje 0, pretho dno invertiraju. S dvije ulazne varijable moguće je izvesti četiri različita maksterma, tj. upravo onoliko koliki je broj različitih kombinacija s dvije ulazne varijable. Prema tome, s tri ulazne varijable postoji osam maksterma, s četiri šesnaest itd.


Primjer Realizacija maksterma M 2 s tri ulazne varijable. Maksterm M 2 znači da je izlaz u stanju 0 za ulaznu kombinaciju 010. Iz toga slijedi algebarski izraz za M2 M2= A + B + C To znači da se ulazna veličina B treba prethodno invertirati i zajedno s ^ i C dovesti na ulaz sklopa ILI (slika 2.60.).

c

ft

A

0

0

0

1

0

0

1

1

0

1

0

0

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

1

1

1

1

1

"

Slika 2.60. Tablica stanja i logička shema maksterma M2 s tri ulazne promjenljive veličine

Kad je potrebno ostvariti logičku operaciju koja na izlazu daje stanje 0 za više ulaznih kombinacija, koristi se logički umnožak maksterma, tj. osnovnih logičkih zbrojeva (engl. the product-of-sums method). Logička shema takvog sklopa sastoji se od određenog broja sklopova ILI s potrebnim invertorima i jednog sklopa I na čije se ulaze vežu izlazi sklopova ILI (engl. OR-AND network).

LOGIČKI SKLOPOVI

P rim jer

Realizacija složene logičke operacije zadane tablicom stanja:

C I B'

A

0

0

0

1

0

0

1

1

0

1

0

0

1

1

1

1

0

0

1

1

0

1

1

1

0

1

1

1

1

1

Iz tablice stanja proizlazi da izlaz mora biti u stanju 0 za dvije ulazne kombina cije. To su 010 i 101. To znači da se ova operacija može realizirati s pomoću lo gičkog umnoška dvaju maksterma: Y ~ (A + B + C) ■(/! + B + C) Dobiveni algebarski izraz pokazuje da su za realizaciju tablicom zadane opera cije potrebna tri invertora, dva sklopa ILI s tri ulaza i jedan sklop I s dva ulaza (slika 2.61.). Primjenom De Morganova teorema na dobiveni algebarski izraz dobije se oblik logičke jednadžbe koji omogućuju realizaciju iste logičke ope racije samo sklopovima NILI: Y=A+B+C+A+B+C a)

b)

Slika 2.61. Realizacija složene logičke operacije s pomoću logičkog umnoška maksterma: a) izvedba osnovnim logičkim sklopovima, b) izvedba sklopovima NILI


ISKLJUČIVO ILI I ISKLJUČIVO NILI Operacija isključivo ILI, skraćeno EX-ILI (engl. exclusive OR) daje izlaz je dnak stanju 1 ako se ulazne varijable razlikuju. Ako su ulazne varijable jednake, izlaz je u stanju 0 (slika 2.62.). Operacija isključivo ILI naziva se još antivalencija. b)

a) B ' ! 'A 1

Y

0

0

0

0

1

1

1

0

1

1

1

0

c)

đ)

Y= A © B

Slika 2.62. Operacija isključivo ILI: a) tablica stanja, b) standardni simbol sklopa, c) simbol sklopa prema IEC, d) algebarski izraz

Operacija isključivo ILI, odnosno sklop isključivo ILI, može se ostvariti logi čkim zbrojem minterma ili logičkim umnoškom maksterma. Danas se u praksi upotrebljavaju integrirane izvedbe (npr. 7486, 74C86, 74HC86). Primjer_____________________________________ Konstrukcija sklopa za dopuštenje i zabranu prolaza impulsa s dva upravljačka ulaza. Impulsi mogu proći s ulaza na izlaz samo kad je jedan od dva upravljačka ulaza u stanju 1. U svim ostalim slučajevima izlaz sklopa treba biti u stanju 0. Sklop I dopušta prolaz impulsa s jednog ulaza na izlaz kad je drugi ulaz u sta nju 1. Ako je drugi ulaz u stanju 0, tada je i izlaz u stanju 0 bez obzira na sta nje signala na prvom ulazu. Sklop EX-ILI daje izlaz 1 ako su ulazi u različitom stanju. Stoga na njegove ulaze treba dovesti upravljačke signale E1 i E2 . Izlaz sklopa EX-ILI veže se na jedan ulaz sklopa I s dva ulaza. Na drugi ulaz sklopa I dovode se impulsi. Kad su upravljački signali jednaki, sklop EX-ILI daje na ulazu sklopa I stanje 0, što ne dopušta prolaz impulsa i daje na izlazu cijelog sklopa stanje 0 (slika 2.63.). J U X T L

a

E1 E2

Slika 2.63. Sklop za dopuštenje i zabranu prolaza impulsa s dva upravljačka ulaza izveden uporabom sklopa EX-ILI

LO G IČKI SKLOPOVI

Operacija isključivo NILI, skraćeno EX-NILI (engl. exclusive NOR), suprotna je operaciji isključivo ILI. To znači da će izlaz sklopa biti u stanju 1 ako su ulazne veličine međusobno jednake. Ako se ulazne veličine međusobno razlikuju, izlaz je u stanju 0 (slika 2.64.). Operacija isključivo NILI naziva se i ekvivalencija. Logička operacija isključivo NILI, odnosno sklop isključivo NILI mogu se ta kođer ostvariti pomoću logičkih umnožaka maksterma ili logičkog zbroja minter ma. Naravno, moguće je uporabiti i sklop isključivo ILI s dodatkom invertora na izlazu. Osim toga postoje i integrirane izvedbe (npr. 74LS266, 74C266, 74HC266). a)

b)

B ] /l

c)

d)

! Y

0

0

1

0

1

0

1

0

0

1

1

1

Slika 2.64. Operacija isključivo NILI: a) tablica stanja, b) standardni simbol sklopa, c) simbol sklopa IEC, d) algebarski izraz

Primjer Konstrukcija sklopa koji dopušta prolaz impulsa s dva upravljačka ulaza. Im pulsi mogu proći s ulaza na izlaz samo kad je jedan od dva upravljačka ulaza u stanju 1. U svim ostalim slučajevima izlaz sklopa treba biti u stanju 1. Sklop ILI dopušta prolaz impulsa s jednog ulaza na izlaz kad je drugi ulaz u stanju 0. Ako je drugi ulaz u stanju 1, tada je i izlaz stalno u stanju 1 bez obzi ra na stanje signala. Sklopovi koji mogu utvrditi jednakost ili različitost dvaju signala su EX-ILI i EX-NILI. S obzirom da sklop ILI za dopuštenje prolaza impulsa s jednog ula za na izlaz treba na drugom ulazu stanje 0, to za detektiranje upravljačkih si gnala treba uporabiti sklop EX-NILI, jer taj sklop daje na izlazu stanje 0 kad su upravljački signali različiti (slika 2.65.).

J L J U l^ E1 E2

Slika 2.65. Sklop za dopuštenje i zabranu prolaza impulsa s dva upravljačka ulaza izveden uporabom sklopa EX-NILI


PREGLED KLJUČNIH POJMOVA isključivo ILI (engl. exclusive OR)

- logička operacija koja daje na izlazu stanje 1 kad su ulazne varijable različite isključivo NILI (engl. exclusive NOR)

- logička operacija koja daje na izlazti stanje 1 kad su ulazne varijable jednake logički umnožak maksterma (engl. the product-of-sum s method)

- postupak za realizaciju složenih logičkih operacija logički z b r o j minterma (engl. the sum -of-products m ethod)

- postupak za realizaciju složenih logičkih sklopova maksterm

- logička operacija koja u izlaznom stupcu daje samo jedanput stanje 0 minterm - logička operacija koja u izlaznom stupcu daje samo jedanput stanje 1

LO G IČKI SKLOPOVI

Tablica 2.1. Pregled mogućih funkcija s dvije varijable

Algebarski izraz

Naziv funkcije

11

<
Y 0000

konstanta

Y 0001

'

V 0010

inhibicija

funkcija nema smisla jer Y ne ovisi o A i S A— B—

A-B

A-B

A-B

Y 1000

NILI

a

Y 0011

identitet

B

Y 0101

identitet

A

Y 0110

EX-ILI (antivalencija)

A®B

Y 1001

EX-NILI (ekvivalencija)

a

Y 1010

negacija

A

Y 1100

negacija

B

Y 0111

ILI

A +B

Y 101.1

implikacija

A +B

Y 1101 ■ m

implikacija

A +B

NI

A +B=A~B

konstanta

funkcija nema smisla jer Y ne ovisi o A i B

Y 1110 ! y 1111


0

~

~

y ~ y

A—

inhibicija

- b =a T

O

A -C

Y 0100

|

Simbol

b

®b

y

£

: 1

> >

B—

' - 7

'^ ° ~ Y

A—

c > -

A— B —e

— Y

~

y ~ v

PITANJA I ZADACI ZA PONAVLJANJE 1. 2. 3. 4. 5.

Objasnite pojam logičke operacije minterm. Kako je moguće realizirati sklop za operaciju minterm? Objasnite pojam operacije maksterm. Kako je moguće realizirati sklop za operaciju maksterm? Napišite tablicu stanja, algebarski izraz i logičku shemu za minterm m 9 s četiri ulazne varijable. 6. Napišite tablicu stanja, algebarski izraz i logičku shemu za maksterm M I0 s če tiri ulazne varijable. 7. Napišite tablicu stanja i algebarski izraz (logički zbroj minterma) te nacrtajte logičku shemu za operaciju koja daje izlaz Y = 1 kad su ulazne varijable A = l, B = l, C = l i A = l, B = 0, C = l . Provedite postupak minimizacije i nacrtajte logičku shemu sklopa s minimalnim brojem elemenata. 8. Napišite tablicu stanja i algebarski izraz (logički umnožak maksterma) te na crtajte logičku shemu za operaciju koja daje izlaz Y = 0 kad su ulazne varijable A = 0, B = 0, C = 0 i A = 0, B = 1, C = 0. Provedite postupak minimi zacije i nacrtajte logičku shemu sklopa s minimalnim brojem elemenata. 9. Objasnite pojam operacije isključivo ILI, napišite algebarski izraz, tablicu sta nja i simbol sklopa. 10. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo ILI ostva renog s pomoću logičkog zbroja minterma. 11. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo ILI ostva renog s pomoću logičkog umnoška maksterma. 12. Objasnite pojam logičke operacije isključivo NILI, napišite tablicu stanja i simbol sklopa. 13. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo NILI os tvarenog s pomoću logičkog zbroja minterma. 14. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo NILI os tvarenog s pomoću logičkog umnoška maksterma. 15. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo ILI ostva renog uporabom samo sklopova NI. 16. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo ILI ostva renog uporabom samo sklopova NILI. 17. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo NILI os tvarenog uporabom samo sklopova NI. 18. Napišite algebarski izraz i nacrtajte logičku shemu sklopa isključivo NILI os tvarenog uporabom samo sklopova NILI. 19. Za koje ulazne kombinacije sklopa (slika 2.66.a) je izlaz Y u stanju 1? 20. Za koje ulazne kombinacije sklopa (slika 2.60.b) je izlaz Y u stanju 1? 21. Nacrtajte logičku shemu sklopa koji će dopustiti prolaz impulsa kad su dva upravljačka signala jednaka. U svim ostalim slučajevima na izlazu sklopa tre ba biti stanje 0.

LO G IČ K I SKLOPOVI

Slika 2.66. Logičke sheme sklopova za zadatke 19. i 20,

22. Nacrtajte logičku shemu sklopa koji će dopustiti prolaz impulsa kad su dva upravljačka signala jednaka. U svim ostalim slučajevima na izlazu sklopa tre ba biti stanje 1.


3. SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA

3.1. Karakteristične veličine integriranih digitalnih sMopova 3.2. Skupine integriranih digitalnih sklopova s bipolarnim tranzistorima 3.3. Skupine integriranih digitalnih sldopova s unipolarnim tranzistorima 3.4. Međusobno spajanje sklopova različitih skupina 3.5. Prijenos digitalnih signala linijama 3.6. Pronalaženje kvarova digitalnih sklopova

Već je spomenuto da se .digitalni sklopovi proizvode u integriranoj izvedbi u širo kom rasponu od osnovnih logičkih sklopova do vrlo složenih sustava smještenih u jedno kućište. Diskretne komponente koriste se kad su potrebne kapacitivnosti, induktivnosti, otpori većih vrijednosti ili sklopovi većih snaga. U tom se slučaju ove komponente dodaju izvana integriranim digitalnim sklopovima. Svi integrirani digitalni sklopovi mogu se svrstati u nekoliko skupina koje su nastale tijekom razvoja njihove proizvodnje. Sklopovi unutar jedne skupine stan dardizirani su i prilagođeni za međusobno spajanje. Za sklopove pojedine skupine karakteristični su: temeljni sklop na čijoj izvedbi se temelje svi ostali sklopovi u skupini, napon napajanja, ulazni i izlazni naponi i struje, faktor razgranjivanja, utrošak snage, brzina rada, imunost na smetnje i izbor sklopova. Integrirani digitalni sklopovi mogu se podijeliti u dvije velike skupine na teme lju tipa tranzistora koji čini osnovnu komponentu sklopa. Kod skupina TTL i ECL koriste se bipolarni tranzistori kao glavne komponete sklopova. U skupinama in tegriranih sklopova s unipolarnim tranzistorima upotrebljavaju se tranzistori s efektom polja s izoliranom upravljačkom elektrodom (MOSFET) kao glavni ele menti. Ovamo spadaju skupine MOS i CMOS. Sklopovi skupine BiCMOS sadrže bipolarne i unipolarne tranzistore. U ovom će se poglavlju prikazati osnovna svojstva skupina integriranih digital nih sklopova koji se danas upotrebljavaju. Naglasak je na temeljnom sklopu sku pine. Izvedbe složenijih sklopova obrađuju se u idućim poglavljima.

SKUPINE INTEGRIRANIH DIG ITALNIH SKLOPOVA

3.1. KARAKTERISTIČNE VELIČINE INTEGRIRANIH DIGITALNIH SKLOPOVA Napon i struja napajanja sklopova Ulazni i izlazni naponi Ulazne i izlazne struje Faktor razgranjivanja Imunost na smetnje Brzina rada Pregled ključnih pojmova Pitanja i zadaci za ponavljanje

NAPON I STRUJA NAPAJANJA SKLOPOVA Za svaku skupinu integriranih sldopova karakteristična je vrijednost napona napa janja (engl. DC power supply). Većina sklopova ima dva izvoda na koje se spaja izvor napona napajanja. Jedan izvod označava se s Ucc , UDD , JJEE i slično (engl. Vcc, VDD, VEE od voltage = napon). Na taj izvod spaja se jedan pol izvora napaja nja, najčešće pozitivan. Drugi pol izvora spaja se na izvod označen s GND (engl. ground = zemlja) koji je vezan na zajedničku točku sklopa i uzemljen. ICod inte griranih sklopova koji sadrže više istovjetnih logičkih sklopova u jednom kućištu, jedan par izvoda za napajanje zajednički je za sve pojedine logičke sklopove. Poje dini sklopovi zahtijevaju više od jednog napona napajanja, pa prema tome i odgo varajući broj izvoda. U shemama složenih logičkih sklopova izostavlja se crtanje izvoda za napajanje. Već je u prvom poglavlju spomenuta važnost ispravnog spajanja izvoda za va ljano funkcioniranje integriranog digitalnog sklopa. Osnovni preduvjet za rad digi talnog sklopa je ispravan spoj napona napajanja. Neispravno spojen napon napa janja ne samo što onemogućava rad sklopa, nego može uzrokovati njegovo oštećenje. Struja koja teče iz izvora u integrirani sklop naziva se struja napajanja (engl. current supply). Ova struja ovisi o stanju (u kojemu se nalaze izlazi) logičkih sklo pova. U tvorničkim je podacima moguće naći podatak I CCH (struja napajanja kad je na svim izlazima logičkih sklopova jednog kućišta napon iz područja visoke ra zine, odnosno logičko stanje 1) i I CCL (struja napajanja kad je na svim izlazima lo gičkih sklopova jednog kućišta napon iz područja niske razine, odnosno logičko stanje 0). Umnožak napona napajanja i struje napajanja predstavlja potrebnu električnu snagu za rad sklopova. Ovaj podatak naziva se utrošak ili gubitak snage (engl. power disipation). Budući da se struje napajanja I ccu i ICCL razlikuju, uzima se nji hova srednja vrijednost koja pomnožena s naponom napajanja daje prosječnu vrijednost utroška snage (slika 3.1.).


PD ~~ hc X ^CC I

_ ^CCH+ ^CCL o

'CCsr —

^Dsc_ Iccsr + Ucc

Slika 3.1. Utrošak snage integriranih digitalnih sklopova

ULAZNI I IZLAZNI NAPONI Da bi digitalni sklop na izlazu dao potrebno stanje, mora na ulazu biti odgovara juća vrijednost ulaznog napona U, (engl. input voltage, skraćeno V,). Um je ulazni napon stanja visoke razine, odnosno logičkog stanja 1 (engl. high level input voltage, skraćeno Vm). To je napon koji je potrebno dovesti na ulaz da bi ga sklop prihvatio kao stanje 1. U tvorničkim podacima proizvođači daju mini malnu vrijednost ulaznog napona stanja 1. Nižu vrijednost sklop neće pouzdano prihvatiti kao stanje 1. VIL je ulazni napon stanja niske razine, odnosno logičkog stanja 0 (engl. low level input voltage, skraćeno VIL). To je napon koji je potrebno dovesti na ulaz da bi ga sklop prihvatio kao stanje 0. U tvorničkim podacima proizvođači daju maksi malnu vrijednost ulaznog napona stanja 0. Napon više vrijednosti sklop neće pou zdano prihvatiti kao stanje 0. Osim toga potrebno je voditi računa i o tome da ulazni napon ne prijeđe naj veću dopuštenu vrijednost (engl. absolute maximum ratings VIN) kako se ne bi oštetio digitalni sklop. U0H je izlazni napon stanja visoke razine, odnosno logičkog stanja 1 (engl. high level output voltage, skraćeno V0H). To je napon koji logički sklop daje na izlazu kad je u stanju 1. U tvorničkim podacima proizvođači daju taj podatak kao najmanju zajamčenu vrijednost izlaznog napona kad je izlaz u logičkom stanju 1. U0L je izlazni napon stanja niske razine, odnosno logičkog stanja 0 (engl. low level output voltage, skraćeno VOL). To je napon koji logički sklop daje na izlazu kad je u stanju 0. U tvorničkim podacima proizvođači daju taj podatak kao zajam čenu najveću vrijednost izlaznog napona kad je izlaz u logičkom stanju 0. Također je potrebno voditi računa o tome koliki se najveći napon može primi jeniti na izlaz (engl. absolute maximum ratings VOUT) kako se ne bi oštetili tranzis tori u izlaznom dijelu digitalnog sklopa.


85

Slika 3.2. Ulazni i izlazni naponi i struje digitalnih sklopova

ULAZNE I IZLAZNE STRUJE Im je ulazna struja stanja visoke razine, odnosno logičkog stanja 1 (engl. high level input current). To je struja koja teče u ulaz sklopa kad je na njemu napon iz područja visoke razine, odnosno logičko stanje 1. IlL je ulazna struja stanja niske razine, odnosno logičkog stanja 0 (engl. low level input current). To je struja koja teče u ulaz sklopa kad je na njemu napon iz područja niske razine, odnosno logičko stanje 0. I 0Hje izlazna struja stanja visoke razine, odnosno logičkog stanja 1 (engl. high level output current). To je struja koja teče iz izlaza sklopa kad je na njemu napon iz područja visoke razine, odnosno logičko stanje 1. IOL je izlazna struja stanja niske razine, odnosno logičkog stanja 0 (engl. low level output current). To je struja koja teče iz izlaza sklopa kad je na njemu napon iz područja niske razine, odnosno logičko stanje 0. Prilikom međusobnog spajanja logičlđh sklopova moguće su dvije situacije s obzirom na strujne prilike. Kad je na izlazu digitalnog sklopa stanje visoke razine, tj. stanje 1, struja teče iz njega u ulaz drugog sklopa (slika 3.3.a). Izlaz prvog sklopa djeluje kao izvor struje za drugi sklop koji djeluje kao otporno opterećenje prema masi (engl. cur rent sourcing). a) izlaz u stanju visoke razine

b) izlaz u stanju niske razine

Slika 3.3. Struje pri međusobnom opterećenju digitalnih sklopova

Kad je na izlazu sklopa stanje niske razine, tj. stanje 0, struja teče iz ulaza dru gog u izlaz prvog sklopa (slika 3.3.b). Izlaz prvog sklopa djeluje kao ponor struje i vuče struju iz drugog sklopa koji djeluje kao otporno opterećenje prema naponu napajanja (engl. current sinking).

86


FAKTOR RAZGRANJIVANJA Na jedan izlaz digitalnog sklopa može se spojiti više ulaza. Kad je na izlazu stanje niske razine, odnosno stanje 0, opteretni sklopovi šalju u prethodni sklop struju IIL. Zbroj struja koje šalju opteretni sklopovi ne smije prijeći dopuštenu vri jednost struje koju prethodni sklop može primiti, tj. vrijednost IoL (slika 3.4.a). Is ti zaključak može se izvesti i u slučaju kad je na izlazu sklopa stanje visoke razine, odnosno stanje 1 (slika 3.4.b). b)

a)

llL1 + I/L.2+ ■■■ + llLn - I ql

h m + h m + ■■■ + l/Hn - ÔH

Slika 3.4. Mogućnosti opterećenja logičkih sklopova: a) na izlazu je napon iz područja niske razine, b) na izlazu je napon iz područja visoke razine

Najveći broj ulaza koji se može spojiti na jedan izlaz naziva se faktor razgra njivanja (engl. fan out, loading factor). Faktor razgranjivanja može se definirati kao omjer između izlazne struje stanja niske razine I(DL i ulazne struje stanja niske razine IIL, odnosno izlazne struje stanja visoke razine IOH i ulazne struje stanja vi soke razine Im, s tim da se uzima manji:

Kako je često omjer izlazne i ulazne struje za stanje niske razine manji, to se faktor razgranjivanja najčešće određuje prema tim strujama.

IMUNOST NA SMETNJE Električna i magnetska polja kojima je izložen neki digitalni sustav mogu induci rati napon u vodovima koji spajaju digitalne sklopove. Tako stvoreni signal naziva se smetnja ili šum (engl. noise). Porast napona smetnje iznad određene vrijednosti može uzrokovati da ulazni napon digitalnog sklopa padne ispod potrebne najma nje vrijednosti ulaznog napona za područje visoke razine (UlHmin) ili poraste iznad najveće dopuštene vrijednosti ulaznog napona za područje niske razine (U,Lmax ). Na taj način ulazni napon može poprimiti vrijednost iz zabranjenog područja i uzrokovati nepredvidljiv rad sklopa.


Sposobnost sklopa da na ulazu podnese određeni iznos napona smetnje naziva se imunost na smetnje (engl. noise immunity). Mjera imunosti na smetnje iskazuje se granicom smetnje (engl. noise margin). Granica smetnje je najveći dopušteni napon na ulazu koji ne izaziva neželjenu promjenu stanja sklopa. UiHmm je najmanja vrijednost napona na ulazu koju digitalni sklop prihvaća kao stanje visoke razine, odnosno stanje 1. Stoga prethodni sklop mora na izlazu u stanju visoke razine dati napon UOHmin najmanje istog ili većeg iznosa od UIHmin. Razlika između najmanjih iznosa izlaznog napona stanja visoke razine i ulaznog napona stanja visoke razine dopušteni je iznos napona smetnje pri stanju visoke razine, odnosno stanju 1 (engl. high-state noise margin): U fJ H

=

V TO Hm in ~ U lH m h i

Svaki napon smetnje negativnog predznaka i iznosa većeg od UNH uzrokovat će na ulazu sklopa u stanju visoke razine smanjenje ulaznog napona i njegov prela zak u zabranjeno područje.

ucc

1

1 i „ UNH 1 ...................

0

(

...................... f"

ÎHmin

0

ÎLmax

Slika 3.5. Dopušteni naponi smetnji na ulazu digitalnog sklopa

UrLmax je najveća vrijednost napona na ulazu koju digitalni sklop još prihvaća kao stanje niske razine, odnosno stanje 0. Stoga prethodni logički sklop mora na izlazu pri stanju niske razine dati najveću vrijednost izlaznog napona UOLmax manju od iznosa UILmilx ili najviše jednaku tom iznosu. Razlika između najvećih iznosa ulaznog i izlaznog napona stanja niske razine dopušteni je napon smetnje u stanju niske razine, odnosno stanju 0 (engl. low-state noise margin): Unl = UILmax - UOLmax Svaki napon smetnje pozitivnog predznaka i iznosa većeg od UNL uzrokovat će na ulazu sklopa u stanju niske razine povećanje napona i njegov prelazak u zabra njeno područje.

BRZINA RADA Za brzinu rada digitalnih sklopova karakteristični su podaci: vrijeme kašnjenja i vrijeme porasta i pada izlaznog signala.


Kad se na ulaz bilo kojeg digitalnog sklopa dovede signal, potrebno je određe no vrijeme da pod utjecajem tog signala dođe do promjene stanja na izlazu sklo pa. To vrijeme naziva se vrijeme kašnjenja (engl. propagation delay time). Vrije me kašnjenja mjeri se najčešće od trenutka kad promjena ulaznog napona dosti gne 50% iznosa do trenutka kad promjena izlaznog napona dostigne 50% uku pnog iznosa (slika 3.6.a). No ponekad je moguće naići na vrijeme kašnjenja utvrđeno kao vrijeme od trenutka kad promjena ulaznog napona dostigne 10% iznosa do trenutka kad promjena izlaznog napona dostigne 10% ukupnog iznosa. Kako se brzina promjene izlaznog napona iz područja niske razine (logičko stanje 0) u područje visoke razine (logičko stanje 1) razlikuje od brzine promjene napona iz područja visoke razine (stanje 1) u područje niske razine (stanje 0), to se u tvorničkim podacima digitalnih sklopova mogu naći podaci tpLH i tpHL. Podatak tpLH pokazuje vrijednost vremena kašnjenja pri promjeni izlaza iz stanja 0 u stanje 1, a tpHL pri promjeni izlaza iz stanja 1 u stanje 0. Ponekad proizvođači integrira nih digitalnih sklopova u tvorničkim podacima daju tipične vrijednosti vremena kašnjenja tp (engl. typical propagation delay) kao srednje vrijednosti vremena tpLH

a) vrijeme kašnjenja u.

lPHL

lPLH

b) vrijeme pada i porasta

Slika 3.6. a ) vrijem e kašn jen ja, b ) vrijem e p a d a i p o ra sta izlaznog signala


Uz vrijeme kašnjenja za pojedine vrste digitalnih sklopova (bistabili, posmačni registri, brojila) daje se u tvorničkim podacima i iznos najveće frekvencije koju smije imati signal na ulazu. Vrijeme porasta tTLH, odnosno tr (engl. output rise time), vrijeme je potrebno da se signal promijeni od vrijednosti iz područja niske razine (stanje 0) do vrije dnosti iz područja visoke razine (stanje 1). Vrijeme porasta definira se kao vrije me potrebno da signal naraste od 10% do 90% svoje nazivne vrijednosti (slika 3.6.b). Vrijeme pada tTHL, odnosno tf (engl. output fali time), vrijeme je potrebno da se signal promijeni od vrijednosti iz područja visoke razine (stanje 1) do vrije dnosti iz područja niske razine (stanje 0). Vrijeme pada definira se kao vrijeme potrebno da se signal smanji od 90% na 10% svoje nazivne vrijednosti (slika 3.6.b). Tijekom razvoja integriranih sklopova nastojalo se postići što manji utrošak snage i što veća brzina rada, tj. što manje vrijeme kašnjenja. To su međutim dva međusobno oprečna zahtjeva. Smanjenje vremena kašnjenja dovodi do porasta utroška snage i obrnuto. Stoga se za međusobnu usporedbu svojstava skupina in tegriranih digitalnih sklopova često koristi podatak o umnošku vremena kašnjenja i utroška snage (engl. speed-power product). Poželjno je da taj podatak bude što niže vrijednosti.


PREGLED KLJUČNIH POJMOVA dopušteni napon smetnje UN (engl. noise margin, VN)

- dopušteni iznos napona smetnji koji se može pojaviti na ulazu digitalnog sklopa, a da sklop još djeluje ispravno faktor razgranjivanja (engl. fan out)

- broj ulaza digitalnih sklopova koji se može vezati na jedan izlaz granica smetnje (engl. noise margine)

- dopuštena vrijednost napona na ulazu koji ne izaziva neželjene promjene stanja sklopa izlazna struja stanja niske razine, odnosno stanja 0, l0L (engl. low-level o u tp u t current)

- izlazna struja digitalnog sklopa koja teče kad je na izlazu sklopa napon iz područja niske razine, odnosno logičko stanje 0 izlazna struja stanja visoke razine, odnosno stanja 1 , l0H (engl. high-level o utput current)

- izlazna struja digitalnog sklopa koja teče kad je na izlazu napon iz područja visoke razine, odnosno logičko stanje 1 izlazni napon stanja niske razine, odnosno stanja 0, UOL (engl. low-levei o u tp u t voltage, V0L)

- napon koji digitalni sldop daje na izlazu u logičkom stanju 0 izlazni napon stanja visoke razine, odnosno stanja 1, U0H (engl. high-level ou tp u t voltage, V0H)

- napon koji digitalni sklop daje na izlazu u logičkom stanju 1 napon napajanja (engl. povver supply)

- iznos napona koji se priključuje na izvode za napajanje i koji omogućuje rad sklopa struja napajanja (engl. current supply)

- struja koja teče iz izvora napajanja u digitalni sklop ulazna struja stanja niske razine, odnosno stanja 0, lIL (engl. low-level input current)

- ulazna struja koja teče kad je na ulazu napon iz područja niske razine, odno sno logičko stanje 0 ulazna struja stanja visoke razine, odnosno stanja 1, /,„ (engl. high-level input current)

- ulazna struja koja teče kad je na ulazu napon iz područja visoke razine, odnosno logičko stanje 1 ulazni napon s ta n ja n isk e razine, o d n o s n o s ta n ja 0, U,L (engl. low-level in put voltage, VIL)

- ulazni napon koji digitalni sklop prihvaća kao logičko stanje 0


ulazni napon stanja visoke razine, odnosno stanja 1, Um (engl. high-level input voltage, Vm)

- ulazni napon koji digitalni sklop prihvaća kao logičko stanje 1 u tro š a k sn a g e P0 (engl. povver disipation)

- umnožak napona i struje napajanja v rije m e pada t , , o d n o s n o tTHL (engl. fali time)

- vrijeme potrebno da se vrijednost signala iz područja visoke razine (logičko stanje 1) promijeni na vrijednost u području niske razine (logičko stanje 0) v rije m e p o ra s ta tn o d n o s n o tTLH (engl. rise time)

- vrijeme potrebno da se vrijednost signala iz područja niske razine (logičko stanje 0) promijeni na vrijednost u području visoke razine (logičko stanje 1) v rije m e k a šn je n ja , fp (engl. propagation delay-time)

- vrijeme potrebno da promjena stanja na ulazu digitalnog sklopa izazove promjenu stanja na izlazu


PITANJA I ZADACI ZA PONAVLJANJE 1. Objasnite pojam utroška snage. 2. Zbog čega je važno poznavanje podatka o rasipanju snage? 3. Objasnite značenje pojmova ulazni i izlazni napon stanja niske razine i stanja visoke razine. 4. Koji se sklopovi iz tablice 3.1., i na koji način, mogu izravno spojiti s obzirom na podatke o ulaznim i izlaznim naponima? Tablica 3.1. Ulazni i izlazni naponi digitalnih sklopova (Ucc = 5 VJ za zadatak 3.

Sklop

s

A

0,8

B

i l i

u„

m

.......m ...........

■

2

0,4

2,4

1

3,5

0,05

4,95

0,7

2

0,4

2,7

5. Koliki je dopušteni iznos napona smetnje za sklopove iz tablice pri međuso bnom spajanju istovrsnih sklopova? 6. Objasnite značenje pojmova ulazne i izlazne struje pri stanju niske razine i stanju visoke razine. 7. Zašto je važno poznavati podatke o ulaznim i izlaznim strujama? 8. Što je faktor razgranjivanja? Tablica 3.2. Ulazne i izlazne struje digitalnih sklopova (Ucc = 5 N) za zadatak 9.

Ml.,,, SKlOp

*

m

ai ’m m rm

' fniAj A

-1,6

0,04

16

B

-0,4

0,02

4

-0,4

-1,6

0,04

16

-0,4

,C

-0,8

9. Koliki je faktor razgranjivanja za sklopove iz tablice 3.2. pri međusobnom spajanju istovrsnih sklopova? 10. Koliko se ulaza sklopova A (tablica 3.2.) može vezati na izlaz sklopa B, a ko liko ulaza sklopa B na izlaz sklopa A ? 11. Kojim se parametrima prikazuje brzina rada digitalnih sklopova? Na koji su način definirani ti parametri?

SKUPINE INTEGRIRANIH D IG ITA LNIH SKLOPOVA

3.2. SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA S BIPOLARNIM TRANZISTORIMA Temeljni sklop skupine TTL Karakteristične veličine digitalnih sklopova skupine TTL Sklopovi s otvorenim kolektorom Logički sklopovi sa Schmittovim okiđnim sklopom

Logički sklopovi s tri stanja Podskupine TTL Sklopovi skupine ECL

Pregled ključnih pojmova Pitanja i zadaci za ponavljanje Kad se radi o primjeni digitalnih sklopova nižeg i srednjeg stupnja integracije, još uvijek najrašireniju primjenu imaju sklopovi skupine TTL (skraćeno od engl. Transistor-Transistor Logic). U ovom će se poglavlju razmotriti rad i svojstva te meljnog sklopa skupine i neke posebne izvedbe logičkih sklopova (sklopovi s otvorenim kolektorom, sklopovi sa Schmittovim okidnim sklopom na ulazu i sklo povi s tri stanja). Uz sklopove standardne izvedbe razmotrit će se i svojstva sklo pova iz svih podskupina TTL. Sklopovi skupine emiterski vezanih integriranih logičkih sklopova (engl. Emitter-Coupled Logic, skraćeno ECL) najbrži su digitalni sklopovi. Velika brzina ra da tih sklopova postignuta je time što tranzistori tih sklopova ne rade u zasićenju te malim hodom signala. U ovom poglavlju razmotrit će se rad temeljnog sklopa, svojstva i karakteristične veličine sklopova skupine ECL.

TEMELJNI SKLOP SKUPINE TTL b)

1]R1

A o-

M 02

B o-

H D3

.. Kl D4 Tri

Slika 3.7. Temeljni sklop skupine TTL: a) električna shema, b) diodni statički ekvivalent tranzistora Trt


Tr2

Temeljni sklop skupine TTL je logički sklop NI (slika 3.7.). Osim prikazanog sklopa s dva ulaza proizvode se još identični sklopovi s jednim ulazom (invertor), tri, četiri i osam ulaza. Na ulazu sklopa je višeemiterski tranzistor koji s otpornikom i?l čini sklop I. Tranzistor Tr2 s otpornicima R2 i R3 je međusklop za stvaranje komplementarnog signala. Tranzistori Tr3 i Tr4 čine invertor u izvedbi tzv. protutaktne sklopke (sklopka s protutaktnim izlazom, engl. active pull-up circuit, odnosno totem-pole output circuit). Tranzistor Tr3 je u funkciji kolektorskog otpornika tranzistora Tr4.

Slika 3.8. Rad temeljnog sklopa skupine TTL (statička analiza) kad je na svim ulazima napon iz područja niske razine (logičko stanje 0)

Kad su na svim ulazima sklopa naponi iz područja niske razine (logičko stanje 0), propusno je polariziran PN-spoj baza-emiter tranzistora Tri. Struja teče iz izvora napajanja preko otpornika R l, spoja baza-emiter tranzistora Tri i ulaza sklopa u zajedničku točku. Tranzistor Tr2 je bez struje baze, tj. u zapiranju. Zbog toga je i tranzistor Tr4 bez struje baze, tj. u zapiranju. Kroz otpornik R2 teče stru ja baze u tranzistor Tr3 koji je vodljiv i ostvaruje vezu izlaza Y s naponom napaja nja. Izlazni napon ima vrijednost iz područja visoke razine, što odgovara logičkom stanju 1. Ako se u tom stanju izlaz sklopa optereti otporom prema masi, iz izlaza sklopa teče struja IOH (slika 3.8.). Stanje ostaje nepromijenjeno i kad je na nekom od ulaza napon iz područja vi soke razine (logičko stanje 1) ako je barem na jednom ulazu napon iz područja niske razine, odnosno stanje 0. Na taj način ostaje spoj baza-emiter tranzistora Tri propusno polariziran. Zbog toga i dalje tranzistori Tr2 i Tr4 ne dobivaju struju baze pa je na izlazu napon iz područja visoke razine, tj. stanje 1. Kad je izlaz Y u stanju visoke razine, tj. stanju 1, tranzistor Tr3 djeluje kao emitersko sljedilo što daje sklopu i u tom stanju mali izlazni otpor.


Slika 3.9. Prikaz rada temeljnog sklopa skupine TTLs pomoću sklopki kad je na svim ulazima stanje niske razine (logičko stanje 0)

Slika 3.10. Rad temeljnog sklopa skupine TTL (statička analiza) kad je na svim ulazima napon iz područja visoke razine (logičko stanje 1)

Na slici 3.10. prikazan je rad temeljnog sklopa skupine TTL kad je na oba ula za sklopa napon iz područja visoke razine (logičko stanje 1). Tada je zaporno po lariziran spoj baza-emiter tranzistora Tri. Zbog toga je propusno polariziran spoj baza-kolektor istog tranzistora. Iz izvora napajanja, preko otpora R1 i spoja bazakolektor tranzistora Tri, teče struja baze tranzistora Tr2. Tranzistor Tr2 je sada vodljiv. Prednapon baze tranzistora Tr3 iznosi 1,1V što je nedovoljno da se spoj baza-emiter tog tranzistora propusno polarizira. Tranzistor Tr3 je u zapiranju pa je izvor napona napajanja odspojen od izlaza Y . Na otporu R3 nastaje pad napo na 0,8V što je dovoljno da propusno polarizira spoj baza-emiter tranzistora Tr4. Taj tranzistor je u zasićenju pa je na izlazu Y napon iz područja niske razine, odnosno napon koji odgovara logičkom stanju 0. Ako se izlaz sklopa u logičkom stanju 0 optereti otporom prema naponu napa janja, u izlaz teče struja


Iz provedene analize rada sklopa vidi se da temeljni sklop skupine TTL obav lja logičku operaciju NI.

Slika 3.11. Prikaz rada temeljnog sklopa skupine TTL s pomoću sklopki kad je na svim ulazima stanje visoke razine (logičko stanje 1)

KARAKTERISTIČNE VELIČINE DIGITALNIH SKLOPOVA SKUPINE TTL Karakteristične veličine pojedinih integriranih digitalnih sklopova, neophodne za primjenu, mogu se naći u tvorničkim podacima proizvođača (engl. manufacturers’ data sheets). Na početku podataka je naziv i oznaka sklopa. Većina proizvođača primjenjuje standardizirane oznake. Temeljni sklop skupine TTL (sklop NI s dva ulaza) nosi oznaku 7 400, odnosno 5 400. Znamenke 74 odnosno 54 karakteristične su oznake skupine TTL, a preostale znamenke, u ovom slučaju 00, govore o kojoj se vrsti sklopa radi. To znači da svi digitalni sklopovi skupine TTL nose oznaku 74 ili 54, a iza njih dvoznamenkasti ili troznamenkasti broj koji označava vrstu sklopa pre ma logičkoj funkciji. To su oznake tzv. standardnih sklopova skupine TTL. Uz to su proizvođači komponenata razvili nekoliko podskupina koje se međusobno ra zlikuju po brzini rada, utrošku snage i iznosima ulaznih i izlaznih struja. Sklopovi tih podskupina označavaju se odgovarajućim slovom koje stoji između oznaka 74 odnosno 54 i dvoznamenkastog ili troznamenkastog broja (npr. 74LS00). Pojedini proizvođači ispred ovih standardiziranih oznaka dodaju svoje oznake (npr. SN7400 je oznaka proizvođača Texas Instruments). Prilikom narudžbe ovim oznakama valja pridružiti i oznake kućišta. Tip kućišta označava se slovom koje se dodaje iza oznake vrste sklopa. Npr. SN7400N je oznaka za četiri sklopa NI s dva ulaza, smještenih u jedno plastično dvolinijsko kućište. Oznaka SN7400F je oznaka istih sklopova smještenih u keramičko dvoli nijsko kućište. Sklopovi s oznakom 74 ili sklopovi serije 74 razlikuju se od sklopova serije 54 prvenstveno prema temperaturnom području rada i dopuštenom odstupanju na


pona napajanja. Sklopovi serije 74 su sklopovi komercijalne namjene (engl. commercial range). Namijenjeni su radu u području temperatura okoline od 0 do 70 °C. Sklopovi serije 54 su posebne namjene (engl. military range) za temperaturno područje rada od -55 do 125 °C. Za napon napajanja sklopova skupine TTL proizvođači propisuju nazivnu vri jednost od 5 V s dopuštenim odstupanjem. Za sklopove serije 54 odstupanje može biti +/-10% , dok za sklopove serije 74 samo +1-5%. Zbog dopuštenih većih odstu panja napona napajanja i šireg temperaturnog područja rada, dakle mogućnosti rada u nepovoljnijim uvjetima, sklopovi serije 54 su znatno skuplji od sklopova se rije 74. Tipična struja napajanja za izlazna stanja visokih razina, tj. stanja 1, svih sklo pova u kućištu 7 400 iznosi 4 mA, a za izlazno stanje niske razine, tj. stanje 0, iznosi 12mA. Prosječna vrijednost struje napajanja iznosi 8 mA. Prosječna vrije dnost struje napajanja pomnožena s naponom napajanja daje 40 mW, Budući da se u kućištu nalaze četiri ista sklopa NI s dva ulaza, to je prosječan utrošak snage temeljnog sklopa skupine TTL 10 mW. I cc = lcc!L+ Icc^ = 1 + 1 2 = g m A

= I cc x U cc = 8 x 5 = 40 mV

Prema podacima proizvođača dopuštena vrijednost ulaznog napona za podru čje niske razine, tj. stanje 0, iznosi 0,8 V, a potrebna vrijednost ulaznog napona za područje visoke razine, tj. stanje 1, iznosi 2,0 V. Najveća vrijednost izlaznog napo na u području niske razine, tj. stanju 0 jest 0,4 V, a najmanja vrijednost izlaznog napona za područje visoke razine, tj. stanje 1, iznosi 2,4 V. Iz ovih podataka može se izračunati dopušteni iznos graničnog napona smetnji na ulazu sklopa za oba stanja. Unl - UrL

Slika 3.12. Zaštita ulaza sklopova skupine TTL od negativnog napona

^ L >

=

=

0

= 0 * Slika 3.13. Mogućnost međusobnog opterećenja sklopova skupine TTL: a) kod stanja visoke razine, b) kod stanja niske razine


99

Ulazni naponi iznosa većih od U[K= - 1,5 V (engl. input elamp voltage) mogu uzrokovati prevelike struje kroz zaštitne diode i njihovo uništenje. Prema tvornič kim podacima proizvođača dopuštena struja zaštitnih dioda iznosi 7K = -12m A . Znak - znači da struja izlazi iz ulaza sklopa. Ulazna struja stanja visoke razine, tj. stanja 1, iznosi za standardni TTL maksi malno 40 |iA. To znači da ulaz TTL sklopa priključen na izlaz sklopa iste skupine, iz njega uzima tu struju. Kako izlazna struja za stanje visoke razine, tj. stanje 1, iznosi 0,4 mA, to znači da se kod stanja visoke razine, tj. stanja 1, na izlaz stan dardnog sklopa TTL skupine može vezati deset ulaza sklopova iste skupine (slika 3.13.a). r

. T

,

I oh _ 0,4 mA Im 40 J/A

Ulazna struja stanja niske razine (stanje 0) iznosi za standardni TTL maksi malno -1,6 mA. Predznak - označava da struja teče iz sklopa u izvor ulaznog si gnala. Kako izlazna struja za stanje niske razine (stanje 0) iznosi najmanje 16 mA, to znači da se i kod stanja niske razine (stanja 0) na izlaz standardnog sklopa TTL skupine može vezati deset ulaza sklopova iste skupine (slika 3.13.b). I n, I IL1+ I 1L2 + ■■+ I I L „ - I OL

—

I IL

16 mA =77

- = 10

1,6 mA

Otvoren ulaz (engl. unconnected input, floating input) logičkih sklopova skupi ne TTL djeluje kao da je na ulazu napon iz područja visoke razine, tj. logičko sta nje 1, jer preko tog emitera ne teče struja (slika 3.14.).

Slika 3.14. Djelovanje otvorenog ulaza sklopova skupine TTL

Primjer___________ __________________ ________________________________

Napisati algebarski izraz za standardne TTL sklopove NI i NILI s tri ulaza, ako su na dva ulaza priključeni signali A i B, a treći ulaz je otvoren.


Slika 3.15. Sklopovi NI i NILI s otvorenim ulazom

Primjer sa slike 3.15. pokazuje da se kod sklopa NILI neiskorišten ulaz nikako ne smije ostaviti otvoren, jer djeluje kao logičko stanje 1 i uzrokuje da je izlaz stalno u logičkom stanju 0 bez obzira na ulaze A i B. Sklop NI s tri ulaza uz jedan će otvoren ulaz djelovati kao sklop s dva ulaza. Međutim, ovakav način se ni u ovom slučaju ne preporuča jer otvoren ulaz djeluje kao antena i pogoduje prima nju i širenju smetnji u digitalnom sustavu. Neiskorišten ulaz spaja se na napon napajanja za sklopove I i NI (slika 3.16.a). Otpornik veličine 1 kfž služi kao zaštita spoja baza-emiter ulaznog tranzistora od mogućih naponskih udara iz izvora napajanja. Kod sklopova ILI i NILI neiskori šten ulaz spaja se na uzemljenu točku (slika 3.16.b). Kod svih sklopova neiskori šten ulaz moguće je spojiti s jednim od korištenih. No, pri tome treba voditi raču na o tome da takav spoj može značiti dodatno opterećenje izlaza prethodnog sklopa. b)

Y=A ■B

A B■

Y =A + B

A B■

Y=A + B

Slika 3.16. Spajanje neiskorištenih ulaza

Vrijeme kašnjenja logičkih sklopova skupine TTL pri promjeni izlaznog napo na iz područja niske razine (stanje 0) u područje visoke razine (stanje 1) iznosi ti pično 11 ns. Vrijeme kašnjenja pri promjeni izlaznog napona iz područja visoke razine (stanje 1) u područje niske razine (stanje 0) kraće je i iznosi 7 ns. Kad se govori o brzini rada sklopova, često se koristi prosječna vrijednost što za osnovne logičke sklopove standardne izvedbe iznosi 9 ns. Prilikom prijelaza iz stanja niske razine u stanje visoke razine i obrnuto, krat kotrajno (oko 2 ns) poteče znatna struja napajanja logičkog sklopa (30-50 mA). Uzrok toj pojavi je kratkotrajno stanje vođenja obaju izlaznih tranzistora (slika 3.17.). Tranzistorska sklopka Tr3 uključuje se, a tranzistorska sklopka Tr4 isključu je se. Kako je isključivanje sklopke duljeg trajanja od uključivanja sklopke, to su kratak period istodobno uključene obje sklopke što uzrokuje kratkotrajan strujni impuls kroz izlazne tranzistore (engl. current spike).


130

T /

Tr3

lcc\

Tr4 OY

Slika 3.17. Prijelazna pojava između stanja niske i visoke razine Tablica 3.3. Karakteristične veličine logičkih sklopova skupine TTL (prema tvorničkim podacima za sklop NI proizvodnje Philips-Signetics)

j Min Nom Max 5,5 4,5 5 4 8 12 22 5,5 -0,5 -1,5 2 s [Vi 0,8 (V] 2,4 3,4 0,2 0,4 [V] -12 (mA) -18 [mAl U ' 40 Imaj -1,6 [mA] hi 0,4 [m A J ‘on 1 6 fm A] hii Faktor i'a<:gf.mjivnnja\ 10 11 22 [ns] )plM 15 7 [n s] l.n 9 [n s] Jji__ Ucc >CCH ICCL m U,x U,H % VOH mi 11K los

tvi [mAl [mA] m IVJ

U složenom digitalnom uređaju naći će se veći broj sklopova koji istdobno mi jenjaju stanje i kod svih će se pojaviti strujni impuls čije će se djelovanje osjetiti

1 02

Digitalna elektronika l.

na zajedničkoj liniji napajanja kao zbroj svih strujnih impulsa. S obzirom na to da se radi o promjenama struje u vrlo kratkom vremenu, na zajedničkom vodu za na pajanje inducirat će se znatan impuls smetnje (u=LxA 7/A /) što može u znatnoj mjeri omesti ispravan rad pojedinih sklopova i cijelog uređaja. Da bi se smanjio utjecaj ovih smetnji, priključuje se na svaki integrirani sklop keramički kondenzator kapaciteta 10-100 nF između izvoda za napajanje i mase (slika 3,18). Osim toga, korisno je na svaku tiskanu ploču priključiti još jedan za jednički kondenzator većeg kapaciteta (2-20 nF) između izvoda za napajanje.

S= 10-100 nF

Slika 3.18. Otklanjanje smetnji na vodu za napajanje

SKLOPOVI S OTVORENIM KOLEKTOROM

Slika 3.19. Sklop NI s otvorenim kolektorom: a) električna shema, b) simbol prema američkim standardima, c) simbol IEC

Sklop NI proizvodi se i u izvedbi kojoj nedostaju u izlaznom dijelu otpornik R4 (130 fl), tranzistor Tr3 (protutaktna sklopka) i dioda D l. U ostalom dijelu izvedbe identičan je temeljnom sklopu skupine (slika 3.19.). Kolektor izlaznog tranzistora izravno je vezan za izlaz i nije povezan s naponom napajanja. Ovakva izvedba naziva se sklop s otvorenim kolektorom (engl. open collector). Da bi sklop mogao logički ispravno funkcionirati, potrebno je izvana dodati otpornik (engl. external resistor) koji se spaja između izlaza i napona napajanja (slika 3.20.).


- K Tr4 V

■K™

Slika 3.20. Spajanje vanjskog otpornika na sklop s otvorenim kolektorom

Vrijednost otpora R P mora biti tako odabrana da struja kroz tranzistor u vođe nju ne prijeđe dopuštenu vrijednost IOL. S toga gledišta povoljnije je izabrati RP što veće vrijednosti. Međutim, ako se uzme u obzir kapacitivno opterećenje izlaza (parazitna ili bilo koja druga kapacitivnost), veliki RP uzrokovat će spori prijelaz iz stanja niske razine u stanje visoke razine zbog velike konstante nabijanja. S to ga gledišta bilo bi povoljnije izabrati otpor RP što manji.

R P=

Urc~Un

U cc-U o

Digitalni sklopovi s otvorenim kolektorom dopuštaju da se zajedno spoji više izlaza (slika 3.21.). Spoj dvaju ili više izlaza bit će u stanju visoke razine (logičko stanje 1) samo ako je na svim izlazima istodobno napon iz područja visoke razine (stanje 1). Na taj način ostvarena je operacija I bez sklopa I. Takav spoj naziva se spojeni I (engl. wired AND).

-°D

Primjer Proračunati potrebnu vrijednost otpora R P za spoj sa slike 3.22. ako se na izlaz spojenog I treba spojiti tri ulaza standardnih TTL sklopova.


5 - 0 ,4 _ = J b 6 V _ , 41o Q 1 6 - 3 x 1 ,6

11,2 mA

3x1,6 mA+lRP<16 mA

Slika 3.22. Primjer primjene spojenog I

Osim sklopa NI proizvode se i drugi osnovni i složeni digitalni sklopovi s otvo renim kolektorom. Kod najvećeg broja sklopova s otvorenim kolektorom vanjski otpornik spaja se na napon napajanja od 5 V. Međutim, postoje sklopovi s otvore nim kolektorom kod kojih se vanjski otpornik može spojiti na viši napon. Ovi sklopovi koriste se kad je potrebno međusobno spojiti sklopove s različitim napa janjima i s različitim razinama signala. Uz mogućnost rada s većim izlaznim naponom neki logički sklopovi imaju izla zni tranzistor kroz koji smije teći veća struja. Ovakvi sklopovi nazivaju se snažni logički sklopovi (engl. power gate, buffer, driver). Takav sklop je 7406 kojeg jedno kućište sadrži 6 invertora s otvorenim kolektorom. Dopušteni napon na koji se priključuje vanjski otpornik iznosi 30 V, a struja koja može teći u izlazni tranzistor kod stanja 0 iznosi 40 mA.

Slika 3.23. P rim jeri p rim jen e sklopa 7406


105

P rim jer

Odrediti vrijednost otpornika R za upravljački sklop svijetleće diode (slika 3.23.b). Kad je na izlazu sklopa 7406 napon koji odgovara logičkom stanju 1, nije mo guće protjecanje struje kroz svijetleću diodu i ona ne svijetli. Promjena napona na izlazu iz područja visoke razine (stanje 1) u područje niske razine (stanje 0) omogućuje da kroz svijetleću diodu poteče struja i dioda svijetli. Otpornik R ograničava struju na dopuštenu vrijednost, a može se proračunati prema izrazu: R = Ucc U

U.OL

Nominalna struja svijetleće diode iznosi 20 mA uz pad napona na diodi 1,6 V. Izlazna struja sklopa 7406 u stanju niske razine (stanje 0) iznosi 40 mA, a izla zni napon 0,4V. Prema tome vrijednost otpora R treba biti:

R=

20

= l^L = o 15 ko = 150 n 20 mA

Tablica 3.4. Osnovne karakteristične veličine za neke sklopove u skupini TTL (prema tvorničkim podacima za sklopove proizvodnje Philips-Signetics) 7402

7403

.7404

7405

7406

7407-

7409

i 'h r l

[VI

5

5

5

5

5

5

5

5

p l 'CCH'•

n»A]

8

8

6

12

48

41

15

8,5

w!đctw.\

[mA)

14

12 ■ 18

. 33

51

30

26

54

[Vj

2

2

2

2

2

2

2

2

UILL

[VJ

0,8

0,8

0,8

0,8

0,8

0,8

0,8

0,8

'J-!oii

[V]

2,4

Ucc

2,4

Ucc

30

30

Ucc

Ucc

sfei

0,4

0,4

0,4

0,4

0,7

0,7

0,4

0,4

Im

40

40

40

40

40

40

40

40

k : ::

[i))A]

—1,6

-1,6

-1,6

-1,6

-1,6

-1,6

-1,6

-1,6

^07:

LuiAj

0,4

0,25

0,4

0,25

0,25 ‘

0,25

0,25

0,25

loL.

[■i'AJ

16

16

16

16

40

40

16

48

hui

[ns]

28

35

22

40

10

6

13

22

h‘Hi

[nsj

15

8

15

8

15

20

18

18

i ...................

, U„,

Digitalna elektronika i.

743S

LOGIČKI SKLOPOVI SA SCHMITTOVIM OKIDNIM SKLOPOM U skupini TTL proizvode se digitalni sklopovi koji u ulaznom dijelu imaju Schmittov okidni sklop. Ti sklopovi imaju malu osjetljivost na smetnje i dobar odziv na spore promjene ulaznog signala. Za njih su karakteristične dvije razine ula znih napona kod kojih dolazi do promjena iz izlaznog stanja logičke 0 u stanje lo gičke 1 i obrnuto (slika 3.24.). Razine ulaznih napona kod kojih dolazi do promje na stanja nazivaju se gornji i donji olddni prag. Razlika napona gornjeg i donjeg okidnog praga naziva se napon histereze. <0

a)

i—

y

' j.r ! b - v U2

U1

uu

Slika 3.24. Invertor sa Schmittovim okidnim sklopom: a)simboli, b) prijenosna karakteristika, c) djelovanje sklopa

Slika 3.25. Električna shema invertora sa Schmittovim okidnim sklopom na ulazu (7414)

Sklop 7414 je integrirani sklop koji sadrži šest invertora sa Schmittovim oki dnim sklopom na ulazu (slika 3.25.).


Ako ulazni napon ima vrijednost iz područja niske razine (stanje 0), tranzistor Tri je u zapiranju, a Tr2 u zasićenju. Zbog toga tranzistor Tr3 ne vodi a kao po sljedica toga ni Tr4. Baza tranzistora Tr5 je na dovoljno visokom pozitivnom prednaponu i on vodi te je na izlazu sklopa napon iz područja visoke razine koji od govara logičkom stanju 1, Na izlazu ostaje logičko stanje 1 sve dok ulazni napon ne prijeđe razinu gor njeg okidnog praga (engl. positive-going treshold). Tranzistor Tri počinje voditi, a Tr2 prestaje. Zbog toga vode tranzistori Tr3 i Tr4, a Tr5 je u zapiranju. Stoga je izlazni napon veličine iz područja niske razine koja odgovara stanju 0. Na izlazu ostaje logičko stanje 0 sve dok se ulazni napon ne smanji ispod razine koja odgo vara naponu donjeg okidnog praga (engl. negative-going treshold).

DIGITALNI SKLOPOVI S TRI STANJA Pojedini digitalni sklopovi u skupini TTL mogu osim izlaznog stanja 0 i 1 imati i stanje visoke impcđancije Z. Zbog toga se za takve sklopove kaže da mogu imati tri stanja (engl. tri-state logic). Sklopovi s tri stanja osim uobičajenih logičkih ulaza imaju i poseban upravljač ki ulaz (engl. enable). Njime se sklopu dopušta (engl. enabled) izlazno stanje 0 ili 1 u ovisnosti o stanju na logičkim ulazima, odnosno ne dopušta (engl. disabled) ta ovisnost i tada je na izlazu stanje visoke impedancije Z (slika 3.26.). b)

:±" v4 1 1 0

0 1 X

:: r i 0 z

X - bilo koje stanje (0 ili 1) Z - stanje visoke impedancije Slika 3.26. Sklop NE s tri stanja: a) električna shema, b) simboli, c) tablica stanja

Kad je na ulazu E napon vrijednosti iz područja visoke razine (stanje 1), struja ne može teći kroz diodu D2 niti spojem baza-emiter preko ulaza E. Zbog toga stanje na izlazu Y ovisi o stanju na ulazu A . Sklop radi kao standardni invertor. Kad je na ulazu E napon vrijednosti iz područja niske razine (stanje 0), propu sno je polariziran spoj baza-emiter tranzistora Tri i preko ulaza E teče struja u


priključeni izvor. Zbog toga baza tranzistora Tr2 ne dobiva potrebnu pobudu i ne vodi. Zbog toga i baza tranzistora Tr4 ostaje bez pobude pa u izlaznom dijelu tranzistor Tr4 predstavlja isključenu sklopku. Izlaz Y odspojen je od zajedničke točke. Napon stanja 0 na ulazu E uzrokuje da provodi dioda D2. Zbog toga i baza tranzistora Tr3 ostaje bez pobude pa tranzistor Tr3 predstavlja u izlaznom krugu isključenu sklopku. To znači da je izlaz Y odspojen i od izvora napona napajanja. Ovo je treće stanje koje se naziva stanje visoke impedancije. b)

a)

130

130

130

Slika 3.27. Prikaz rada sklopa s tri stanja s pomoću sklopki: a) izlaz u stanju 1 b) izlaz u stanju 0, c) izlaz u stanju visoke impedancije

Kad je izlaz u logičkom stanju 1, između izlaza i napona napajanja vrlo je mali otpor, a između izlaza i zajedničke točke vrlo velik otpor. To praktički znači da je izlaz spojen na napon napajanja, a odspojen od zajedničke točke (slika 3.27.a). Kad je izlaz u logičkom stanju 0, između izlaza i napona napajanja vrlo je velik otpor, a između izlaza i zajedničke točke vrlo mali otpor. To znači da je izlaz praktički spojen na zajedničku točku, a odspojen od napona napajanja (slika 3.27.b). U stanju visoke impedancije između izlaza i zajedničke točke i između izlaza i napona napajanja vrlo je velik otpor, što znači da je izlaz odspojen i od zajedničke točke i od napona napajanja (slika 3.27.c). li

A

V

■fe’-

A

Y

0

0

0

0

X

z

0

1

1

1

0

0

1

X

Z

1

1

1

Slika 3.28. Tablica stan ja i sim boli logičkih sklopova s tri stanja: a) sklop 74125, b) sklop 74126


Integrirani sklopovi 74125 i 74126 primjeri su sklopova s tri stanja (slika 3.28.). Radi se o sklopovima koji ovisno o stanju upravljačkog ulaza daju na izlazu stanje jednako ulazu ili stanje visoke impedancije. Međusobno se razlikuju po dje lovanju upravljačkog ulaza. Sklopovi s tri stanja koriste se, uz ostalo, u slučajevima kad je potrebno nekoli ko signala dovesti na zajedničko odredište jednom linijom (sabirnica, engl. bus). U određenom vremenu može se prenositi samo jedan signal, dok izlazi ostalih sklopova moraju biti u stanju visoke impedancije (slika 3.29.).

Slika 3.29. Primjer primjene sklopova s tri stanja

Tablica 3.5. Osnovne karakteristične veličine nekih sklopova sa Schmittovim okidnim sklopom na ulazu i sklopova s tri stanja '7414

74125

74126

Ucc

IV)

5

5

5

5

CĆH

(•»Aj

36

24

64

62

lici.

lm A]

60

40

64

62

iim

(VI

2

2

0,8

0,8

(VJ

■ U,

-

[VJ

1,7

1,7

U, :

[V]

0,9

0,9

U..H

LV)

2,4

2,4

2,4

2,4

fV]

0,4

0,4

0,4

0,4

(HAJ

40

40

40

40

hi

[mAl

-1,6

-1,6

-1,6

-1,6

h ti

[inAJ

-0,8

-0,8

-5,2

-5,2

111

[mAJ

16

16

16

16

tp L H ,

(ns.)

22

22

13

13

hm

M

22

22

18

18

M htt


74132

|

PODSKUPINE TTL Osim standardnih sklopova skupine TTL razvijeno je još nekoliko podskupina sa svrhom da se dobiju sklopovi veće brzine, odnosno manjeg utroška snage. U podskupini TTL male snage (engl. low-power TTL, 74L series) temeljni se sklop bitno ne razlikuje od temeljnog sklopa standardne podskupine. Osnovna ra zlika je u povećanim vrijednostima otpora. Time je postignut manji utrošak snage, ali je bitno smanjena brzina rada. Tipičan prosječan utrošak snage sklopa NI ove podskupine je 1 mW, a prosječno vrijeme kašnjenja iznosi 33 ns. Sklopovi ove podskupine imali su važnu ulogu u onim digitalnim sustavima gdje je bilo važno postići što manji utrošak snage, bez obzira na brzinu rada. Dalj njim razvojem novih podskupina postignuto je smanjenje utroška snage uz zadrža vanje standardne brzine rada, a kod najnovijih sklopova i povećane. Zbog toga se sklopovi podskupine TTL male snage praktički više ne koriste u novim uređajima. U podskupini TTL velike brzine (engl. high speed TTL, 74H series) temeljni se sklop razlikuje od temeljnog sklopa standardne podskupine po smanjenim vri jednostima otpora i korištenju dvaju tranzistora u Darlingtonovu spoju na mjestu izlaznog tranzistora Tr3. Rezultat toga je mnogo brži rad sklopa, ali i veći utrošak snage. Za temeljni sklop ove podskupine srednja vrijednost vremena kašnjenja iznosi 6ns, a utrošak snage 23 mW. Kako je s razvojem novih podskupina posti gnuta još veća brzina, a bez daljnjeg povećanja utroška snage, to se ni ovi sklopovi praktički ne koriste u gradnji novih uređaja. a)

b)

Slika 3.30. Sklop NI iz podskupine Schottky TTL : a) tranzistor sa Schottkyjevom diodom, b) simbol tranzistora sa Schottkyjevom diodom, c) električna shema sklopa NI


U sklopovima do sada spomenutih podskupina TTL, tranzistori, kad predstav ljaju uključene sklopke, nalaze se relativno duboko u području zasićenja. To je osnovni uzrok dugom prelasku iz stanja zasićenja u zapiranje, odnosno dugog tra janja isključenja sklopke, a time i ograničenja u brzini rada. U sklopovima pod skupine Schottky TTL (74S series) radna točka jednog dijela vodljivih tranzistora nije duboko u zasićenju, što omogućuje brži prijelaz iz stanja vođenja u stanje zapiranja. U sklopovima ove podskupine (slika 3.30.) tranzistori bitni za brzinu rada ima ju spojenu Schottkyjevu diodu između baze i kolektora (za tranzistore sa spoje nom Schottkyjevom diodom koristi se poseban simbol). Napon propusne polariza cije 5chottkyjeve diode iznosi oko 0,4 V. Uz napon između baze i emitera tranzis tora 0,8 V bit će pad napona na Schottkyjevoj diodi oko 0,4 V pa napon između kolektora i emitera tranzistora neće prijeći iznos 0,4 V. Zbog toga je vrijeme ka šnjenja sklopova Cv'e podskupine smanjeno na 3 ns uz prosječan utrošak snage 20 mW. U podskupini Schottky TTL male snage (engl. low-power Schottky, 74LS seri es) koriste se nešto veće vrijednosti otpora otpornika, što je rezultiralo daljnjim smanjenjem utroška snage uz prihvatljivo smanjenje brzine rada. Srednja vrije dnost utroška snage je 2 mW uz vrijeme kašnjenja od 9,5 ns. Sklopovi ove skupine razlikuju se od prethodnih po tome što se na ulazu ne koristi višeemiterski tran zistor, nego diodni sklop I (slika 3.31.).

Slika 3.31. S klop N I iz p o d sk u p in e Schottky T T L m ale snage


Slika 3.32. Temeljni sklop iz podskupine FAST

Rad na poboljšanju svojstava sklopova skupine TTL doveo je do pojave novih podskupina. To su podskupine poboljšani Scliottky TTL (engl. advanced Schottky TTL, odnosno 74AS series) i poboljšani Schottky TTL male snage (engl. advan ced low power Schottky TTL, odnosno 74ALS series). U podskupini poboljšani Schottky TTL znatno je povećana brzina rada uz mali utrošak snage. Prosječna vrijednost za vrijeme kašnjenja iznosi 1,7 ns uz utrošak snage 8 mW. U podskupini poboljšani TTL male snage utrošak snage sveden je na 1,2 mW uz vrijeme kašnjenja 4 ns. Tvrtka Fairchild razvila je verziju sklopova podskupine poboljšani Schottky pod nazivom FAST (skraćeno od engl. Fairchild Advanced Schottky TTL) koju su prihvatili i neki drugi proizvođači digitalnih sklopova (npr. Motorola). Sklopovi te podskupine (slika 3.32.) imaju vrijednosti utroška snage i brzine rada između sklopova poboljšani Schottky i poboljšani Schottky male snage. Označavaju se oznakama 54/74F. Zbog tih svojstava i mogućnosti opterećenja sklopovima drugih podskupina (tablica 3.6.), sklopovi ovih podskupina imaju sve veću primjenu. Podaci iz tablice 3.6. pokazuju da su naponski parametri sklopova podskupina TTL takvi da se sklopovi različitih podskupina mogu bez ograničenja međusobno izravno spajati. Međutim, vrijednosti ulaznih i izlaznih struja takve su da postoje ograničenja s obzirom na faktor razgranjivanja pri spajanju sklopova različitih podskupina.


113

Tablica 3.6. Tipične vrijednosti karakterističnih veličina sklopova podskupina TTL (podaci se odnose na sklop NI) Oznaka podskupine

74

74L

7111

[ns]

9

33

6

[111Vj

10

1

90

F ( za sklopove iste podskupine)

10

: 1d Umnožak

' 74L3

74P

3

9,5

2,8

1,7

4

23

20

2

4

8

1,2

33

138

60

19

15,4

13,6

4,8

20

10

20

20

25

40

20

2,4

2,4

2,4

2,7

2,7

2,5

2,5

2,5

0,4

0/:

0,4

0,5

0,5

0,5

0,5

0,4

2

2

2

2

2

2

2

2

IVI

0,8

0,7

0,8

0,8

0,8

0,8

0,8

0,8

[ni A]

0,4

0,2

0,5

1

0,4

1

2

0,4

IrnAJ

16

3,6

20

20

8

20

20

8

40

10

50

50

20

20

20

20

1,6

0,18

2

2

0,36

0,6

0,48

0,1

x PD

u uHfrth)

• [Vj

. IV] Ui: •-■■■•■< ‘Ottvm)

>V| ImA]

:

' 74S

74AL,S

Primjer Odrediti broj sklopova NI iz podskupine 74S koji se može izravno vezati na sklop NI iz podskupine 74LS. I OL - 8 mA za sklop iz podskupine 74LS, a IIL = 2 mA za sklop podskupine 74S. Faktor razgranjivanja za izlazno stanje 0 iznosi F = 8/2 = 4. ioj; ~ 0,4 mA za sklop iz podskupine 74LS, a Im - 0,05 mA za sklop podskupine 74S. Faktor razgranjivanja za izlazno stanje 1 iznosi F = 0,4/0,05 = 8. Prema tome na izlaz sklopa NI iz podskupine 74LS može se spojiti 4 sklopa NI iz podskupine 74S (slika 3.33.).

Slika 3.33. Primjer mogućnosti opterećenja sklopova pri međusobnom spajanju sklopova različitih podskupina


SKUPINA ECL Sklopovi skupine emiterski vezanih integriranih logičkih sklopova (engl. Emitter-Coupled Logic, skraćeno ECL) najbrži su digitalni sklopovi. Velika brzina njiho va rada postignuta je malim hodom signala i time što tranzistori u njima ne idu u zasićenje. Napon napajanja sklopova skupine ECL je 5,2 V s dopuštenim odstupanjem 10%. Uzemljuje se pozitivni pol napona napajanja radi smanjenja smetnji od izvo ra napajanja. Sklopovi skupine ECL proizvode se u nekoliko podskupina, koje se međuso bno razlikuju po vremenu kašnjenja i utrošku snage. Sto je vrijeme kašnjenja kraće, veći je utrošak snage. Kod najbržih sklopova vrijeme kašnjenja iznosi 1 ns, a utrošak snage 60 mW. Tipičan faktor razgranjivanja za sklopove skupine ECL iznosi 25. To je statičlđ faktor razgranjivanja, odnosno broj koji pokazuje koliko se ulaza može spojiti na jedan izlaz nc vodeći računa o brzini rada. Dinamički faktor razgranjivanja je broj koji pokazuje koliko se ulaza može spojiti na jedan izlaz sklopa a da se ne poveća vrijeme kašnjenja. Dinamički faktor razgranjivanja kreće se u rasponu od 15 za sklopove sporijih podskupina do svega 5 za najbrže sklopove u skupini ECL. Dakle, opterećenje izlaza većim brojem ulaza smanjuje brzinu rada, odnosno po većava vrijeme kašnjenja. Napon UEE tjera kroz otpornik R3 stalnu struju IE (diferencijsko pojačalo). Struja IE teče kroz jedan od tranzistora Trl-Tr3, ovisno o naponima na ulazima (slika 3.33.). Zbog toga što se ulaznim signalima struja IE usmjerava kroz tranzis tore Tri i Tr2 ili Tr3, ovi sklopovi nazivaju se još i sklopovi strujne logike (engl. current-mode logic, skraćeno CML).


Ako je na oba ulaza stanje 0 ( odgovara razini napona -1,55 V), tada tranzis tori Tri i Tr2 ne vode. Tranzistor Tr3 vodi, ali mu je radna točka u aktivnom po dručju. Zbog toga je napon kolektora tranzistora Tri i Tr2 viši od napona kolekto ra tranzistora Tr3. Naponi s kolektora tranzistora Trl-Tr3 vode se na emiterska sljedila koje čine tranzistori Tr4 i Tr5. Zbog višeg kolektorskog napona Ucl2 tran zistor Tr5 više je vodljiv u odnosu na tranzistor Tr4. Zbog toga je na izlazu Y2 na pon iznosa -0,8 V, što odgovara stanju 1, a na izlazu Y, je napon iznosa -1,7 V, što odgovara stanju 0. Ako se bilo na ulaz A ili ulaz B ili oba, dovede napon -0,8 V, što odgovara sta nju 1, pripadni ulazni tranzistor provede ostajući u aktivnom području rada. Zbog toga tranzistor Tr3 prestaje voditi. Sad je napon kolektora tranzistora Tr3 viši od kolektorskog napona tranzistora Tri i Tr2. Tranzistor Tr4 vodljiviji je u odnosu na tranzistor Tr5 pa je na izlazu Y, napon -0,8 V, što odgovara stanju 1. Na izlazu Y2 je napon -1,7 V, odnosno stanje 0. Iz izloženog se vidi da temeljni sklop skupine ECL obavlja logičke operacije ILI (izlaz Yj) i NILI (izlaz Y2). U skupini ECL dopušteno je međusobno spajanje izlaza logičkih sklopova (sli ka 3.35.). Budući da je izlazni stupanj sklopova skupine ECL emitersko sljedilo, stanje u spojištu izlaza dvaju ili više sklopova bit će lako je bilo koji od izlaza po jedinačnih sklopova u stanju 1. To znači da se spajanjem izlaza ostvaruje operacija ILI bez sklopa ILI. Ovakav spoj izlaza naziva se spojeni ILI (engl. wired OR).

Y y

= y , + y2 = a + b + c + d

Y Y =Y1 + Yz =A + B + C + D = (A + B) (C + D)

Slika 3.35. Međusobnim spajanjem izlaza sklopova skupine ECL ostvaruje se operacija spojeni ILI

Velika brzina rada sklopova iz skupine ECL zahtijeva i poduzimanje posebnih mjera pri projektiranju digitalnih sustava. Napon napajanja ne smije imati brujanje veće od 50 mV. Zato je potrebno na svakih pet do deset kućišta integriranih sklopova provesti dodatno filtriranje napona napajanja keramičkim kondenzato rom kapaciteta oko 0,1 |iF. Preporuča se izvesti zajedničku točku (masu) u obliku ravnine što veće površine. Spajanje između sklopova treba izvesti što kraćim vo dovima. Najpovoljniji način međusobnog spajanja sklopova je uporabom linije ka rakteristične impedancije 50 £1 Za prijenos signala između tiskanih ploča treba koristiti koaksijalni kabel. Sklopovi skupine ECL koriste se kad je potrebna velika brzina rada. Zbog nis ke razine dopuštenih smetnji (u najkritičnijem slučaju oko 250 mV), velikog utro ška snage, napona napajanja i logičkih razina, koji nisu kompatibilni sa sklopovi ma drugih skupina, uporaba sklopova ove skupine nije toliko raširena kao sklopo va iz skupina TTL i CMOS.

Digitalna eleMronika I.

PREGLED KLJUČNIH POJMOVA dinam ički faktor razgranjivanja

- broj ulaza koji može na svom izlazu podnijeti logički sklop, a da vrijeme ka šnjenja ne poraste iznad deklariranog iznosa FAST (engl. Fairchild A dvanced S chotkky TTL)

- podskupina sklopova TTL za koju je karakterističan smanjeni utrošak snage uz povećanu brzinu rada izlaz s otvorenim kolektorom (engl. open-collector output)

- digitalni sklopovi u kojima izlaznom tranzistoru nedostaje otpornik i protutalctna sklopka; otpornik se dodaje izvana logički sklop s tri stanja (engl. tristate logic gate)

- logički sklopovi s tri izlazna stanja: logička nula, logička jedinica i visokoimpedantno stanje otvoren

ulaz

(engl. floating input)

- ulaz koji lebdi u zraku poboljšani Schottky TTL (engl. advanced Schottky TTL)

- podskupina sklopova TTL za koju je karakteristična vrlo velika brzina rada uz standardni utrošak snage poboljšani Schottky TTL male snage (engl. advanced low povver S chottky TTL)

- podskupina sklopova TTL za koju je karakterističan vrlo mali utrošak snage i malo vrijeme kašnjenja protutaktna sklopka (engl. totem -pole output, active pull-up circuit)

- tranzistorska sklopka s aktivnim elementom umjesto kolektorskog otporni ka, tj. sklopka s protutaktnim izlazom Schottky TTL

- podskupina sklopova TTL s velikom brzinom rada Schottky TTL male snage (engl. low-pow er Schottky)

- podskupina sklopova TTL s malim utroškom snage skupina ECL

- skupina integriranih digitalnih sklopova u kojima tranzistori rade izvan reži ma zasićenja skupina TTL

- skupina integriranih sklopova s nekoliko podskupina, vrlo velikim izborom različitih sklopova i raširenom primjenom snažni logički sklop (engl. buffer, driver, povver gate)

- sklop koji ima veću izlaznu struju, odnosno veći izlazni napon od standardnog


spojeni I (engl. wired AND)

- spoj više izlaza logičkih sklopova kojim se ostvaruje operacija I spojeni ILI (engl. wired OR)

- spoj više izlaza logičkih sklopova kojim se ostvaruje operacija ILI standardni TTL

- osnovna podskupina u skupini integriranih sklopova TTL statički faktor razgranjivanja

- broj ulaza koji električki može podnijeti izlaz digitalnog sklopa bez obzira na brzinu rada TTL male snage (engl. low -pow er TTL)

- starija podskupina sklopova TTL za koju je karakterističan mali utrošak sna ge uz povećano vrijeme kašnjenja u usporedbi sa sklopoveima standardne podskupine TTL velike brzine (engl. high-speed TTL)

- starija podskupina sklopova TTL za koju je karakteristična velika brzina ra da uz povećani utrošak snage u usporedbi sa sklopovima standardne pod skupine Tablica 3.7. Usporedba svojstava nekih podskupina TTL i ECL prema podacima proizvođača

Skupina


Pp

tpX

Dopuštena smetnja

[ns]

fmV|

[PWS]

[mV]

745 m

3

20

60

300

74LS TTL

9,5

2

19

300

74FTTL

2,8

4

15,4

300

74AS TTL'

1,7

8

13,6

300

74ALS TTL

4

ECL

1

1,2 40

4,8 40

400 250

PITANJA I ZADACI ZA PONAVLJANJE 1. Nacrtajte električnu shemu temeljnog sklopa skupine TTL i objasnite rad. 2. Objasnite djelovanje otvorenog ulaza kod sklopova skupine TTL. 3. Zašto se u digitalnim uređajima sa sklopovima skupine TTL preporučuje na svaki integrirani sklop priključiti keramički kondenzator između izvoda za napajanje? 4. Kakvo će biti stanje na izlazima logičkih sklopova skupine TTL sa slike 3.36.?

Slika 3.36, Ovisnost izlaza logičkih sklopova skupine TTL o stanju ulaza (zadatak 4.)

5. Nacrtajte električnu shemu sklopa NI s otvorenim kolektorom i objasnite rad. 6. Izlazi četiriju invertora s otvorenim kolektorom iz integriranog sklopa 7405 spojeni su u spojeni I i opterećeni s dva ulaza sklopova NI iz integriranog sklopa 7400 (slika 3.37.a). Odredite vrijednost potrebnog otpora R i algebar ski izraz za izlaz Y. a)

5V

b)

D

Slika 3.37. Primjer primjene sklopova s otvorenim kolektorom TTL

7. Odredite vrijednost otpornika R za spoj sa slike 3.37.b. uz nominalnu struju svijetleće diode IP — 20mA i UF = 1,6V.


5V

Y

Slika 3.38. Vrijeme kašnjenja složenog logičkog sklopa

8. Odredite vrijeme kašnjenja složenog logičkog sklopa (slika 3.38.) za promjenu od ulaza A do izlaza Y. 9. Kako se s pomoću integriranog sklopa 7409 može realizirati logička operacija Y = A ■B ■C ■D • E ■F? 10. Koliki je dopušteni iznos napona smetnji na liniji kojom je povezan izlaz sklo pa podskupine 74LS na ulaz sklopa podskupine 74AS? 11. Koliko se sklopova NI podskupine 74AS može spojiti na izlaz sklopa NI iz podskupine 74ALS? 12. Nacrtajte električnu shemu temeljnog sklopa skupine ECL i objasnite rad. 13. U čemu se međusobno razlikuju sklopovi podskupina ECL? 14. Koje su prednosti, a koji nedostaci, sklopova skupine ECL? 15. Koja se operacija dobije međusobnim spajanjem izlaza više sklopova skupine ECL? 16. Kakva je logička ovisnost izlaza Y o ulazima A -F sklopa sa slike 3.39.? Y

Slika 3.39. Spajanje izlaza logičkih sklopova ECL

120


3.3. SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA S UNIPOLARNIM TRANZISTORIMA Skupina MOS

Temeljni sklop skupine CMOS Karakteristične veličine sklopova CMOS Podskupine CMOS Ostali sklopovi u skupini CMOS BiCMOS skupina Pregled ključnih pojmova Pitanja i zadaci za ponavljanje Skupine integriranih digitalnih sklopova s unipolarnim tranzistorima su MOS i CMOS. U njima se koriste tranzistori s efektom polja i izoliranom upravljačkom elektrodom (engl. metal-oxide-semiconductor field-effect transistor, skraćeno MOSFET). Od dva tipa MOSFET-a u digitalnim sklopovima koristi se tzv. obogaćeni tip (engl. enchancement type), U skupini MOS koriste se n-kanalni (engl. n-channel) ili p-kanalni (engl. p-channel). U skupini CMOS (engl. complementary MOS) ko riste se p-kanalni i n-kanalni MOSFET zajedno. Digitalni sklopovi ovih skupina omogućuju veću gustoću pakiranja (više eleme nata na jedinici površine) nego sklopovi s bipolarnim tranzistorima. To je zbog to ga što tranzistor u MOS tehnici zahtijeva oko 50 puta manju površinu nego tran zistor izveden u bipolarnoj tehnici. Uz to je proces proizvodnje u MOS tehnologiji znatno jednostavniji od proizvodnje bipolarnih elemenata. Najveću gustoću pakiranja imaju NMOS digitalni sklopovi. PMOS sklopovi imaju nešto manju gustoću, manju brzinu rada, a kako uz to koriste i negativni napon napajanja, to se manje koriste. Sklopovi skupine CMOS složeniji su i imaju najmanju gustoću pakiranja ali se zbog najveće brzine i najmanjeg utroška snage najviše koriste. Integrirani sklopovi skupine BiCMOS, o kojima će biti govora na kraju ovog poglavlja, sastoje se od unipolarnih i bipolarnih tranzistora i objedinjuju dobra svojstva jednih i drugih.

SKUPINA MOS U sklopovima skupine MOS koriste se najčešće tranzistorske sklopke s tranzisto rima umjesto otpora (slika 3.40.). Tranzistor Tr2 je sklopka čije stanje ovisi o sta nju signala na ulazu A . Kad je taj tranzistor u vodljivom stanju, tj. uključena sklopka, njegov otpor iznosi oko 1 k£X Kad je tranzistor Tr2 nevodljiv, tj. isključe na sklopka, njegov otpor je oko 1010£X Tranzistor Tri ima ulogu otpornika (engl. load MOSFET). Njegova upravljačka elektroda stalno je spojena na napon napa janja UDD. Zbog toga je taj tranzistor stalno u vodljivom stanju. Izveden je tako da njegov otpor u vodljivom stanju iznosi oko 100 kfi (uži vodljivi kanal).


"1 1 U DD

Li

°)

U

I I O 5 i>

DD

] , o ‘ Q

Tr1 oV

’ ............ ° /

I

-oy

|J

J

3

10

a

Tr2

1010

Y 00 105+1010

Un

103

UY= UDD------ —--------= Unn

0

103 + 105

100

Slika 3.40. Sklop NE u skupini NMOS: a) električna shema, b) nadomjesni spoj za ulazno stanje 0, c) nadomjesni spoj za ulazno stanje 1

Kad je na ulazu A napon 0 V, tj. logičko stanje 0, tranzistor Tr2 je u stanju zapiranja i ima vrlo velik otpor, oko 10loQ. Tranzistori Tri i Tr2 čine djelilo napona u kojemu je na tranzistoru Tr2 praktički sav priključeni napon jer je njegov otpor oko IO5 puta veći od otpora tranzistora Tri. Zbog toga je izlazni napon praktički jednak naponu UDD pa je izlaz u logičkom stanju 1. Kad je na ulazu A napon UDD, tj. logičko stanje 1, tranzistor Tr2 je u stanju vo đenja i ima otpor iznosa oko 1 k£X Sada je odnos otpora djelila koji čine tranzisto ri Tri i Tr2 takav da je izlazni napon približno stoti dio napona napajanja, što zna či da je izlaz u stanju 0.

b)

Ui Tri

J

H -i Tr1

h-

Tr2

-°Y

Ii— Tr3 Bo

l i ’— Tr2 A o----------- “

S°-

Slika 3.41, Logički sklopovi u skupini NMOS: a) NI, b) NILI

122


|-- n

Tr3

Ako se prema električnoj shemi invertora između tranzistora Tr2 i mase doda treći tranzistor, dobije se sklop NI (slika 3.41.a). Kad je na bilo kojem ulazu tog sklopa napon iz područja niske razine (stanje 0), na izlazu Y je napon iz područja visoke razine (stanje 1) jer je jedan od tranzistora Tr2 ili Tr3 u nevodljivom sta nju. Tek kad su oba ulaza naponi visoke razine (stanje 1), vodljiva su oba tranzis tora pa je na izlazu napon niske razine, odnosno logičko stanje 0. Ako se treći tranzistor doda paralelno tranzistoru Tr2, dobije se sklop NILI (slika 3.41.b). Kad je na bilo kojem ulazu napon iz područja visoke razine tj. sta nje 1, vodljiv je jedan od tranzistora Tr2 ili Tr3 pa je na izlazu napon iz područja niske razine, tj. stanje 0. Na izlazu je napon visoke razine, tj. stanje 1, kad su na oba ulaza naponi niske razine, tj. stanje 0, jer su tada oba izlazna tranzistora Tr2 i Tr3 nevodljiva. Izlazi sklopova skupine NMOS mogu se spajati zajedno radi ostvarenja opera cije spojeni I. Primjer Napisati algebarski izraz za operaciju Y s obzirom na ulaze sklopova NILI čiji su izlazi međusobno spojeni (slika 3.42.) i izvesti zaključak. Međusobnim spajanjem izlaza Yt i Y2 dobije se operacija Y = Y , ■ Y2. Uvršte njem izraza za Y, i Y, s obzirom na njihove ulaze i primjenom De Morganova teorema na dobiveni izraz, postaje vidljivo da se na taj način zapravo dobije sklop NILI s četiri ulaza.

=A+B+C+D =A+B+C+D

Slika 3.42. Spojeni I u skupini NMOS

Tipično vrijeme kašnjenja sklopova skupine NMOS je 50 ns. Ovaj dosta visoki iznos posljedica je velikog izlaznog otpora u stanju 1 i ulaza koji predstavlja kapacitivno opterećenje za prethodni sklop. Ulaz sklopa predstavlja za izvor otpor veći od 1012fl i kapacitivnost između 2 i 5 pF. Ta kapacitivnost s izlaznim otporom daje relativno veliku vremensku konstantu koja povećava vrijeme preklapanja tranzistorske sklopke. Dopušteni iznos smetnji je oko 1,5 V uz napon napajanja 5 V. Uz veće vrije dnosti napona napajanja UDD veći je i dopušteni iznos smetnji. Vrlo veliki ulazni otpor omogućuje vrlo veliki faktor razgranjivanja. Međutim, povećani broj ulaza povećava ukupnu kapacitivnost kojom je opterećen izvor, što ima utjecaja na porast vremena preklapanja tranzistorske sklopke. Zbog toga je faktor razgranjivanja ograničen na iznos 50, što je ipak znatno više nego kod sklo pova izvedenih s bipolarnim tranzistorima.


Sklopovi skupine NMOS imaju vrlo mali utrošak snage. Za invertor (slika 3.40.) u izlaznom stanju 1 utrošak snage iznosi oko 0,25 nW, a u stanju 0 oko 0,25 mW. Iako pojedinim značajkama (jednostavan postupak proizvodnje, male dimenzi je, mali utrošak snage, velik ulazni otpor i faktor razgranjivanja) sklopovi skupine MOS nadmašuju sklopove izvedene s bipolarnim tranzistorima, zbog njihove male brzine uporaba im je ograničena. Vrlo je mali izbor sklopova niskog i srednjeg stupnja integracije. Koriste se u sklopovima visokog stupnja integracije gdje se ne traže velike brzine rada, a u kojima dolaze do izražaja pozitivna svojstva sklopova ove skupine (memorije i registri velikog kapaciteta, kalkulatori). Sklopovi s MOS tranzistorima osjetljivi su na statički elektricitet. I vrlo mala količina naboja može dovesti do proboja tankog sloja oksida između upravljačke elektrode (zasuna) i vodljivog sloja podloge. Stoga je potrebno pažljivo njima ru kovati i držati se uputa proizvođača. Pojedini tipovi sklopova s MOSFET-ima isporučuju se tako da su im izvodi me đusobno kratkospojeni prstenom od metala ili vodljivom spužvom. Prsten se smije skinuti tek pošto se sklop zalemi. Svi metalni dijelovi koji dolaze u dodir sa sklo pom moraju biti uzemljeni, uključujući i lemni šiljak pri lemljenju. Sklop se drži prstima za kućište i ne ispušta dok se ne zaleme svi izvodi. Izvode ne treba nikako dirati prstima. Dodir prstima može dati statički naboj dovoljan za uništenje sklopa. Sklop se ne smije odspajati ili spajati u strujni krug pod naponom napajanja. Signali se ne smiju dovoditi na ulaze sklopa ako nije priključen napon napajanja.

TEMELJNI SKLOP SKUPINE CMOS Kombinacijom n-kanalnog i p-kanalnog MOSFET-a u istom integriranom sklopu postižu se znatno bolja svojstva u usporedbi sa sklopovima sa samo n-kanalnim ili samo p-kanalnim tranzistorima. Sklopovi ove skupine nazivaju se CMOS (engl. complementary MOS). U usporedbi sa sklopovima skupine MOS nešto su složeni je električne sheme, a time većih dimenzija i složenijeg postupka proizvodnje. M e đutim, u tom pogledu su u odnosu na sklopove skupine TTL u velikoj prednosti. a)

ni Li

Tr1 P-MOS

-oy

Tr2 N-MOS Uy=Un,

1010 1 0 1° + 103

-=un,

Uy=Un,

103 103 + 10 ’ °

107

Slika 3.43. Sklop NE u skupini CMOS: a) električna shema, b) nadomjesni spoj za ulazno stanje 0, c) nadomjesni spoj za ulazno stanje 1


Rad sklopova skupine CMOS temelji se na sklopki s komplementarnim MOS tranzistorima (slika 3.43.). Tranzistori su međusobno spojeni tako da p-lcanalni MOSFET ima spojen uvod na napon napajanja, a n-kanalni na zajedničku točku. Upravljačke elektrode spojene su zajedno i čine ulaz, a zajedno spojeni odvodi či ne izlaz. Ako je ulazni napon OV (stanje 0 na ulazu A ), tranzistor Tr2 ima napon UCs ~ 0 V i zbog toga je u zapiranju s otporom između odvoda i uvoda oko 10lu £1 Upravljačka elektroda tranzistora Tri je za napon UDD na nižem potencijalu od njegova uvoda pa je taj tranzistor u zasićenju. Otpor između uvoda i odvoda je oko 1 kQ. Izlaz Y je praktički odspojen od zajedničke točke, a spojen na napon na pajanja pa je na izlazu stanje 1. b) A o-

|—a

Tr4

'Tr3

n jf— 1-* J ' Tr3 -<>Y B °-

Tr4

Tr2 A

—°Y

Tr1 |

iI

B o-

J

H-i Tr2 i—1»

Slika 3.44. Temeljni sklopovi u skupini CMOS: a) NI, b) NILI

Kad je ulazni napon UDD (stanje 1 na ulazu A ), tranzistor Tri ima napon UGS= 0 V i zbog toga je u zapiranju. Otpor između njegova odvoda i uvoda je oko IO10 O. Upravljačka elektroda tranzistora Tr2 je za napon UDD na pozitivnijem po tencijalu od njegova uvoda pa je taj tranzistor u zasićenju. Otpor između odvoda i uvoda je oko 1 kQ. Izlaz Y je sada praktički spojen na masu, a odspojen od napo na napajanja pa je na izlazu stanje 0. Višestrukim kombiniranjem komplementarnih MOS tranzistora moguće je os tvariti sklopove NI i NILI (slika 3.44.) koji su temeljni sklopovi u skupini CMOS. Kao i sklopovi iz skupine MOS, tako su i sklopovi skupine CMOS osjetljivi na statički naboj. Iako su MOS tranzistori na ulazu integriranih digitalnih sklopova skupine CMOS zaštićeni diodama (slika 3.45.), treba i s njima postupati vrlo pa žljivo i držati se uputa proizvođača. Neiskorištene ulaze sklopova skupine CMOS ne treba ostavljati otvorenima. Električki gledano, otvoren ulaz predstavlja stanje 0 (nema napona koji bi stvorio


vodljivi kanal). Međutim, preko otvorenog ulaza vrlo lako djeluju smetnje i statič ki naboj koji može dovesti u vodljivo stanje tranzistore i time rezultirati po većanim utroškom snage i pregrijavanjem. Neiskorišteni ulaz spaja se na Uss, UDD ili zajedničku točku.

KARAKTERISTIČNE VELIČINE SKLOPOVA SKUPINE CMOS Napon napajanja sklopova skupine CMOS moguće je izabrati u širokom rasponu (tablica 3.8.). O primijenjenom naponu ovise ostale karakteristične veličine. Većina proizvođača daje ove podatke za vrijednosti napona napajanja 5, 10 i 15 V. Izvodi za priključak napona napajanja označavaju se s UDD i Uss (engl. VDD i Vss). Najčešće se na izvod UDD spaja pozitivan pol izvora napajanja, a na Uss nega tivan pol koji se uzemljuje (slika 3.46.). U DD r

+u11DD

+11 -_uss

i ^S S

Slika 3.46. Priključak napona napajanja na sklopove skupine CMOS

Prvi sklopovi skupine CMOS za opću primjenu pojavili su se 1968. godine (američka tvrtka RCA). Tijekom nekoliko godina proširio se broj i asortiman pro izvedenih sklopova tako da su, uz skupinu TTL, sklopovi te skupine najvažniji i najrasprostranjeniji u primjeni. Sklopovi ove skupine označavaju se karakterističnim brojem 40 kojemu se do daju još dvije ili tri znamenke, a nakon njih slova B ili UB (kod nekih proizvođača A i B ). Slovom B označavaju se sklopovi koji na izlazu imaju dodan snažni sklop (buffer) koji se sastoji od jednog ili dvaju invertora (slika 3.47.). Ovim dodatkom dobiva se gotovo pravokutna prijenosna karakteristika, a time i veći dopušteni iznos smetnji, jednako vrijeme trajanja tPLH i tPHL i njihova neovisnost o vremenu


porasta ulaznog signala. Sklopovi bez snažnog sklopa na izlazu označavaju se s UB (engl. unbuffered). Tablica 3.8. Karakteristične veličine sklopova skupine CMOS (prema tvorničkim podacima proizvođača Motorola i Valvo) Oznaka sklopa Um .

(VI.

■

m

t„

V ol

■ l i EV]

HEF 41)01IS, 4011B

(-0,5)-(+18)

(-0,5)-(+18)

(-0,5) - (UDD+ 0,5)

(-0,5) - (UDD+ 0,5)

(-55)-(+125)

(-55) - (+125)

0,05

0,05

5

0,05

0,05

10

0,05

0,05

15

4,95

4,95

5

9.95

9.95

10

14.95

14.95

15

u

1

10H

lo l

(rnAl

[mA]

^Dt> ::{V]

MC14001B, 14011B

5

1,5

1,5

3

3

10 15

4

4

3,5

3,5

7 11

7

10

11

15

-0,51

-0,44

5

-1,3

-1,1

10

-3,4

-0,44

15

0,51

0,64

5

1.3

1,1

10

3.4

3

15

5

1,

IflAJ

0,1

0,3

f,

lp‘ 1

7,5

7,5

'rn

IMA]

0,25

1

5

0,5

2

10

1

4

15

125

45

5

50

22

10

40

18

15

100

17

5

i

m

........... ............... h

M*

50

14

10

40

11

15

*tp i tT ovise o kaj jacitivnosti opterećenja,;prikazane vrijednosti izm erene su uz kapa citivno opterećenje 50 pl


b)

Slika 3.47. Sklop NI iz skupine CMOS sa snažnim sklopom na izlazu: a) električna shema, b) prijenosna karakteristika

Pojedini proizvođači ovim zajedničkim oznakama dodaju i svoje karakteristične oznake (slova i znamenke) kojima se označavaju temperaturno područje, tip kućišta i ostalo. Logičke funkcije, raspored izvoda i većina osnovnih karakteristi čnih veličina za pojedinu su vrstu sklopova identične kod svih proizvođača. Razli ke, ovisno o vremenu nastanka i proizvođaču, postoje u pojedinim električkim značajkama kao što su izlazne struje i vrijeme kašnjenja. Vrlo mali utrošak snage (statički utrošak) jedno je od glavnih svojstava digital nih sklopova skupine CMOS i iznosi svega nekoliko nW. U bilo kojem stanju na izlazu teče gotovo zanemariva struja iz izvora napajanja jer je uvijek barem jedan od tranzistora između izvora napajanja i zajedničke točke u zapiranju. Iz tablice 3.8. vidi se da se maksimalni iznosi struje napajanja kreću, ovisno o naponu napa janja, u granicama 0,25-1 pA, dok su tipične vrijednosti i manje.

1

Tr1

U

Tr1 JT

J

Tr2

Ui

/

/

i1

U

Tr2 l'i

Slika 3.48. Nabijanje i izbijanje parazitne kapacitivnosti uzrokuje povećani utrošak snage u dinamičkom režimu rada

128


n

Ui

U dinamičkom režimu rada utrošak snage je veći i ovisi o frekvenciji na kojoj sklop radi. Razlog tome prikazan je na slici 3.48. Kod svake promjene izlaznog napona iz logičkog stanja 0 u stanje 1, poteče iz izvora napajanja, preko vodljivog tranzistora Tri, struja nabijanja parazitne kapacitivnosti (paralelni spoj ulazne kapacitivnosti opteretnog sklopa i vlastite izlazne kapacitivnosti). Pri prijelazu izla znog napona iz logičkog stanja 1 u stanje 0 parazitna se kapacitivnost izbija preko vodljivog tranzistora Tr2. Proizvođači u tvorničkim podacima daju izraze kojima je moguće izračunati približno ukupnu struju napajanju u ovisnosti o frekvenciji signala na ulazu: I

=±DD.+ k x f D

N

1

Faktor k izražava se u pA/kHz i ovisi o naponu napajanja a iznosi 0,3 za UDD = 5 V, odnosno 0,6 za UDD = 10 V i 0,9 za UDD = 15 V (prema tvorničkim po dacima za sklopove 4001 i 4011 proizvođača Motorola). N je broj sklopova u kućištu, a / frekvencija koja se izražava u kHZ. Prema podacima iz tablice 3.8. vidi se da dopušteni iznos napona smetnji kod napona napajanja UDD= 5 V iznosi u najnepovoljnijem slučaju 1,45 V, odnosno oko 30% iznosa napona napajanja (slika 3.49.). To je u usporedbi sa sklopovima TTL i ECL znatno povećanje imunosti na smetnje.

UNL = UIL - U 0L = 1 ,5 - 0,05 = 1,45 V

UNH= U0H - UIH = 4,95 - 3,5 = 1,45 V

Slika 3.49. Dopušteni napon smetnji sklopova skupine CMOS (UDD= 5 V)

S obzirom na to da je najveća moguća ulazna struja sklopova CMOS 0,1 pA, a u praksi vrlo često i nižeg iznosa, to ulaz praktički ne opterećuje izlaz. Kako ulaz sklopa CMOS djeluje kao kapacitivno opterećenje prethodnog izlaza, to utječe na brzinu rada i time ograničava faktor razgranjivanja. Do frekvencije 1 MHz može se računati s faktorom razgranjivanja 50. Uz veće frekvencije faktor razgranjivanja je manji.


PODSKUPINE CMOS Početkom sedamdesetih godina pojavljuju se u skupini CMOS podskupine s ka rakterističnom oznakom 74C, odnosno 54C (National Semiconductor). Sklopovi koji nose oznaku 74C predviđeni su za temperaturno područje rada od -40 do +85 °C, a s oznakom 54C za područje od -55 do +125 °C. Karakteristične veličine ovih sklopova podudaraju se po iznosima podataka s karakterističnim veličinama sklopova 4000. Sklopovi podskupine 74C su s obzirom na raspored izvoda i logičke funkcije kompatibilni sklopovima skupine TTL. Tako sklop s oznakom 74C00 sadrži četiri sklopa NI s dva ulaza i istog rasporeda izvoda kao sklop s oznakom 7400 iz skupi ne TTL. Na taj je način omogućeno da se u određenim uvjetima sklopovi nekih podskupina TTL zamijene ekvivalentnim sklopovima podskupine 74C. Godine 1981. pojavljuje se podskupina pod nazivom CMOS velike brzine (engl. high-speed CMOS) s oznakom 74HC. To je poboljšana verzija podskupine 74C. Po boljšanje se odnosi prije svega na brzinu rada (tablica 3.9.). U ovoj je podskupini vrlo velik broj sklopova, s obzirom na raspored izvoda i logičke funkcije, kompati bilnih sa sklopovima skupine TTL i podskupine 4000 iz skupine CMOS. Da bi se omogućila veća kompatibilnost sa sklopovima iz skupine TTL, razvi jena je podskupina 74HCT kojoj su vrijednosti ulaznih napona kompatibilne s vrijednostima izlaznih napona sklopova skupine TTL (tablica 3.9.). Tablica 3.9. Karakteristične veličine sklopova podskupina CMOS za sklopove N I i NILI uz UDD - 5V i T - (-40) - (+85) °C 74HC

74HCT

74AC

74ACT

2-6

4,5-5,5

2-6

4,5-5,5

rv]

1

0,8

1,35

0,8

[V]

3,5

2

3,5

2

Oznaka podskupine " [V]

'•ii;;

u r : 3SHNM HE

'

Si hi -

ho

0,1

0,1

0,1

4,9

4,9

4,9

5

5

24

24

rmAi

5

5

24

24

-

fHA]

0,5

0,5

0,5

0,5

.

lmW]

1

1

0,8

0,8

5 MI Iz

5

5

4

4

10 MI Iz

10

10

8

8

[nt]

10

10

5

5

[ns]

10

10

4

4

fns}

6

6

1,2

1,2

.M

6

6

1,3

1,3

. -

MH l MH/

M i h t,H

*

0,1 4,9

fn.AJ

i

lr m

[VJ [VJ

Ili

Na iznos PD utječe ulazna kapacitivnost opterećenja, podaci vrijede uz kapacitivno opterećenje 8-15 pF. ** Na iznose vremena kašnjenja, pada i porasta izlaznog napona utječe ulazna kapa citivnost opterećenja, podaci vrijede uz kapacitivno opterećenje 50 pF.

Digitalna elektronika i

Od 1986. pojavljuju se nove podskupine CMOS s daljnjim poboljšanjem svoj stava. To su 74AC i 74ACT. Sklopovi ovih podskupina objedinjuju dobra svojstva sklopova skupina TTL i CMOS.

OSTALI SKLOPOVI U SKUPINI CMOS Izlazi standardnih sklopova skupine CMOS ne smiju se, kao ni izlazi sklopova skupine TTL, spajati zajedno. Kad su izlazi spojenih sklopova u različitom stanju, kroz vodljive tranzistore oba sklopa teče struja iz izvora napajanja. Ta struja, oso bito pri višim iznosima napona napajanja, može dovesti do oštećenja tranzistora (slika 3.50.a). Vodljivi tranzistori jednakih otpora djeluju kao djelilo napona napa janja pa izlazni napon ima iznos UDDI2, odnosno nalazi se u zabranjenom području. Kad je potrebno dva ili više izlaza međusobno spojiti radi ostvarivanja funkcije spojeni I, koriste se sklopovi s otvorenim odvodom (slika 3.50.b). To su sklopovi kojima je izostavljen izlazni p-kanalni MOSFET pa je potrebno između izlaza i izvora napajanja spojiti vanjski otpornik RD. a)

b)

li

>

A1

Y1

Y

J

ni

Tr2

A2 0 1

U;

Y2

2

Y=Y1 Y 2 = A B = A + B

Slika 3.50. a) strujne i naponske prilike pri spajanju izlaza standardnih sklopova skupine CMOS, b) sklop s otvorenim odvodom kao spojeni I

Na slici 3.51. prikazan je sklop s tri stanja iz skupine CMOS. Kad je na ulazu E stanje 0, vodljivi su tranzistori Tr4 i Tri pa stanje izlaza ovisi o stanju ulaza A . Kad je ulaz E u stanju 1, tada su tranzistori Tri i Tr4 nevodljivi. Stanje na ulazu A nema utjecaja na stanje izlaza Y. Izlaz je odspojen i od zajedničke točke i od izvo ra napajanja, tj. nalazi se u visokoimpedantnom stanju Z. Osim većeg broja različitih tipova osnovnih logičkih sklopova, u skupini CMOS ima nekoliko posebno zanimljivih izvedaba koje omogućavaju raznovrsnu primjenu.


8— H-

Tr4

l- | IH -

U

A o-

J H1—

Tr3

E

A

0

0

1

0

0

X

1

Z

'

Y 1

— °y Tr2 V 1

lr

E o-

Tr1

i

Slika 3.51. Logički sklop s tri izlazna stanja: a)električna shema, b) tablica stanja, c) simboli

Sklop s oznakom 4007 sadrži dva komplementarna para p-kanalnih i n-kanalnih MOSFET-a i jedan invertor (slika 3.52.). Tranzistori ovog sklopa mogu se spa jati međusobno na različite načine što omogućuje dobivanje nekoliko različitih sklopova. Na slici 3.53. prikazana je izvedba sklopa NI s tri ulaza.

6

14 13

2

7 8 3

4

1

5

11

10

9

Slika 3.52. Električna shema integriranog sklopa 4007

Integrirani sklop 4016 primjer je izvedbe dvosmjerne sklopke (engl. bilateral svvitch ili transmission gate). Jedno kućište sklopa 4016 sadrži četiri identična sklopa dvosmjerne sklopke. Tranzistori Tri (n-kanalni) i Tr2 (p-kanalni) povezani su tako da čine dvo smjernu sklopku. Kad su tranzistori vodljivi omogućavaju prolaz signala u bilo ko jem smjeru. Tranzistori Tr3 i Tr4 čine invertor. Upravljački signal UK dovodi se na upravljačku elektrodu tranzistora Tri (n-kanalni) izravno, a na upravljačku elek trodu tranzistora Tr2 (p-kanalni) preko invertora. Kad je upravljački signal iznosa stanja 0, oba tranzistora dvosmjerne sklopke u zapiranju su pa ne postoji veza

Digitalna elektronika l.

između ulaza i izlaza, tj. dvosmjerna sklopka je isključena. Kad je na upravljač kom ulazu signal stanja 1, oba tranzistora dvosmjerne sklopke vodljiva su. Dvo smjerna sklopka je uključena i uspostavljena je veza između ulaza i izlaza (slika 3.54.). 14

n

11

E H i

ni

12

-°y 12

1 13

10 A o

Slika 3.53. Sklop 4007 u spoju sklopa NI s tri ulaza

b)

U„

Ufj o-

1

°^/

Slika 3.54. Dvosmjerna sklopka: a) principijelna električna shema, b) logička shema, c) ekvivalentni sklop


Prim jer _______________________________________________

Primjena dvosmjerne sklopke (4016) za usmjeravanje signala na jedan od dva ju izlaza. Upravljački napon na ulazu UK razine, koja odgovara stanju 0, uključuje sklop ku A, a isključuje sklopku B. Ulazni napon U„ usmjeren je na izlaz Y,. Kad je upravljački napon UK razine koja odgovara stanju 1, uključuje se B, a isključuje sklopka A. Ulazni napon t/„ usmjerava se na izlaz Y, (slika 3.55.).

n n

Y1

n n

Y2

Slika 3.55. Primjer primjene integriranog sklopa 4016

SKUPINA BiCMOS U drugoj polovini osamdesetih godina razvijena je skupina integriranih sklopova pod nazivom BiCMOS. Sklopovi ove skupine objedinjuju dobra svojstva sklopova s bipolarnim tranzistorima (velika mogućnost opterećenja, velika brzina rada) i s unipolarnim tranzistorima (mali utrošak snage).

-<>Y

Naziv ove skupine sklopova upućuje na to da se radi o kombinaciji bipolarnih i unipolarnih CMOS tranzistora. Izlazni stupanj s bipolarnim tranzistorima (slika 3.56.) omogućuje opte rećenje izlaza u stanju 0 strujom od 48 mA kod standardnih logičkih sklopova, a kod snažnih sklopova 64 mA. Ulaz je zaštićen od statičkog naboja.

Slika 3.56. Izlazni stupanj sklopova skupine B iC M O S

Digitalna elelđronika I.

Potreban napon napajanja iznosi 5 V. Ulazi i izlazi ovih sklopova kompatibilni su sa sklopovima iz skupine TTL (UOH= 2,4 V U0L = 0,5 V). Sklopovi ove skupine nose oznake 74BCT ili 74BC. Nekoliko godina kasnije razvijena je podskupina poboljšani BiCMOS (engl. Advanced BiCMOS). Sklopovi te skupine nose oznake 74ABT, odnosno kod nekih proizvođača 74FCT. U usporedbi s prvim sklopovima BiCMOS, kod ovih sklopova znatno je smanjen utrošak snage i vrijeme kašnjenja. To je postignuto smanjenjem broja bipolarnih tranzistora u izlaznom stupnju i uporabom odgovarajuće konfigu racije n-kanalnih MOS-tranzistora sa smanjenom strujom napajanja pri prijelazu izlaza iz stanja niske razine (stanje 0) u stanje visoke razine (stanje 1) i obrnuto. Najveću primjenu sklopovi ove skupine imaju pri povezivanju sklopova na sa birnice i prijenosu digitalnih signala linijama (vidjeti poglavlje 3.6.). Uz nekoliko osnovnih logičkih sklopova, najveći dio sklopova ove skupine su D-bistabili, sna žni sklopovi i odvojna pojačala. Većina sklopova je s tri izlazna stanja. Zbog usporedbe svojstava sklopova ove skupine sa sklopovima drugih skupina, za primjer se može uzeti sklop 74BCT245. To je sklop koji sadrži osam pari sna žnih sklopova s tri izlazna stanja koji omogućuju prijenos signala u oba smjera (engl. octal bidirectional transceiver). Na slici 3.57. prikazana je logička shema

B7

Slika 3.57. Logička shema sklopa 74BCT245

Ulazi -m -

T/A*

1,

0

A -B

ulaz

0

1

ulaz

B=A

1

X

Z

Z

A0 A,

G3 3EN1 3EN2

Bo

Sr b2

a4

b4

As

Bs Bs b7

A6 A7

OE_ TIR

,_ n

V1 <

>2 V Z i.

Slika 3.58 Tablica stan ja i sim boli sklopa 74B CT245


sklopa iz koje se vidi da svi parovi snažnih sklopova imaju zajedničke upravljačke ulaze OE i 77 R. Kad je ulaz OE u stanju 0, moguć je prijenos podataka sklopom u bilo kojem smjeru. U kojem smjeru će se prenositi podaci ovisi o stanju ulaza T /R (slika 3.58.). Kad je ulaz OE u stanju 1, izvodi A i B su u visokoimpedantnom stanju. U tom slučaju ulaz T /R nema utjecaja na stanje izvoda A i B. U ta blici 3.10. prikazana su usporedba svojstva ovog sklopa iz različitih skupina. Tablica 3.10. Usporedba svojstava sklopova 74245 iz različitih skupina i podskupina LS245 ■

F243

HC245

HC1245

AC245

ACT245

FGT245 0,008

Icc

fn>A)

58

105

0,004

0,008

0,08

0,08

tp

ins]

8

4,2

15

26

3,5

4

5

bi

£niAJ

24

64b

4

4

4

4

64

Ion

!'»A]

-15

-15«

-4

-4

-4

-4

-15

20a

■ ■ iliillli


-3*

PREGLED KLJUČNIH POJMOVA BiCMOS (engl. Bipolar CMOS)

- skupina integriranih digitalnih sklopova sastavljenih od bipolarnih i komple mentarnih unipolarnih tranzistora CMOS naponski kompatibilan s TTL

- podskupine CMOS (74HCT i 74ACT) čiji se sklopovi mogu izravno povezi vati sa sklopovima skupine TTL

CMOS velike brzine (engl. high speed CMOS) - podskupine sklopova CMOS (74HC i 74HCT) s povećanom brzinom rada u odnosu na standardne podskupine dinam ički utrošak snage (engl. active povver disipation)

- utrošak snage u dinamičkom režimu rada sklopa, na iznos utroška snage utječe frekvencija signala dvosmjerna sklopka (engl. bilateral svvitch ili transmission gate)

- sklop kojim je moguće upravljati prolazom signala u bilo kojem smjeru NMOS sklopovi - integrirani sklopovi iz skupine MOS u kojima se koriste n-kanalni MOS-FET-i i pozitivno napajanje osjetljivost na statički elektricitet

- statički elektricitet može uzrokovati proboj tankog sloja oksida između upravljačke elektrode i vodljivog sloja podloge unipolarnog tranzistora otvoreni odvod (engl. open drain output) - digitalni sklopovi s unipolarnim tranzistorima kojima u izlaznom dijelu ne dostaje protutaktna sklopka pa je potrebno dodati izvana otpornik PMOS sklopovi

- integrirani sklopovi iz skupine MOS u kojima se koriste p-kanalni MOSFET-i i negativno napajanje. poboljšani CMOS (engl. advanced CMOS)

- podskupina sklopova CMOS (74AC i 74ACT) s vrlo velikom brzinom rada i povećanim mogućnostima strujnog opterećenja izlaza skupina CMOS

- skupina integriranih digitalnih sklopova s unipolarnim tranzistorima, kod kojih se koristi komplementarni par MOS tranzistora (n-kanalni i p-kanalni) skupina MOS

- skupina integriranih digitalnih sklopova s unipolarnim tranzistorima kod ko jih se koristi samo jedan tip tranzistora, ili p-kanalni ili n-kanalni statički utrošak snage (engl. static povver disipation)

- utrošak snage u statičkom režimu rada sklopa (odnosno umnožak struje i napona napajanja)


PITANJA I ZADACI ZA PONAVLJANJE 1. Nacrtajte električnu shemu sklopa NILI iz skupine MOS i objasnite rad. 2. Nacrtajte električnu shemu sklopa NI iz skupine MOS i objasnite rad. 3. Koje su prednosti, a koji nedostaci, sklopova skupine MOS? 4. Što se postiže međusobnim spajanjem izlaza više sklopova NILI iz skupine MOS? 5. Kakva je logička ovisnost izlaza Y s ulazima A -F sklopa sa slike 3.59.?

Y Slika 3.59. Spojeni I u skupini MOS

6. Nacrtajte električnu shemu sklopa NILI iz skupine CMOS i objasnite rad. 7. Nacrtajte električnu shemu sklopa NI iz skupine CMOS i objasnite rad. 8. Odredite dopušteni iznos smetnji za stanje 0 i stanje 1 pri međusobnom spaja nju sklopova podskupine 74HC. 9. Spojite izvode sklopa 4007 tako da se dobije logički sklop NILI s tri ulaza. 10. Kakvog je oblika napon na izlazima Y, i Y2 sa slike 3.60.?

Slika 3.60. Primjena integriranog sklopa 4016


3.4. MEĐUSOBNO SPAJANJE SKLOPOVA RAZLIČITIH SKUPINA Međusobno spajanje sklopova skupina TTL i CMOS Spajanje sklopova skupina TTL i CMOS sa sklopovima skupine ECL Međusobno spajanje sklopova različitih podskupina CMOS Međusobno povezivanje digitalnih sklopova s ostalim sklopovima

Pregled ključnih pojmova Pitanja i zadaci za ponavljanje U digitalnim se uređajima vrlo često javlja potreba međusobnog spajanja digi talnih sklopova različitih skupina. Različiti naponi napajanja, različite razine izla znih i ulaznih napona, različite mogućnosti opterećenja izlaza i različite brzine ra da osnovni su uzroci teškoća koje nastaju kad je potrebno međusobno spojiti sklo pove različitih skupina. Vrlo često nije moguće izravno spajanje, nego je potrebno uporabiti međusklopove (engl. interface). U ovom poglavlju uputit će se na uzroke nemogućnosti izravnog spajanja sklo pova različitih skupina i na načine njihova otklanjanja koji su u praksi najčešći. Osim toga obradit će se problematika međusobnog povezivanja integriranih digi talnih sklopova s drugim elektroničkim elementima kao što su operacijsko pojača lo i mehanička sklopka.

MEĐUSOBNO SPAJANJE SKLOPOVA SKUPINA TTL I CMOS Prilikom međusobnog spajanja izlaza sklopova skupine TTL i ulaza sklopova CMOS osnovnu teškoću predstavlja razina izlaznog napona sklopova TTL kod stanja 1. Ona je čak i kod istovjetnog napona napajanja (5 V) nedovoljna za većinu sklopova iz skupine CMOS (slika 3.61.). Izuzetak su sklopovi podskupina 74HCT i 74ACT koji su kompatibilni sa sklopovima TTL.

1

1 1IH

CMOS TTL u OL

0 [V]

0

0

OM

Slika 3.61. Uzrok nemogućnosti izravnog spajanja sklopova skupine TTL i CMOS

Kad je napon napajanja sklopova TTL i CMOS jednak (5 V), međusobno spa janje moguće je ostvariti spajanjem otpornika R između spojišta izlaza sklopa TTL i ulaza sklopa CMOS i napona napajanja (slika 3.62.).

SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA

lm + hi

ln

'OL T 'IL

'O L

*0L »

I IL

Slika 3.62. Spajanje sklopova TTL i CMOS uz isti napon napajanja

Dodavanjem vanjskog otpornika R reda veličine kilooma, podiže se razina izla znog napona sklopa TTL. S obzirom na dodavanje vanjskog otpornika mogu se koristiti sklopovi TTL s otvorenim kolektorom. Sa stajališta opterećenja izlaza sklopa TTL u stanju niske razine (stanje 0) i opterećenja izvora napajanja, povoljnije je za otpor R izabrati veću vrijednost. Međutim, ulazna kapacitivnost sklopova CMOS kod stanja visoke izlazne razine (stanjel) nabija se preko otpora R. Uz veliku vrijednost otpora R dolazi do zna tnog smanjenja brzine rada. Zato se, ako je u sustavu bitno zadržati veću brzinu rada, može koristiti i manja vrijednost, vodeći računa o tome da se izlaz sklopa TTL u stanju niske razine ne optereti strujom većom od I01.Uporaba sklopova s otvorenim kolektorom nužna je kad su naponi napajanja sklopova TTL i CMOS različiti (slika 3.63.). No tada se moraju koristiti takvi sklopovi s otvorenim kolektorom kod kojih je moguće vanjski otpornik spojiti na napon veći od 5 V, tj. sklopovi kod kojih je moguće U0H> Ucc (npr. 7405 ili 7406).

Slika 3.63. Spajanje sklopova skupina TTL i CMOS uz različite napone napajanja

Primjer Izračunavanje potrebne vrijednosti otpora R za spoj sa slike 3.63. uz UDD= 15 V. Iz tvorničkih podataka za sklop 7406 struja IoL = 40 mA. Iz toga slijedi najma nja potrebna vrijednost za otpor R: 15V-04V 14 6 V R = B J L u’^ v_ = = o,365 k a = 365 £2 40 mA 40 mA Za najmanju potrebnu vrijednost otpora uzima se prva veća standardizirana vrijednost. U ovom slučaju to je 390 £2.

14 0


Za međusobno spajanje sklopova skupina TTL i CMOS može se koristiti i tranzistorska sklopka (slika 3.64.).

Slika 3.64. Međusobno spajanje sklopova skupina TTL i CMOS s pomoću tranzistora

Kad je izlaz sklopa TTL u stanju visoke razine (stanjel), teče iz njega struja koja dovodi tranzistor u zasićenje pa je na ulazu sklopa CMOS stanje niske razine (stanje 0). Otpornik RB treba imati takvu vrijednost koja će dati potrebnu struju baze za vođenje tranzistora, ali koja neće preopteretiti izlaz sklopa TTL: n

_

U O H - U B E z „s

T ^ T 1 B - 1 OH

IX B -

Ib Otpornikom R c ograničava se struja kolektora Ic\

Izbor vrijednosti otpora R c ovisi o faktoru istosmjernog strujnog pojačanja tranzistora, potrebnoj brzini rada sklopova i dopuštenoj potrošnji energije izvora napajanja. Veća vrijednost za R c povoljnija je sa stajališta manje potrošnje energi je. M anja vrijednost povoljna je sa stajališta veće brzine rada sklopova. Naime, ot pornik R c i ulazna kapacitivnost sklopova CMOS (reda veličine 10 pF) određuju vremensku konstantu porasta izlaznog napona tranzistora, a time i moguću brzinu rada sklopova. Prim jer__________________________________________________________________ Odrediti vrijednost otpornika R B i R c za sklop sa slike 3.64. ako se radi o sklo povima 7400 i 4011 s napajanjem 10 V i tranzistoru koji ima faktor pojačanja hFE = 100.

Uqh =

V

UBEua = 0,7 V

UCEzas = 0,1 V Io httl - 0>4 mA hicuos = 0,1 pA 2 ,4 -0 ,7

1,7 V

0,4

0,4 mA

RBmin =--------- =---------= 4’25 k° Za R B odabere se nešto veća vrijednost, npr. R u = 10 kQ. Prema tome struja baze IB i struja kolektora Ic bit će:


/„ =

2 4 -0 7 ,

17V

’- = h L — = o,17m A 10 10 kO

7C = 0 ,1 7 x 1 0 0 = 17 m A

Otpornik R c treba imati najmanju vrijednost: Rc

10-0,1 17

9,9 V = 0,58kfi 17 mA

Za otpornik R c odabere se nešto veća vrijednost, npr. 1 kQ. Prema tome stvar na struja kolektora bit će:

/c = i ° z M =M v 1

9)9mA

IkO

/ c / hpE = 9,9/100 = 0,099 < IB = 0,17 mA što znači da je ispunjen uvjet zasićenja za tranzistor. Za međusobno povezivanje ulaza sklopova CMOS s izlazom sklopova TTL ko riste se i integrirani sklopovi za pomak razine (engl. level translator). Integrirani sklop 40109 ima tri izvoda za napajanje (slika 3.65.). Jedan je zajednički (uzemljen), a dva su za napajanje Ucc, odnosno UDD. Otpornik R na izlazu sklopa TTL diže izlazni napon u stanju 1 s iznosa 2,4 na približno 5 V potreban za ulaz sklopa 40109. Sklop 40109 daje na izlazu u stanju 1 napon potreban za ulaz sklopova CMOS.

Slika 3.65. Primjena sklopova za pomak razine pri spajanju sklopova skupina TTL i CMOS

ni ni 142


Slika 3.66. Strujne prilike pri međusobnom spajanju sklopova CMOS i TTL

Pri spajanju ulaza sklopova TTL na izlaz sklopova CMOS javljaju se dvije vrste teškoća. Prva je uzrokovana različitim naponima napajanja i iz toga proizlazećim međusobno nekompatibilnim izlaznim i ulaznim naponima kod stanja 1. Druga teškoća, koja se javlja i kod istih napona napajanja, vezana je za mo gućnost opterećenja izlaza sklopa CMOS ulaznom strujom sklopa TTL u stanju 0 (slika 3.66.). Kod sklopova pojedinih podskupina može se dogoditi da je ulazna struja sklopa TTL kod stanja 0 veća od izlazne struje sklopa CMOS. I u slučaju spajanja ulaza sklopa TTL na izlaz sklopa CMOS moguće je upora biti tranzistor (slika 3.67.). Kad je izlaz sklopa CMOS u stanju visoke razine (sta nje 1), izlazni napon UOH tjera struju baze koja dovodi tranzistor u zasićenje pa je na ulazu sklopa TTL stanje niske razine (stanje 0). Iz ulaza sklopa TTL teče stru ja u tranzistor. Otpornik R B treba imati takvu vrijednost da tranzistor bude u za sićenju, ali se ne smije prijeći vrijednost izlazne struje sklopa CMOS: n _U '0//CM0S - UBEzas ~ h

T s X I b - 1OHCMOS

Slika 3.67. Međusobno spajanje sklopova CMOS i TTL s pomoću tranzistora

Izbor vrijednosti otpora R c ovisi o faktoru strujnog pojačanja tranzistora, opte rećenju sklopovima TTL i dopuštenoj kolektorskoj struji tranzistora: Ic

_

Ib

x ^ fe

R c = UCC ~UCEzas

IC ~IOL

IC ' ^Cmax

Primjer Odrediti vrijednost otpornika R B i Rc za spoj prema slici 3.67. Na sklop MC14011B vezana su preko tranzistora tri sklopa 7400. Faktor pojačanja tran zistora je hFE = 50, dopuštena kolektorska struja je ICmax = 50 mA, UDD= 10 V, ^cc = 5V, UOHCMOS = 9,45 V, 70/fCM0S = 0,51 mA h u m .- 1,6 mA UBEzas = 0,7 V, UCEzas = 0,1 V. Rr =

5-01 4 9V ’ =- ’ - = 0,108 kQ 5 0 -3 x 1 ,6 45,2 mA

Za R c izabere se veća standardizirana vrijednost npr. 1 k n pa je stvarna kolek torska struja tranzistora:


5-01 49V I r = ------—+ 3 x 1 ,6 = —-----+ 4,8 mA = 4,9 + 4,8 = 9,7 mA 1 Ik O Potrebna struja baze tranzistora je IB = 9,7/50 = 0,194 mA. 9,95-0,7 R n =: 0,194

9,25 V 0,194 mA

Ako se za R B izabere prva manja standardizirana vrijednost od 47 kn, stvarna struja baze bit će malo veća od potrebne: r 9,95-0,7 9,25 V n in c I B = - i-------’- = - L ------= 0,195mA 47 47 k n S obzirom na moguće odstupanje vrijednosti otpornika bit će potrebno uzeti znatno nižu vrijednost za RB, npr. 39 kn, kako bi tranzistor pouzdano bio u za sićenju. U tom slučaju će biti struja IB biti: r 9,95-0,7 9,25 V n n „ A I B = ------------= ---------= 0,237 mA 39 39k n Ovaj iznos struje pouzdano vodi tranzistor u zasićenje kad je na izlazu sklopa CMOS stanje visoke razine (stanje 1), a da ne preopterećuje njegov izlaz stru jom većom od I0H. Za međusobno spajanje ulaza sklopova TTL na izlaz sklopova CMOS najčešće se koriste integrirani međusklopovi. Radi se o snažnim logičkim sklopovima koji služe i za pomak razine izlaznog napona (slika 3.68.).

CMOS

CMOS

4050

Slika 3.68. Spajanje sklopova skupina CMOS i TTL s pomoću integriranih sklopova za pomak razine

144


Tablica 3.11. Mogućnost opterećenja integriranih sklopova za međusobno spajanje sklopova skupina CMOS i TTL Naziv sklopa Š B liv,

[mAj

f l l g

u D0- - s |V1 io iv i 1

4009

4010

4049

2,1

2,1

3,2

■ ’ •4050 3,2

6,4

6,4

8

8

SPAJANJE SKLOPOVA SKUPINA TTL I CMOS SA SKLOPOVIMA SKUPINE ECL Z a međusobno spajanje sklopova iz skupina TTL i ECL, osim primjene diskretnih komponenata, koriste se i integrirani sklopovi za pomak razine. Ti sklopovi imaju tri izvoda za napajanje (slika 3.69.). Jedan je zajednički koji se uzemljuje, a preos tala dva su za napon napajanja sklopova TTL, odnosno ECL.


Na sličan način spajaju se sklopovi skupine CMOS sa sklopovima skupine ECL. Na slici 3.70. prikazan je primjer za međusobno spajanje sklopova podsku pine CMOS velike brzine sa sklopovima ECL.

MEĐUSOBNO SPAJANJE SKLOPOVA RAZLIČITIH PODSKUPINA CMOS Z a digitalne sklopove standardnih podskupina CMOS (4000 i 74C) mogu se ko ristiti naponi napajanja u dosta širokom rasponu od 3 do 18 V, dok se za sklopove ostalih podskupina mogu koristiti naponi od 2 do 6 V, odnosno 5 V Zbog toga će pri međusobnom spajanju sklopova standardnih podskupina sa sklopovima ostalih podskupina CMOS, također biti potrebno provesti prilagođenje razina izlaznih i ulaznih napona. Za spajanje ulaza sklopova CMOS velike brzine na izlaz sklopova standardnih podskupina, osim već spomenutih sklopova za pomak razine za spajanje sa sklo povima skupine TTL, može se koristiti i otporno djelilo (slika 3.71.a). Za spajanje ulaza sklopova standardnih podskupina CMOS na izlaz sklopova podskupine CMOS velike brzine koriste se sklopovi s otvorenim odvodom (slika 3.71.b).

Slika 3.71. Međusobno spajanje sklopova različitih podskupina CMOS

MEĐUSOBNO POVEZIVANJE DIGITALNIH SICLOPOVA S OSTALIM SKLOPOVIMA

Slika 3.72. Sklo p ka na ulazu digitalnog sklopa


Kad se na ulazu digitalnog sklopa nalazi sklopka, potrebno je ulaz sklopa spojiti preko otpora R na izvor napajanja (slika 3.72.). Bez otpora R ulaz je digitalnog sklopa u zraku kad je sklopka isključena. Na izbor vrijednosti otpora R utječe do pušteno opterećenje izvora i potrebna brzina rada. Uz veći otpor R bit će manje opterećenje izvora napajanja kad je sklopka uključena. Međutim, veći iznos otpo ra R usporava rad sklopa jer s ulaznom kapacitivnošću C„ daje vremensku kon stantu R x C„ koja je uzrok usporenog porasta ulaznog napona. Praktične vrije dnosti otpora R kreću se u granicama od 1 do 10 kQ. P rim jer______________________________________________________________

Odrediti vrijednosti otpora R za spoj prema slici 3.72. Radi se o sklopu iz sku pine TTL, a struja kojom otpor opterećuje izvor ne treba biti veća od 1 mA. Koliki je u tom slučaju ulazni napon sklopa kad je sklopka isključena? Koliko je vrijeme porasta ulaznog signala ako je C„ = 8 pF? Kad je sklopka uključena, ulazni napon digitalnog sklopa je 0 V. Struja kroz ot por R iznosi Ucc/R . Iz toga slijedi vrijednost otpora R: R = 5 V /l mA = 5 kfl Kad je sklopka isključena, kroz otpor R teče struja Im pa je ulazni napon sklopa U„ = Ucc - Im x R = 5 V - 40 hA x 5 kQ = 5 - 0,2 = 4,8 V što je zadovoljavajuća vrijednost jer je veća od UIH. Vremenska konstanta pri porastu ulaznog signala iznosi R x C„ = 5 kfi x 8 pF = 40 ns. Iz toga slijedi da je vrijeme porasta ulaznog signala tr = 2,2R x Cu = 88 ns. Pri povezivanju izlaza operacijskog pojačala s ulazom digitalnih sklopova osnovna poteškoća je različitost razina izlaznih i ulaznih napona ovih dviju vrsta sklopova.

Slika 3.73. S pajanje digitalnih sklopova n a izlaz operacijskih p ojačala


Vezu između izlaza operacijskog pojačala i ulaza bilo koje vrste digitalnih sklo pova moguće je ostvariti uporabom tranzistora (slika 3.73.a). Otpornik R B služi za podešavanje potrebne struje baze tranzistora, zaštitu izlaza operacijskog pojačala i ograničenje struje diode. Dioda D služi za zaštitu tranzistora od prevelikog iznosa negativnog napona između baze i emitera. Tranzistor djeluje kao sklopka i na izla zu daje napone UCEzas što odgovara stanju 0, odnosno napon Ucc što odgovara stanju 1. Za spajanje ulaza digitalnih sklopova na integrirane komparatore postoje izvedbe komparatora kojima je izlazni tranzistor s otvorenim kolektorom. Zato je na izlaz takvog sklopa potrebno spojiti vanjski otpornik R, reda veličine kilooma, prema naponu napajanja digitalnog sklopa (slika 3.73.b), čime se postiže razina izlaznog napona komparatora prilagođena potrebama ulaza digitalnog sklopa. Neki integrirani komparatori imaju izlazni napon prilagođen stanjima niske i visoke razine digitalnih sklopova skupine TTL. Tako integrirani komparator 710 daje na izlazu napon 3,2 V što odgovara logičkom stanju 1, i -0,6 V što odgovara logičkom stanju 0.

Digitalna elektronika i

PREGLED KLJUČNIH POJMOVA kom patibilnost digitalnih sklopova

- mogućnost izravnog povezivanja ulaza i izlaza različitih sklopova međusklop (engl. interface)

- sklop za povezivanje dvaju različitih sklopova koji se ne mogu izravno povezati sklop za pomak razine (engl. voltage level translator)

- integrirani sklop kojim se prilagođava razina izlaznog napona jednog sklopa ulaznoj razini drugog sklopa


PITANJA I ZADACI ZA PONAVLJANJE 1. Koji su osnovni razlozi da se najveći dio sklopova različitih skupina ne smiju međusobno izravno povezati? 2. Na koji se način može povezati ulaz bilo kojeg sklopa skupine CMOS s izla zom sklopa skupine TTL ako su naponi napajanja jednaki? 3. Odredite vrijednost otpora R (slika 3.74.a) tako da vrijeme porasta napona na ulazu sklopa 4001 ne bude veće od 100 ns. a)

b)

4. Na koji se način može vezati ulaz bilo kojeg sklopa skupine CMOS na izlaz sklopa skupine TTL uz različite napone napajanja? 5. Kolikom je strujom opterećen sklop 7406 (slika 3.74.b) kad je na njegovu izla zu napon iz područja niske razine (stanje 0)? Koliko je vrijeme porasta ula znog signala sklopa 4011? 6. Koji se sklopovi podskupina CMOS mogu izravno vezati na sklopove skupine TTL? 7. Kako se može spojiti ulaz bilo kojeg sklopa skupine TTL na izlaz bilo kojeg sklopa skupine CMOS? 8. Koliko se ulaza sklopova 7402 može spojiti na izlaz sklopa 4011 uz pomoć sklopa 4050? 9. Koji se logički sklopovi podskupina TTL mogu izravno vezati na logičke sklo pove standardnih podskupina CMOS (4000 i 74C)? 10. Koliko se ulaza logičkih sklopova podskupine 74S može izravno vezati na izlaz sklopa podskupine 74HCT? 11. Na koji se način mogu izravno međusobno povezati sklopovi skupina TTL i ECL? 12. Na koji se način mogu izravno međusobno povezati sklopovi skupina CMOS i ECL? 13. Kako se međusobno mogu povezati sklopovi podskupina standardni CMOS (4000 i 74C) sa sklopovima podskupine CMOS velike brzine? 14. Na koji se način mogu povezati ulaz digitalnog sklopa i izlaz operacijskog pojačala?


3.5. PRIJENOS DIGITALNIH SIGNALA LINIJAMA Svojstva linija

Prijenos digitalnih signala linijama Pregled ključnih pojmova Pitanja i zadaci za ponavljanje

SVOJSTVA LINIJA Digitalni signali prenose se s izlaza jednog digitalnog sklopa na ulaz drugog sklo pa prijenosnim linijama. Digitalni signal prostire se duž vodiča određenom brzi nom koja ovisi o izvedbi i materijalu prijenosne linije. Kod kratkih linija nije po trebno voditi računa o brzini rasprostiranja signala. Međutim, kod linija većih du žina dolazi do pojava karakterističnih za prijenosne linije. Linije za prijenos električnih signala mogu biti: - jednostavni vod (jednožilna linija) - dvostruki vod (dvožilna linija) - pleteni (usukani) par žica - višestruki vod (višežilna linija) - koaksijalni kabel - tiskane veze. Za svaku vrstu linije karakterističan je električni kapacitet C i induktivitet L izraženi po jedinici duljine. O tim vrijednostima ovisi brzina v kojom se signal rasprostire linijom, odnosno vrijeme kašnjenja signala td : 1 "

(L

x

1

C) 1 , 2 = (h

x

8 ) V2

td = - = ( L x C ) m =( L i x e ) m

V

Za prijenos signala bitno svojstvo linije je karakteristična impeđancija Z„ koja se manifestira kao omski otpor pa se naziva i karakteristični otpor R 0. Vrijednost karakterističnog otpora također ovisi o kapacitetu i induktivitetu prijenosne linije:

Vrijednosti karakterističnog otpora za različite realne linije kreću se u granica ma 50-200 oma. Vrijeme kašnjenja iznosi za različite linije 5-6,6 ns. Kako će se prenositi signal ug iz izvora s unutarnjim otporom Rg putem linije karakterističnog otpora R 0 do opteretnog otpora Rp, ovisit će o međusobnom odnosu vrijednosti Rg, R 0 i Rp (slika 3.75.).


Slika 3.75. Spoj trošila na izvor signala putem prijenosne linije

Kad je linija s obje strane zaključena otporima koji su po iznosu jednaki karak terističnom otporu linije, tj. kad je Rg = R 0=Rp, kaže se da je izvršeno prilagođenje na ulazu i izlazu linije. Napon u„ na ulazu linije jednak je polovini naponske promjene na izvoru signala jer se napon izvora raspodjeljuje između dvaju jedna kih otpora Rg i R0. Na kraju linije nakon određenog vremena kašnjenja također se dobije napon po iznosu jednak naponu s početka linije (slika 3.76.).

■U/2

U12

Slika 3.76. Prijenos signala uz prilagođenje na početku i na kraju linije

U svim ostalim slučajevima prijenosa kad se karakteristični otpor linije razliku je ođ unutarnjeg otpora izvora ili opteretnog otpora, dolazi do pojave refleksije signala s početka ili kraja linije. Napon na ulazu, odnosno na izlazu linije jednak je zbroju napona koji je vladao prije dolaska signala, napona dolaznog signala i napona reflektiranog signala. Reflektirani signal jednak je dolaznom signalu po množenom s faktorom refleksije: _ Rg-R o Pu

Rg+R 0

_ RP -R a P‘

RP- R 0

p„ - faktor refleksije na početku linije, p K- faktor refleksije na kraju linije.


Na slici 3.77. prikazani su oblici signala na početku i na kraju linije uz skokovitu pobudu, prilagođenje na početku linije i uz tipične slučajeve opterećenja linije. b ) R g = R0 Rp = 0

f •U

U12

■U12

t

, ld

c) Rg = R0 fl0
u

Rp

y

U R0 + Rf

u

Rp

U R0 + Rf

td

.

U f>o + R,

, td _

+ Rp

U

Slika 3.77. Oblici signala za tipična opterećenja linije uz skokovitu pobudu i prilagođenje na početku linije

Slika 3.78. pokazuje primjer višestrukih refleksija. Višestruke refleksije nasta ju kad se od karakterističnog otpora linije R0 razlikuju opteretni otpor Rp i otpor izvora signala Rs.


Slika 3.78. V išestruke refleksije

PRIJENOS DIGITALNIH SIGNALA LINIJAMA Kod prijenosa digitalnih signala linijama, zbog različitih ulaznih i izlaznih ot pora sklopova pri stanju niske i visoke razine u odnosu na karakteristični otpor li nije, nije moguće postići prilagođenje ni na početku ni na kraju linije. Zbog toga dolazi do višestrukih refleksija koje se manifestiraju kao osciliranje signala na po četku i kraju linije (slika 3.79.a). Te oscilacije signala mnogo su manje ako logički sklop ima na ulazu priteznu diodu (slika 3.79.b).


Ul

I

r

l

t

t

u2

Slika 3.79. Primjer oscilacija pri prijenosu digitalnog signala linijom

Osim različitih ulaznih i izlaznih otpora, poteškoće pri prijenosu signala linija ma čine dosta niski karakteristični otpori linija koji zahtijevaju veliku struju iz lo gičkih sklopova. Stoga se između izlaza logičkog sklopa i ulaza linije često spaja


odvojno pojačalo (engl. line driver, transciever) stalnog izlaznog otpora. Ulazi odvojnog pojačala kompatibilni su izlazima digitalnih sklopova neke od skupina integriranih sklopova. Prilagođenje linije na ulazu moguće je izvesti paralelnim (slika 3.80.a), odnosno serijskim (slika 3.80.b) dodavanjem otpora R.

Slika 3.80. Primjena odvojnog pojačala i prilagođenje linije na ulazu

Ako je otpornik R spojen između izlaza odvojnog pojačala i napona napajanja (slika 3.80.a), odnosno zajedničke točke (slika 3.80.b), linija je prilagođena na ula zu kad je izlazni tranzistor odvojnog pojačala u zapiranju. Tada je ukupni otpor paralelnog spoja otpora R i velikog izlaznog otpora odvojnog pojačala jednak ot poru R. Uz R = R0 linija je prilagođena na ulazu. Međutim, pri prijelazu izlaznog tranzistora odvojnog pojačala iz stanja zapiranja u stanje zasićenja, otpor paralel nog spoja otpornika R i izlaznog otpora razdjelnog pojačala jednak je malom ot poru vodljivog tranzistora. Stoga u tom slučaju linija nije prilagođena na ulazu. Ako je opteretni otpor Rp na kraju linije jednak iznosu R 0, neprilagođenje na po četku linije nema utjecaja na prijenos signala. No ako je otpor Rp različit od R0, doći će do višestrukih refleksija. Ako je otpor R = R 0 spojen između izlaza odvojnog pojačala i ulaza linije (slika 3.80.c), linija je prilagođena bez obzira na stanje izlaza odvojnog pojačala. Jedan od izlaznih tranzistora uvijek je vodljiv pa je izlazni otpor odvojnog pojačala uvi jek mali, što s vanjskim otporom R daje otpor jednak karakterističnom otporu li nije R 0.


a)

b)

HC

K

H C

Slika 3.81. Prilagođenje linije na ulazu

Na strani prijama digitalnog signala također se koristi odvojno pojačalo (engl. line receiver). To pojačalo ima veliki ulazni otpor a izlaz je kompatibilan s ulazi ma digitalnih sklopova neke ođ skupina integriranih sklopova. Linija se u tom slu čaju prilagođava paralelnim spajanjem otpornika R iznosa R 0 prema naponu napa janja ili na zajedničku točku (slika 3.82.).

Slika 3.82. Prilagođenje na kraju linije

Proizvođači integriranih sklopova proizvode velik broj različitih integriranih izvedaba odvojnih pojačala za prijenos digitalnih signala linijama. Na slikama 3.83. i 3.84. prikazana je primjena sklopova 75121 i 75122. Sklop 75121 odvojno je pojačalo za odašiljanje signala. Njegov ulaz kompatibilan je s izlazom digitalnih

Slika 3.83. P rim jen a odvojnih p o jačala pri prijen o su digitalnih signala linijam a


157

sklopova skupine TTL. Sklop 75122 odvojno je pojačalo za prijam signala s linije. Na njegovu ulazu je Schmittov okidni sklop kako bi se smanjila osjetljivost na smetnje. Izlaz toga sklopa kompatibilan je s ulazom sklopova skupine TTL. S1

S2

S3

Slika 3.84. Primjena odvojnih pojačala na sabirnici

Postoje integrirani sklopovi koji u jednom kućištu sadrže odašiljački i prijamni dio odvojnog pojačala (engl. transceiver). Primjer primjene takvog sklopa (75138) pri prijenosu signala na sabirnicu prikazan je na slici 3.85.

Slika 3.85. Primjena integriranog sklopa 75138 za prijenos signala na sabirnicu

Pri prijenosu digitalnih signala linijama, kad su dva ili više vodiča međusobno paralelni i na maloj razdaljini, može nastati pojava koja se naziva preslušavanje


(engl. eross talk). Zbog parazitnih induktivnih i kapacitivnih veza između vodiča, promjena signala u jednom vodiču uzrokuje pojavu impulsa smetnje na vodičima u neposrednoj blizini. Pri razmatranju pojave preslušavanja treba razlikovati slučaj kad su vodiči pri jenosnih linija u paralelnom položaju, tj. kad se mogući signali rasprostiru u istom smjeru (slika 3.86.a), od slučaja kad su vodiči antiparalelni, tj. kad se mogući si gnali rasprostiru u međusobno suprotnim smjerovima (slika 3.86.b). a)

b)

1

1

Slika 3.86. Prijenos digitalnih signala linijama: a) paralelni vodiči, b) antiparalelni vodiči

Pojednostavnjena nadomjesna električna shema dvaju paralelnih vodiča za pri jenos digitalnih signala prikazana je na slici 3.87.a. U tom je slučaju pojava pre slušavanja bez važnosti jer je izlazni otpor sklopa 0 2 vrlo mali (u idealnom sluča ju kratki spoj) pa se u vodiču između sklopova 0 2 i P2 induciraju impulsi smetnje vrlo malih iznosa.

01

P1

b)

01

P1

Slika 3.87. Nadomjesna električna shema linija za prijenos digitalnih signala: a) paralelni vodiči i b) antiparalelni vodiči

U slučaju antiparalelnih vodiča (slika 3.87.b), zbog promjene signala na ulazu sklopa Ol, inducira se u vodiču između sklopova P2 i 0 2 impuls smetnje. Kako je ulazni otpor sklopa P2 vrlo velik, impuls smetnje rasprostire se prema kraju linije do izlaza sklopa 02. Kako je izlazni otpor sklopa 0 2 vrlo mali (u idealnom sluča ju kratki spoj), impuls smetnje reflektira se od kraja linije prema početku s nega tivnim predznakom. Iz toga slijedi da će na ulazu sklopa P2 biti prisutan impuls smetnje u trajanju 2 td. Taj impuls može prouzročiti neželjenu promjenu stanja na njegovu izlazu.


Slika 3.88. P rim jen a o k lo p ljen o g u p le te n o g v odiča zbog sm anjenja sm etnji p reslušavanja

Znatno poboljšanje prijenosnih svojstava dobije se primjenom oklopljenog upletenog vodiča (slika 3.88.). Kod tiskanih veza preslušavanje će biti znatno ma nje ako se između signalnih vodiča umetne uzemljen vodič s odgovarajućim di menzijama vodiča i razmaka između vodiča.

Slika 3.89. Smetnje na uzemljenom vodiču

U blizini snažnih električnih strojeva mogu se pojaviti smetnje na uzemljenom vodiču (slika 3.89.). Ovakve smetnje moguće je otkloniti galvanskim odvajanjem sklopova uz primjenu optoelektroničkih veznih elemenata (slika 3.90.). Schmittov okidni sklop ima zadaću kompenzacije sporih promjena na izlazu optoelektroničkog veznog elementa.

Slika 3.90. Primjena optoelektroničkih veznih elemenata u prijenosu digitalnih signala


PREGLED KLJUČNIH POJMOVA faktor refleksije (engl. reflection factor)

- odnos iznosa dolazećeg i reflektiranog signala na kraju ili na početku linije karakteristični otpor linije (engl. line impedance)

- svojstvo prijenosne linije koje se manifestira kao omski otpor preslušavanje (engl. cross talk)

- pojava pri prijenosu digitalnih signala linijama kad se, zbog induktivnih i kapacitivnih veza između paralelnih vodiča, pri pojavi impulsa na jednom vodi ču inducira impuls na susjednim vodičima prilagođenje

- stanje na prijenosnoj liniji kad nema pojave refleksije, tj. kad su unutrašnji otpor izvora signala na koji je spojena linija i opteretni otpor kojim je linija zaključena jednaki karakterističnom otporu linije odvojno pojačalo (engl. line driver/line receiver)

- digitalni sklop koji se spaja na početku, odnosno na kraju linije sa svrhom poboljšanja prijenosa signala višestruka refleksija

- pojava pri prijenosu signala linijama koja nastaje kad linija nije prilagođena ni na početku ni na kraju.

SKUPINE INTEGRIRANIH D IG ITA LNIH SKLOPOVA

PITANJA I ZADACI ZA PONAVLJANJE 1. Navedite karakteristične veličine linija za prijenos podataka. 2. Kakvo je značenje odnosa karakterističnog otpora linije i unutarnjeg otpora izvora, odnosno otpora potrošača na prijenos podatka linijom? 3. Što je to faktor refleksije? 4. Objasnite pojam prilagođenja. 5. Kada nastaju višestruke refleksije? 6. Koje su posljedice neprilagođenja pri prijenosu digitalnih signala linijama? 7. Kako se mogu otkloniti refleksije pri prijenosu digitalnih signala linijama? 8. Koju ulogu imaju odvojna pojačala pri prijenosu digitalnih signala linijama? 9. Koja je posljedica pojave preslušavanja na kvalitetu prijenosa digitalnih signa la linijama? 10. Kako se mogu otkloniti smetnje zbog preslušavanja? 11. Kada nastaju sn.etnje na uzemljenom vodu i kako se otklanjaju?

Digitalna elektronika /,

3.6. PRONALAŽENJE KVAROVA DIGITALNIH SKLOPOVA Uzroci i vrste kvarova digitalnih sklopova Postupci za otkrivanje kvarova digitalnih sklopova

Pregled ključnih pojmova Pitanja i zadaci za ponavljanje Otklanjanje kvara u digitalnim uređajima sadrži postupke utvrđivanja, pronala ženja i neposrednog otklanjanja kvara. U ovom će se poglavlju razmotriti osnovni postupci za pronalaženje kvarova logičkih sklopova u digitalnim uređajima. Radi se o postupcima u kojima se, osim univerzalnog instrumenta i osciloskopa, koriste jednostavni instrumenti i pribor kao što su: logička sonda (engl. logic probe), da vač impulsa (engl. logic pulser) i strujna sonda (engl. current tracer).

UZROCI I VRSTE KVAROVA DIGITALNIH SKLOPOVA Kod integriranih digitalnih sklopova moguće je kvarove svrstati u dvije skupine, unutarnji i vanjski. Unutarnji kvarovi mogu biti: - kvar na unutarnjoj komponenti integriranog sklopa - ulaz ili izlaz interno su spojeni sa zajedničkom točkom (masa) ili naponom napajanja - ulaz ili izlaz su otvoreni - kratki spoj između dvaju izvoda. Kvar na unutarnjoj komponenti integriranog sklopa nastaje kad je neka od komponenata potpuno neispravna ili ima iznose električnih svojstava izvan potre bnih iznosa. Posljedica toga je da stanje izlaza ne odgovara stanju na ulazima. Unutarnji spoj ulaza na zajedničku točku ili napon napajanja (slika 3.91.) uzro kuje da je na dotičnom ulazu stalno stanje niske razine (logičko stanje 0), odno sno stanje visoke razine (logičko stanje 1). Posljedica toga je da stanje izlaza ne odgovara stanju koje bi bilo da je ulaz u ispravnom stanju. Slično stanje nastaje kad je interno izlaz povezan sa zajedničkom točkom ili naponom napajanja (slika 3.91.).

A a = r > '

a= u > -

Y=0

Slika 3.91. Unutarnji spoj ulaza i izlaza na zajedničku točku ili napon napajanja


Otvoren ulaz ili izlaz integriranog sklopa nastaje ako dođe do prekida vrlo tan ke vodljive niti koja spaja poluvodički dio u unutrašnjosti sklopa s vanjskim izvo dom. Ako je u prekidu veza s ulaznim izvodom (slika 3.92.a), to djeluje kao otvo ren ulaz sa spomenutim posljedicama, ovisno o tome radi li se o sklopovima sku pine TTL ili CMOS. Prekid prema izlaznom izvodu (slika 3.92.b) odspaja izlaz i od zajedničke točke i od napona napajanja bez obzira na logičko stanje izlaza (djeluje kao visokoimpedantno stanje). Kad se na dva izvoda pojavljuje identičan signal, bez obzira na stanje pretho dnih ulaza, to upućuje na unutarnji kratki spoj između tih dvaju izvoda (slika 3.92.c). a)

b)

A oB oY o-

A oB o-

A °-

>-

Y o-

e °-

Slika 3.92. Prekid ulaznog i izlaznog izvoda i kratki spoj izvoda

Primjer Analiza stanja izlaza logičkog sklopa uzrokovanog unutarnjim kratkim spojem dvaju izvoda. Zbog unutarnjeg kratkog spoja između dvaju ulaza sklopa NILI, signali na tim ulazima bit će uvijek jednaki. U slučaju kad jedan sklop NE daje na izlazu na pon iz područja visoke razine (stanje 1), a drugi iz područja niske razine (sta nje 0), stvarni izlazni napon imat će vrijednost između područja niske i visoke razine (slika 3.93.). a

JTTLTL

Y2

Slika 3.93. Djelovanje kratkog spoja između dva ulazna izvoda

Najčešći vanjski kvarovi u digitalnim uređajima su: - neispravno napajanje - prekid veze između digitalnih sklopova - kratki spoj između dviju ili više linija koje spajaju digitalne sklopove.


Za ispravan rad digitalnih uređaja neophodno je pravilno napajanje. Mnogi uređaji imaju i više od jednog izvora napajanja. Bilo koja promjena napona napa janja iznad dopuštenih odstupanja od nazivnih vrijednosti uzrokovat će nesipravan rad sklopova, a u pojedinim slučajevima i njihovo oštećenje. Do neispravnog napona napajanja može doći zbog promjene napona mreže iznad dopuštenih granica, unutrašnjeg kvara u izvoru za napajanje ili zbog toga što digitalni sklop zbog unutarnje neispravnosti opterećuje izvor napajanja preve likom strujom. Do prekida međusobne veze između digitalnih sklopova može doći zbog slje dećih razloga: prekid linije, loš lemni spoj, loš spoj ožičenjem (engl. wire-wrap), puknuta tiskana veza, slomljen ili savijen izvod integriranog sklopa i loše podno žje za integrirane sklopove, zbog čega se ne ostvaruje dobar kontakt između izvo da integriranog sklopa i podnožja. Kratki spoj između dviju ili više linija koje spajaju integrirane sklopove može nastati: zbog odviše skinute izolacije s vodova u neposrednoj blizini, zbog lošim lemljenjem povezanih dviju ili više normalno odvojenih točaka i zbog zaostalog bakra na tiskanoj ploči.

POSTUPCI ZA OTKLANJANJE KVAROVA DIGITALNIH SKLOPOVA S obzirom na to da je ispravan iznos napona napajanja temeljni uvjet za rad digi talnih sklopova, preporučljivo je pri svakom radu na utvrđivanju i otklanjanju kva rova prvo provjeriti izvor napajanja mjerenjem njegova izlaznog napona. Mjerenje izlaznog napona izvora napajanja treba provesti bez opterećenja. Ako u tom slučaju izlazni napon nema propisanu vrijednost, kvar je u samom izvoru. Ako je izlazni napon izvora u granicama propisanih vrijednosti, potrebno je provjeriti ispravnost veza između izvora napajanja i digitalnih sklopova (moguć je prekid linije za napajanje ili loš kontakt spojnih mjesta). Ako je veza ispravna, potrebno je provesti mjerenje izlaznog napona izvora pod opterećenjem. Ako pod opterećenjem dođe do promjene izlaznog napona izvora napajanja, to upućuje na kvar izvan izvora (kratki spoj između izvoda za napajanja s drugim izvodom ili uzemljenom točkom). Za ispitivanje ispravnosti digitalnih sklopova mogu se koristiti davač impulsa i logička sonda. Davač impulsa uključuje se u strujni krug prislanjanjem vrha na željeno mjesto (izvod integriranog sklopa ili tiskana veza). Davač impulsa ima vrlo mali izlazni otpor (oko 2 0.). Pritiskom na prekidač davača impulsa mijenja se stanje na mjernom mjestu. Ako je na mjernom mjestu logičko stanje 0, davač će dati kratak impuls stanja 1 (rastući brid). Kad je na mjernom mjestu logičko stanje 1, davač impulsa daje kratkotrajno stanje 0 (padajući brid). Međutim, u točki koja je izravno vezana za napon napajanja ili uzemljenu točku, davač impul sa ne može generirati impuls. Odgovor digitalnog sklopa na injektirani impuls moguće je ustanoviti logičkom sondom (slika 3.94.a). Ako logička sonda pokazuje stalno istu razinu, može se za ključiti da je kvar u sklopu IS1 ili IS2 (npr. kratki spoj izvoda na zajedničku točku).


Međutim, da bi se pouzdano utvrdilo mje sto kvara, potrebno je odvojiti izlaz sklopa 151 od ulaza sklopa 152 i tada ispitati sta nje izlaza IS1. Ako je izlaz neispravan, znači da je u kvaru IS1 (slika 3.94.b). Ako je izlaz IS1 ispravan, to upuću je na pogrešku u ulaz nom dijelu sklopa IS2 (slika 3.94.c).

Slika 3.94. Primjena davača impulsa i logičke sonde za ispitivanje ispravnosti logičkih sklopova

Kratki spoj između izvoda i zajedničke toč ke ili napona napajanja moguće je ispitati i utvrditi tako da se na ispitivani izvod istodo bno priključi davač im pulsa i logička sonda. Ako logička sonda stal no pokazuje stanje 0, znači da je izvod u kratkom spoju s uzem ljenom točkom (slika 3.95.a). Ako logička sonda stalno pokazuje stanje 1, znači da je izvod u kratkom spoju s naponom napajanja (slika 3.95.b).

Na sličan način može se ustanoviti postojanje kratkog spoja linije (tiskane ve ze) s uzemljenom točkom (slika 3.95.c). Ako logička sonda ne pokazuje promjenu stanja izazvanu davanjem impulsa, znači da je negdje na liniji između davača i sonde kratki spoj s uzemljenom točkom. Mjesto kratkog spoja s uzemljenom točkom moguće je utvrditi s pomoću dava ča impulsa i strujne sonde (slika 3.96.a). Od mjesta dodira linije i davača impulsa do točke kratkog spoja poteče kratkotrajno struja. Ako se strujna sonda nalazi na tom putu, registrirat će strujni impuls i time uputiti na sklop čiji je izvod u krat kom spoju s uzemljenom točkom. Na sličan način može se locirati i mjesto krat kog spoja uzemljene točke i linije između dvaju sklopova (slika 3.96.b). Dok se strujna sonda nalazi dalje od mjesta kratkog spoja, neće registrirati strujni impuls. Strujnu sondu treba pomicati po liniji prema davaču impulsa sve dok ne registrira strujni impuls koji upućuje na mjesto kvara.


a)

b)

Slika 3.95. Ispitivanje ispravnosti digitalnih sklopova uporabom davača impulsa i logičke sonde: a) kratki spoj izlaza s uzemljenom točkom, b) kratki spoj izlaza s naponom napajanja, c) kratki spoj tiskane veze s uzemljenom točkom

a)

b)

Slika 3.96. Primjena davača impulsa i strujne sonde za otkrivanje: a) kratkog spoja izvoda s uzemljenom točkom, b) mjesta kratkog spoja tiskane veze s uzemljenom točkom


167

Prim jer

Utvrđivanje mjesta kvara digitalnog sklopa (slika 3.97.a). Logičko stanje izvo da utvrđeno ispitivanjem s pomoću univerzalnog instrumenta prikazuje tablica na slici 3.97.b. Analiza logičkih stanja pokazuje da je u točki T stanje koje ne odgovara ulaz nom stanju sklopa. Tu je umjesto stanja 1 stanje 0, što upućuje na kratki spoj s uzemljenom točkom. Uz pomoć davača impulsa i strujne sonde moguće je i bez razdvajanja sklopova utvrditi koji je od izvoda, međusobno spojenih u toč ki T, u kratkom spoju s uzemljenom točkom. a)

b)

= C > J

Izvod

Stanje

A

1

B

0

T

0

C

1

U

1

X

1

Y

0

Slika 3.97. Utvrđivanje mjesta kvara digitalnog sklopa


PREGLED KLJUČNIH POJMOVA davač impulsa (engl. logic pulser)

- izvor impulsa u obliku mjerne sonde kojim se može injektirati impuls na izvod sklopa ili otvorenu liniju između sklopova izvod kratko spojen na napon napajanja

- ulaz ili izlaz sklopa je unutarnjom vezom spojen s naponom napajanja izvod kratko spojen na uzemljenu točku

- ulaz ili izlaz sklopa je unutarnjom vezom spojen na uzemljenu točku kratki spoj između dva izvoda

- unutarnja povezanost dvaju izvoda integriranog sklopa zbog koje su na nji ma uvijek isti signali kratki spoj različitih linija koje povezuju digitalne sklopove

- jedan od mogućih vanjskih uzroka neispravnog rada digitalnih sklopova kvar u unutrašnjosti integriranog sklopa

- neispravnost nekog od elemenata koji čini sastavni dio integriranog sklopa logička sonda (engl. logic probe) - mjerni instrument u obliku sonde kojim se s pomoću svjetlosnog indikatora može ustanoviti logičko stanje ispitivanog mjesta otvoren izvod

- prekid unutarnje veze ulaza ili izlaza s poluvodičem sklopa neispravno napajanje

- greška u izvoru napona napajanja koja uzrokuje neispravan rad digitalnih sklopova prekid spoja između digitalnih sklopova

- jedan od mogućih vanjskih uzroka neispravnog rada digitalnih sklopova strujna sonda (engl. current tracer) - mjerni instrument u obliku sonde kojim se može utvrditi protjecanje struje dijelom strujnog kruga (linija) bez njegova prekidanja


PITANJA I ZADACI ZA PONAVLJANJE 1. Nabrojite vrste unutrašnjih kvarova digitalnih sklopova. 2. Kako se manifestira kratki spoj izvoda na uzemljenu točku? 3. Kako se manifestira kratki spoj izvoda na napon napajanja? 4. Kako se manifestira unutarnji prekid veze između ulaznog izvoda i poluvodiča? 5. Kako se manifestira unutarnji prekid veze izlaznog izvoda i poluvodiča? 6. Na koji se način manifestira kratki spoj između dvaju izvoda? 7. Nabrojite vrste vanjskih kvarova digitalnih sklopova. 8. Na koji se način pouzdano može utvrditi kvar u izvoru napona napajanja? 9. Zbog čega može doći do prekida međusobne veze dviju ili više digitalnih sklopova? 10. Sto može biti uzrokom kratkog spoja između dviju ili više linija koje spajaju integrirane digitalne sklopove? 11. Kako se s pomoću davača impulsa i logičke sonde može ustanoviti stalni krat ki spoj izvoda s uzemljenom točkom? 12. Kako se s pomoću davača impulsa i logičke sonde može ustanoviti stalni krat ki spoj izvoda s naponom napajanja? 13. Na koji je način moguće utvrditi kratki spoj tiskane veze s uzemljenom točkom? 14. U čemu je prednost istodobne uporabe davača impulsa i strujne sonde u odnosu na istodobnu uporabu davača impulsa i logičke sonde?

Digitalna elektronika i.

4. MULTIVIBRATORI U DIGITALNOJ ELEKTRONICI

4.1. Bistabilni multivibratori 4.2. Monostabilni multivibratori 4.3. Astabilni multivibratori 4.4. Vremenski sklop

Multivibratori su sklopovi s dva različita stanja. Do promjene stanja multivibratora može doći na dva načina: djelovanjem vanjskog signala i bez djelovanja vanj skog signala. Stanje koje je moguće promijeniti samo djelovanjem vanjskog signa la naziva se stabilno stanje. Stanje koje se mijenja bez djelovanja vanjskog signala naziva se kvazistabilno stanje. Na temelju mogućih kombinacija stanja razlikuju se tri vrste multivibratora: - bistabilni, kojemu su oba stanja stabilna - monostabilni, koji ima jedno stabilno i jedno kvazistabilno stanje - astabilni, koji ima oba stanja kvazistabilna. Svaki od ovih multivibratora može se izvesti s pomoću logičkih sklopova. M e đutim, u praksi se najviše koriste integrirane izvedbe pa će njima biti poklonjena najveća pozornost. Osim toga postoje integrirani sklopovi koji se mogu koristiti i kao monostabilni i kao astabilni multivibratori, tzv. vremenski sklopovi od kojih se obrađuje jedan primjer.

MULTIVIBRATORI U D IG ITALNO J ELEKTRONICI

4.1. BISTABILMI MULTIVIBRATORI SR-bistabil Upravljani bistabi! D-bistabil Bridom upravljani bistabil JK-bistabil Dvostruki bistabil Bistabil s asinkronim ulazima

Integrirane izvedbe bistabila Pregled ključnih pojmova Pitanja i zadaci za ponavljanje Za digitalne sklopove obrađene u prethodnim poglavljima karakteristično je da stanje izlaza ovisi o trenutnom stanju na ulazima. Novo stanje na izlazu ne ovi si o prethodnom stanju izlaza. Takvi sklopovi nemaju svojstvo pamćenja i nazivaju se kombinacijski sklopovi (engl. combinational circuits). Međutim, za gradnju digitalnih uređaja neophodni su i sklopovi koji mogu za pamtiti neko stanje na ulazu i nakon njegove promjene. Takvi sklopovi nazivaju se sekvencijslđ ili slijedni sldopovi (engl. sequential circuits). Temeljni sklop sa svojstvom pamćenja u digitalnoj elektronici je bistabilni multivibrator, kraće bistabil (engl. bistable multivibrator, flip-flop). Već je prije spo menuto da bistabil ima dva stabilna stanja (otuda i naziv sklopa) koja se označa vaju binarnim simbolima 0 i 1. Prema tome, ovisno o stanju u kojemu se nalazi, bistabil pamti 0 ili 1. Bistabil ima dva izlaza koji se obično označavaju s Q i Q ). Kad je na izlazu Q napon koji odgovara logičkoj jedinici, tada je bistabil u stanju 1. Istodobno je na izlazu <2 stanje 0. Kad je na izlazu Q napon koji odgovara logičkoj nuli, tada je bistabil u stanju 0. Istodobno je na izlazu Q stanje 1. Stoga se izlaz Q naziva pra vim izlazom bistabila. Kako je stanje izlaza Q komplement od stanja na pravom izlazu, to se izlaz Q naziva komplementarnim izlazom bistabila. Svaki bistabil ima više ulaza preko kojih se može postaviti u željeno stanje. Prema djelovanju signala na ulazima, ima nekoliko osnovnih tipova bistabila. Dje lovanje ulaza prikazuje se tablicama stanja. Staro stanje bistabila označavat će se oznakom Q0, a novo stanje oznakom Q. Treba napomenuti da se u stručnoj litera turi i tvorničkim podacima proizvođača integriranih digitalnih sklopova vrlo često rabe i oznake Q„ za staro stanje i Q„+I za novo stanje bistabila.

SR-BISTABIL Primjer izvedbe osnovnog spoja bistabila uporabom sklopova NILI prikazan je na slici 4.1. Ulazi bistabila označeni su slovima S i R (od engl. set i reset). Kad je na oba ulaza stanje 0, bistabil ostaje u zatečenom stanju, tj. ne mijenja stanje. D o


vođenjem stanja 1 na ulaz S, uz stanje 0 na ulazu R, bistabil se postavlja u stan je. 1. Izlaz Q prelazi u stanje 1 ako je prethodno bio u stanju 0, odnosno ostaje u sta nju 1 ako je prethodno bio u stanju 1. Dovođenjem stanja 1 na ulaz R, uz stanje 0 na ulazu S, bistabil se postavlja u 0. Izlaz Q prelazi u stanje 0 ako je prethodno bio u stanju 1, odnosno ostaje u stanju 0 ako je prethodno bio u stanju 0. Ako je na oba ulaza istodobno stanje 1, bit će tog trenutka oba izlaza u stanju 0. Među tim, ovo stanje izlaza nije stabilno jer pri prijelazu oba ulaza u stmije 0 nije mogu će pouzdano utvrditi koje će stanje biti na izlazu Q, odnosno Q . Stoga se ova kombinacija ne koristi, odnosno smatra se zabranjenom (engl. not allovved). a)

b) Ulazi

R s

Q

R

O

0 0

* nestabilno stanje

Iz la z i

: S 0 1

1

0

1

1

Q

Q

Q„

Qo

i 0 o'

0 1

o'

Siika 4.1. SR-bistabil izveden uporabom sklopova NILI a) logička shema, b) simbol, c) tablica stanja

Iz izloženog opisa vidi se da ovakav sklop pamti podatak 1, odnosno 0. Moglo bi se reći da je u njemu podatak zatvoren zasunom (engl. latched). Radi toga se u engleskoj literaturi često za ovaj jednostavni tip bistabila koristi naziv latch. Primjer_______________ Utvrditi oblik napona na izlazu Q jednostavnog SR-bistabila prema zadanoj pobudi (slika 4.2.). Početno stanje bistabila Q = 0. Prvi impuls (stanje 1) na ulazu S uz istodobno stanje 0 na ulazu R dovodi bis tabil iz stanja 0 u stanje 1. U vremenu do dolaska drugog impulsa oba ulaza su u stanju 0 pa nema promjene stanja izlaza Q. Izlaz Q ostaje u stanju 1 i nakon prestanka djelovanja impulsa na ulaz S. Drugi impuls na ulazu S ne izaziva promjenu stanja jer je bistabil već u stanju 1. Bistabil je moguće vratiti u stanje 0 dovođenjem impulsa na ulaz R (stanje 1) uz istodobno stanje 0 na ulazu S (slika 4.2.).

Slika 4.2. Djelovanje impulsa na ulaze jednostavnog SR-bistabila

S

O

R

O

SJ T R

J T _

q_ t

Osim sklopova NILI mogu se za jednostavni bistabil (latch) upotrijebiti i sklo povi NI.

MULTIVIBRATORI U DIG ITALNO J ELEKTRONICI

Prim jer

Analizirati rad jednostavnog bistabila izvedenog uporabom sklopova NI. Napi sati tablicu stanja. Po čemu se izvedba sa sklopovima NI razlikuje od izvedbe sa sklopovima NILI? Stanje 0 na oba ulaza kod ovog je sklopa nedopuštena kombinacija. Ova kom binacija trenutno dovodi oba izlaza u stanje 1, ali nakon prestanka njezina dje lovanja nije moguće pouzdano utvrditi kakvo će stanje biti na izlazu. Bistabil se postavlja u stanje 1 dovođenjem stanja 0 na ulaz S uz istodobno stanje 1 na ulazu R . Povrat bistabila u stanje 0 moguć je dovođenjem stanja 0 na ulaz R uz stanje 1 na ulazu S . Stanje 1 na oba ulaza istodobno ne mijenja stanje izla za. Budući da je djelovanje signala na ulazima bistabila izvedenog sa sklopovi ma NI invertirano u odnosu na djelovanje kod bistabila izvedenog sa sklopovi ma NILI, ulazi ovakvog jednostavnog bistabila mogu se označiti slovima S i R i znakom inverzije (slika 4.3.).

a)

b) S

U lazi

0

Q

R — R

S

0

_

—d R

Q

—

—c 0

Q —

0

0 1 1

Izlazi

Bili! 0 1 0 1

o

Q

1' 0

i' i

i

0

Qo

Qo

* nestabilno stanje

Slika 4.3. Jednostavni bistabil izveden s pomoću sklopova NT: a) logička shema, b) simbol, c) tablica stanja

UPRAVLJANI SR-BISTABIL Bistabili su osnovni elementi mnogih složenih digitalnih sklopova. Da bi se u ta kvom složenom sklopu mogao sinkronizirati rad skupine bistabila, potrebno je da bistabili, osim ulaza S i R (ulazi za podatke), imaju poseban ulaz za upravljanje na koji se dovode upravljački impulsi ili impulsi ritma (engl. clock pulse). Od engles kog naziva za ulaz impulsa ritma dolaze i najčešće korištene oznake ovog ulaza: C LK ili CP. Ulazi za podatke S i R nazivaju se tada sinkroni ulazi (engl. synchronous inputs). Bistabili s ulazom za upravljanje nazivaju se upravljani bistabili (engl. clocked flip-flop). Upravljački sklop (engl. pulse-steering circuit) upravljanog bistabila, ostvaren sklopovima I (slika 4.4.) omogućuje ili zabranjuje pristup podatka s ulaza S i R u sam bistabil. Kad je upravljački ulaz CP u stanju 0, oba neposredna ulaza bistabila su u stanju 0 bez obzira na stanje ulaza S i R. Stoga bistabil zadržava prethodno stanje. Prijelaz iz stanja 0 u stanje 1 na upravljačkom ulazu omogućuje vezu ulaza


S i R s ulazima samog bistabila i u skladu s tim odgovarajuću promjenu stanja na izlazima. Bistabil istih svojstava može se izvesti i sa sklopovima NI (slika 4.5.). b)

a)

u

0

CP

s

R

0

X

X

Qo

1 1 1 1

0

0

Qo

0

1

0

1

1 1

0

1

0

1

o'

o'

Qo

* nestabilno stanje

d)

—

s

0

—• CP — R

0

Slika 4.4. Upravljani SR-bistabil: a) logička shema, b) tablica stanja, c) pojednostavnjena logička shema, d) simbol

Slika 4.5, Upravljani SR-bistabil ostvaren uporabom sklopova NI

Primjer Utvrditi oblik napona na izlazu Q upravljanog SR-bistabila uz zadanu pobudu (slika 4.6.). Početno stanje bistabila je 2 = 0. Pri prvom upravljačkom impulsu na ulazima S i R stanje je 0. Zbog toga izlaz Q ostaje u početnom stanju. Pri dolasku drugog impulsa ritma na ulazu S je stanje 1, a na ulazu R stanje 0. U tim uvjetima bistabil iz početnog stanja 0


prelazi u stanje 1. Pri dolasku sljedećeg impulsa stanje na ulazima S i R jedna ko je kao i kod prethodnog impulsa. Zato sada stanje izlaza ostaje nepromije njeno. Stanje se ne mijenja ni kod četvrtog impulsa ritma jer je tada na ulazi ma S i R stanje 0. Bistabil pamti prethodni podatak s ulaza S = 1 i R = 0. Sta nje na izlazu Q mijenja se tek kod petog impulsa jer je u tom trenutku na ula zu S stanje 0, a na ulazu R stanje 1. CP _

s

Q

s_

CP R

0

0 Slika 4.6. Djelovanje impulsa na upravljani SR-bistabil

D-BISTABIL D-bistabil ima jedan sinkroni ulaz. Za vrijeme djelovanja impulsa ritma (CP = 1) stanje s ulaza prenosi se na izlaz. Ako je na ulazu D stanje 0, tada će i na izlazu Q biti stanje 0. Ako je na ulazu D stanje 1, tada će i na izlazu Q biti stanje 1 (slika 4.7.). b) S

Q

CP

4

>

-

R

D CP

Q

CP

l ,1

Q

0

X

Qo

Qo

1

0

0

i

1

1

1

0

Slika 4.7. D-bistabil: a) logička shema, b) simbol, c) tablica stanja

Prirnjsr_________________________________________________________________ Utvrditi oblike napona na izlazu Q D-bistabila uz zadanu pobudu (slika 4.8.). Početno stanje bistabila je <2 = 0. Prvi impuls ritma postavlja bistabil u stanje 1 prema stanju na ulazu D. To sta nje ostaje na izlazu Q i nakon prestanka djelovanja impulsa ritma (bistabil pamti). Promjena stanja na ulazu D između dvaju impulsa ritma ne utječe na stanje izlaza. Pri nailasku drugog impulsa ritma na ulazu D je stanje 1 pa sta nje izlaza Q ostaje u tom trenutku nepromijenjeno. Međutim, za vrijeme traja nja istog impulsa ritma dolazi do promjene stanja na ulazu D, što uzrokuje is tovjetne promjene na izlazu Q.


Slika 4.8. D jelo v an je im pulsa n a u pravljani D -bistabil

BRIDOM UPRAVLJANI BISTABILI Da bi se smanjio utjecaj mogućih smetnji na sinkronim ulazima, upravljani bista bili izvode se tako da je pristup podatka sa sinkronih ulaza moguć samo u trenut ku promjene stanja na upravljačkom ulazu. Takvi bistabili nazivaju se bridom upravljani ili bridom okidani bistabili (engl. edge-triggered flip-flop). U njima se prije upravljačkog sklopa nalazi sklop za detekciju brida impulsa ritma (slika 4.9.).

—

-------------JT

1

CPi

--------------sklop za detekciju brida

n

—

upravljački sklop

bistabil

Slika 4.9. Pojednostavnjeni prikaz bridom upravljanog SR bistabila

Impuls ritma dovodi se na ulaze sklopa I, odnosno NILI, izravno i preko invertora (slika 4.10.). Zbog kašnjenja uzrokovanog invertorom, stvara se od impul sa ritma vrlo uski impuls pri njegovu rastućem bridu na izlazu sklopa I, odnosno padajućem bridu na izlazu sklopa NILI. Na taj način signal sa sinkronih ulaza ima pristup u bistabil znatno kraće vrijeme od trajanja impulsa ritma.

Slika 4.10. Sklop za detekciju brida impulsa ritma: a) rastući brid, b) padajući brid

MULTIVIBRATORI U DIGITALNOJ ELEKTRONICI

177

Za bistabil kod kojega se promjena stanja na izlazu Q zbiva pri rastućem bridu impulsa ritma kaže se da je okidan rastućim ili pozitivnim bridom (engl. positive going transition). Bistabil kod kojega se promjena stanja zbiva pri padajućem bri du impulsa ritma okidan je padajućim ili negativnim bridom (engl. negative going transition). b)

— s

0

—- > C P — R

h

0

CP

s

li

Q

CP

s

R

Q

0

X

X

Qo

o

X

X

Qo

f

0

0

Qo

1

0

0

Qo

f

0

1

0

1

0

1

0

t

1

0

i

1

1

0

1

t

1

1

i*

1

1

1

1*

.9 -

0

>C P H

U

i promjena na padajući brid

f promjena na rastući brid

* neodređeno stanje

Slika 4.11. Simboli i tablice stanja bridom okidanih SR-bistabila: a) rastućim bridom, b) padajućim bridom

Primjer_________________________________________________________________ Utvrditi oblik napona na izlazima Q bistabila B I i B2 uz istovjetnu pobudu (slika 4.12.). Bistabil BI mijenja stanje na rastući brid, a bistabil B2 na padajući brid impul sa ritma. Otuda razlika u odzivu na istovjetnu pobudu. B1 S

CP

Q

>CP

R

s Q —

Q

1

— Q1

>CP R

J I

R

B2 S

JI

0

02 Slika 4.12. Djelovanje impulsa ritma na bridom okidani SR-bistabil


— D

0

— >-CP 0 t

CP I

D

■■ Q

0

X

Qo

t

0

0

t

1

1

okiđanje rastućim bridom

D

0

>CP 0 |

o

CP 0

X

i

0

Qo 0

1

1

1

okidanje padajućim bridom

Slika 4.13. Simboli i tablice stanja bridom okidanih D-bistabila a) rastućim bridom b) padajućim bridom

Primjer

_________

____________

___________

____________________

Utvrditi oblik napona na izlazu Q bridom okidanog D-bistabila uz zadanu po budu (slika 4.14.). Početno stanje bistabila <2 = 0. Rastući brid prvog impulsa ritma postavlja bistabil u stanje 1 prema stanju na ulazu D. Rastući brid drugog impulsa ritma ne mijenja stanje na izlazu bistabi la jer je u tom trenutku na ulazu D stanje 1. Promjene koje se događaju na ulazu D za vrijeme trajanja drugog impulsa ritma ne prenose se na izlaz kod bridom okidanog bistabila (usporedite djelovanje istovjetne pobude na D-bistabil u primjeru sa slike 4.8.). Rastući brid trećeg impulsa ritma postavlja bi stabil u stanje 0 prema stanju na ulazu D (slika 4.14).

Slika 4.14. Djelovanje impulsa ritma na bridom okidani D-bistabil


JK-BISTABIL JK-bistabil izveden je tako da je moguće na oba ulaza istodobno dovesti stanje 1. U tom slučaju bistabil pri dolasku svakog impulsa ritma mijenja stanje (engl. toggle mode). Za ostale moguće kombinacije stanja na ulazu djeluje kao SR-bistabil. Okidanje bistabila moguće je rastućim ili padajućim bridom impulsa ritma (slika 4.15.). a)

JT

CP

CPi

_L

o sklop za đetektiranje brida impulsa ritma

upravljački sklop

bistabil

b)

J

0

>CP K

/ . /<■ Q Q X X Qo Qu 0 0 Q0 Qo 0 1 0 i 1 0 i 0 1 1 Qo Qo

CP 0 t T t

0

T

I

K

<2

I

0

X

X

Qo

Qo

1

0

0

Qo

Qo

4

0

1

0

i

4

1

0

i

0

4

1

1

Qo

Qo

Slika 4.15. JK-bistabil: a) pojednostavnjena logička shema, simbol i tablica stanja bistabila, b) bistabil okidan rastućim bridom, c) bistabil okidan padajućim bridom

Primjer_________________________________________________________________ Utvrditi oblik napona na izlazu Q bistabila JK uz zadanu pobudu (slika 4.16.) Početno stanje bistabila <2 = 0.

J

0

>CP K

0

Slika 4.16. D ijeljen je frekvencije s p o m o ću JK -bistabila


Ulazi J i K spojeni su zajedno na izvor signala. Dok je stanje J = K = 0, impulsi ritma ne dovode do promjene stanja bistabila. Pri stanju J ~ K = 1 svaki impuls ri tma mijenja stanje bistabila. Iz dijagrama izlaznog napona vidi se da je u tom ra zdoblju perioda izlaznog napona dva puta veća od periode impulsa ritma. Dakle, JK-bistabil pri stanju J =K = 1 dijeli frekvenciju impulsa ritma s dva.

DVOSTRUKI BISTABIL Sva tri tipa bistabila, s obzirom na djelovanje sinkronih ulaza (SR, JK i D), mogu biti izvedeni kao dvostruki bistabili (engl. master-slave flip-flop). Na slici 4.17. prikazana je logička shema dvostrukog JK-bistabila. Impuls ritma dovodi se na ulaz glavnog bistabila (engl. master) izravno, a na ulaz pomoćnog (engl. slave) preko invertora. Dok je na ulazu za impuls ritma stanje 0, signali sa sinkronih ulaza / i I< ne mogu djelovati na stanje glavnog bistabila. Istodobno je moguć prijenos pretho dnog stanja glavnog bistabila u pomoćni. Kad se na ulaz CP dovede impuls ritma (stanje 1), prekida se veza između glavnog i pomoćnog bistabila, a uspostavlja veza između sinkronih ulaza i glavnog bistabila. To omogućuje djelovanje signala sa sinkronih ulaza na stanje glavnog bistabila. Međutim, novo se stanje glavnog bistabila zbog prekinute veze s pomo ćnim bistabilom (stanje 0 na upravljačkim sklopovima NI) ne može prenijeti na izlaz Q pa na njemu ostaje staro stanje za sve vrijeme trajanja impulsa ritma.

Slika 4.17. D v o stru k i JK-bistabil: a) logička sh em a, b) sim bol, c) dijagram u laznih i izlaznih n ap o n a


Prestankom djelovanja impulsa ritma (stanje 0 na ulazu CP) prekida se veza između sinkronih ulaza i glavnog bistabila i ponovo uspostavlja veza između glav nog i pomoćnog bistabila. Novo stanje glavnog bistabila prenosi se u pomoćni bis tabil, tj. na izlaz Q (slika 4.17.c). Prema tome, stanje sa sinkronih ulaza sprema se u bistabil za vrijeme trajanja impulsa ritma, ali se pojavljuje na izlazu tek po njegovu završetku, tj. s odgodom u trajanju impulsa ritma. To u nekim primjenama (npr. kod posmačnih registara) može biti vrlo korisno. Međutim, nedostatak je dvostrukog bistabila što za vrijeme trajanja impulsa ritma može i kratkotrajna smetnja djelovati kao signal koji će us postaviti novo stanje bistabila (slika 4.18.a). a)

b)

Slika 4.18. Djelovanje smetnje na dvostruki bistabil: a) osnovna izvedba, b) izvedba s bridom okidanim glavnim bistabilom

Zbog toga se upravljački dio glavnog bistabila modificira tako da je pristup si gnala u njega moguć samo za kratko vrijeme iza rastućeg brida impulsa ritma. Dakle, glavni bistabil je zapravo rastućim bridom okidani bistabil. Takav dvostruki bistabil ima upravljački ulaz označen kao svi bridom upravljani bistabili (slika 4.18.b). Prijenos stanja iz glavnog u pomoćni bistabil zbiva se normalno nakon prestanka trajanja impulsa ritma. Ovako izveden dvostruki bistabil (engl. master slave with data lockout feature) neće promijeniti stanje na prije spomenutu sme tnju na sinkronom ulazu.

BISTABILI S ASINKRONIM ULAZIMA Ponekad je potrebno postaviti bistabil u određeno stanje neovisno o djelovanju si gnala sa sinkronih i upravljačkog ulaza. Zbog toga većina bistabila ima osim sin kronih i tzv. asinkrone ulaze (engl. asynchronous inputs). Njima se obično bistabi li postavljaju u željeno početno stanje. Ulaz označen oznakom PR (od engl. preset) služi za postavljanje bistabila u stanje 1, a ulaz označen oznakom CLR (od engl. clear) služi za postavljanje bistabila u stanje 0. Na slici 4.19. prikazana je logička shema, simbol i tablica stanja upravljanog SR-bistabila s asinkronim ulazima, Iz logičke sheme i tablice stanja vidi se da, dok je bilo koji od asinkronih ulaza u stanju 0, nije moguć sinkroni rad bistabila. S ob zirom na činjenicu da asinkrone ulaze mogu imati svi tipovi bistabila, može se izvesti opća tablica stanja za asinkrone ulaze (tablica 4.1.a). U prikazanoj izvedbi aktivni signal na asinkronim ulazima je stanje 0. Zbog toga su asinkroni ulazi


označeni na simbolu znakom inverzije. Međutim, asinkrone ulaze moguće je izvesti i tako da je aktivni signal stanje 1 (tablica 4.1.b). U tom slučaju na simboli ma nema oznaka inverzije na asinkronim ulazima. a)

b)

PR

—

k PR

S

* neodređeno stanje

PR CLR CP

R

■>

Q

(2

0

0

X

X

X

1

1

0

1

X

X

X

1

0

1 1 1 1 1 1

0

X

X

X

0

1

1 1 1 1 1

0

X

X

1 1 1 1

0

0

Qo Qo Qo Qo

0

1

1

0

1 1

0

0

1

1'

i i'

Q ---

— >CP

_

R

CLR

Q

_

Slika 4.19. Upravljani SR-bistabil s asinkronim ulazima: a) logička shema, b) tablica stanja, c) simbol

Tablica 4.1. Djelovanje asinkronih ulaza bistabila

a)

b)

PR

CLR

Q

Q

PR

CLR

0

0

i

i

0

0

0

1

i

0

0

1

0

1

1

0

0

i

1

0

1

0

1

1

1

1

1

1

sinkroni rad

0 sinkroni rad

Uz oznake PR i CLR u tvorničkim podacima proizvođača integriranih digital nih sklopova moguće je za asinkrone ulaze sresti često i oznake SD i RD (od engl. set direct i reset direct). Ponekad je moguće naići i na oznake S i R ( kod JK i Dbistabila) i ne treba ih zamijeniti s oznakama za sinkrone ulaze SR-bistabila. Primjer_________________________________________________________________ Utvrditi oblik napona na izlazu bistabila s asinkronim ulazima uz zadanu po budu (slika 4.20.).


Stanje 0 na asinkronom ulazu CLR zadržava bistabil u stanju 0 bez obzira na stanje na upravljačkom i sinkronim ulazima. Tek kad ulaz CLR prijeđe u sta nje 1 (drugi asinkroni ulaz PR već je od prije u stanju 1), moguće je djelovanje signala sa sinkronih ulaza S i R. U trenutku kad asinkroni ulaz PR prijeđe iz stanja 1 u stanje 0, ponovo je onemogućeno djelovanje signala sa sinkronih ulaza. Bistabil prelazi u stanje 1 u kojem ostaje do daljnjega.

Slika 4.20. Djelovanje sinkronih i asinkronih ulaza SR-bistabila

INTEGRIRANI BISTABILI Kao što je već spomenuto, u digitalnoj elektronici koriste se integrirane izvedbe bistabila. U skupinama TTL i CMOS vrlo je velik izbor različitih tipova bistabila. Stoga je za optimalnu primjenu potrebno poznavati najvažnije karakteristične ve ličine (parametre) koje navode proizvođači u tvorničkim podacima. Osim općih param etara razmatranih u poglavlju o logičkim sklopovima pojavljuju se i neki specifični samo za bistabile. a)

b)

Slika 4.21. V rijem e postavljanja i drž a n ja bistabila


D a bi pouzdano došlo do promjene stanja bistabila, potrebno je da signal na sinkronim ulazima bude trajno prisutan određeno vrijeme prije i poslije dolaska djelotvornog brida upravljačkog impulsa. Podaci o tome nazivaju se vrijeme pos tavljanja (engl. setup time) i vrijeme držanja (engl. hold time). Vrijeme postavljanja ts je vrijeme potrebno da signal bude prisutan na sinkro nom ulazu prije nailaska djelotvornog brida upravljačkog impulsa (slika 4.21.a). Vrijeme držanja tH je vrijeme potrebno da signal bude prisutan na sinkronim ulazima nakon dolaska djelotvornog brida upravljačkog impulsa (slika 4.21.b). Vrijeme kašnjenja (engl. propagation delay) je vrijeme koje protekne od tre nutka dolaska djelotvornog brida impulsa ritma (kad djelotvorni brid dostigne 50% iznosa promjene) do trenutka promjene stanja na izlazu bistabila (kad dosti gne 50% vrijednosti ukupne promjene). Vrijednosti vremena kašnjenja pri prijela zu iz stanja 0 u stanje 1 i obrnuto nisu istih iznosa. Osim toga, na vrijeme kašnje nja utječe broj ulaza kojim je opterećen izlaz bistabila. Na isti način definirano je vrijeme kašnjenja s obzirom na promjenu koju izaziva signal na sinkronim ulazima (slika 4.22.).

Slika 4.22, Vrijeme kašnjenja bistabila

M aksimalna frekvencija impulsa ritm a f max (engl. maximum clock frekvency) najveća je frekvencija koju može imati impuls ritma a da pouzdano mijenja stanje bistabila. Proizvođači u tvorničkim podacima daju tipičnu ili minimalnu (najmanju zajamčenu) vrijednost za f max. To znači da stvarne vrijednosti pojedinih primjeraka bistabila istog tipa i oznake mogu biti i veće.


Da bi impuls ritma pouzdano djelovao na bistabil, mora imati određeno traja nje. Vrijeme trajanja stanja visoke razine impulsa ritma tw(H) (engl. clock pulse high time) najmanje je potrebno vrijeme trajanja impulsa ritma da bi pouzdano djelovao na bistabil. Vrijeme trajanja stanja niske razine impulsa ritma tw(Lj (engl. clock pulse low time) najmanje je potrebno vrijeme između dvaju impulsa ritma za njihovo pouzdano djelovanje na bistabil (slika 4.23).

,

tw(H)

L

W) ,

Slika 4.23. Potrebno vrijeme trajanja impulsa ritma

Aktivno vrijeme trajanja asinkronog signala (engl. asynchronous active pulse width) podatak je kojim proizvođač kazuje koliko najmanje mora trajati djelotvor ni signal na asinkronom ulazu da bi pouzdano djelovao na bistabil. Za pouzdano djelovanje impulsa ritma na bistabil neophodno je da njegovo vrijeme porasta tr i vrijeme pada tf bude dovoljno kratko. Proizvođači obično daju taj podatak zajednički za bistabile pojedine skupine ili podskupine. Ovi podaci se znatno razlikuju od proizvođača do proizvođača. Općenito vrijeme porasta impul sa ritma treba biti <50 ns za bistabile iz skupine TTL, odnosno <200 ns za bistabi le iz skupine CMOS. a)

1/2 7473 — J

Q

—

—c CP — KR 0 —

1/2 74LS73 —J

Q—

b)

7473

74LS73

— —

J1 C1 K1 R1

—

J1 >C1 — K1 R1

~

— —

J2 C2 K2 R2

_

J2 >C2 — K2 R2

=—

>CP

—

n >
o>c

CP

:7

K

0

X

X

X

U

1

1 1 1 1

n n JI JI

0 0

0

Qo

Qo

1

0

1 1

0

1

i 0

—

1

a

Qo

Slika 4.24. Integrirani bistabil 7473: a) simbol prema američkim standardima, b) simbol prema IEC, c) tablica stanja


Integrirani sklopovi 7473 i 74107 sadrže u jednom kućištu dva istovjetna i m e đusobno neovisna JK-bistabila s jednim asinkronim ulazom. Radi se o dvostrukom upravljanom bistabilu. To znači da signal na sinkronim ulazima mora biti prisutan za trajanja impulsa ritma. Izvedbe iz podskupine Schottky male snage (74LS73 i 74LS107) bridom su okidani JK-bistabili. Kod njih signal mora biti prisutan samo za vrijeme postavljanja ts prije dolaska djelotvornog brida. Integrirani sklop 7474 je sklop koji sadrži dva D-bistabila okidana rastućim bridom. Uz sinkroni rad moguć je i asinkroni preko ulaza RD i SD (slika 4.25.). b)

a) k

— D^

d

Q

— =-CP

Hi

M

CP

D

.u

U

0

0

X

X

1*

i*

0

1

X

X

1

0

i

0

X

X

0

1

i

1

t

0

0

1

i

1

t

1

1

0

* nestabilno stanje traje samo dok je SD= RD= 0 T okidanje rastućim bridom Slika 4.25. Integrirani bistabil 7474: a) simbol prema američkim standardima, b) simbol prema IEC, c) tablica stanja

Integrirani sklop 7475 sadrži četiri jednostavna upravljana D-bistabila (latch). Upravljački ulaz je zajednički za po dva bistabila (slika 4.26.). b)

a) k Eo-1 DO

k E2 -3 QO — QO —

D1

Q1 D2 D3

C2

Q1 —

02 02 Q3 03

— — — — —

D

Q

-

0

X

Qo

1

0

0

Qo l

1

1

1

0

C1

je 1D

1D

2D

2D

Slika 4,26. Integrirani bistabil 7475: a) simbol prema američkim standardima, b) simbol prema IEC, c) tablica stanja


\

cp

D

s lit

CLR

Q

Q

CP,

/

K

PR

1

0

0

0

0

i

T

0

0

0

0

Qo

t

1

0

0

1

0

t

0

1

0

0

0

i

i

X

0

0

Qo

Qo

t

1

0

0

0

1

0

X

X

0

1

0

1

0

0

Qo

Qo

X

1

0

1

t 1

1

X

i 0

X

X

0

0

Qo

Qo

X

X

1

1

1*

1*

b)

'

CLR m

1 Qo

X

X

X

0

1

0

i

* nestabilno stanje

X

X

X

1

0

i

0

4. padajući brid t rastući brid

X

X

X

1

1

i*

i'

PR D

PR Q —

— J

Q

— >CP

>CP Q

K

Q

CLR

CLR

4013

4027

Slika 4.27. Simbol i tablica stanja primjera integriranih bistabila iz skupine CMOS

Integrirani sklopovi 4013 i 4027 bistabili su iz skupine CMOS. Radi se o bri dom upravljanim bistabilima. 4013 je integrirani sklop koji u jednom kućištu ima dva istovjetna međusobno neovisna D-bistabila (slika 4.27.a). 4027 je integrirani sklop koji u jednom kućištu sadrži dva istovjetna i međusobno neovisna JK-bistabila (slika 4.27.b). Oba bistabila imaju i asinkrone ulaze s pomoću kojih je mogu će postaviti bistabile u željeno stanje neovisno o djelovanju upravljačkog ulaza.

188


PREGLED KLJUČNIH POJMOVA aktivno vrijem e trajanja asinkronog impulsa (engl. asynchronous activepulse vvidth)

- najmanje potrebno trajanje djelotvornog signala na asinkronom ulazu asinkroni ulazi (engl. asynchronous inputs) - ulazi pomoću kojih je moguće bistabil postaviti u željeno stanje neovisno o impulsu ritma i stanju na sinkronim ulazima bistabilni multivibrator, bistabil (engl. bistable multivibrator, flip-flop)

- multivibrator s dva stabilna stanja bridom okidani bistabil (engl. edge-triggered flip-flop)

- upravljani bistabil kod kojega se prihvat signala sa sinkronih ulaza zbiva za vrijeme trajanja porasta (rastući brid) ili pada (padajući brid) impulsa ritma D-bistabil (engl. D flip-flop)

- upravljani bistabil s jednim sinkronim ulazom čije se stanje prenosi na izlaz sinkrono s impulsom ritma detektor brida (engl. edge detector)

- sklop u upravljačkom dijelu bistabila kojim se postiže djelovanje podatka sa sinkronih ulaza samo za vrijeme porasta ili pada impulsa ritma (bridom oki dani bistabili) dvostruki bistabil (engl. master-slave flip-flop)

- upravljani bistabil koji se sastoji od dva bistabila. Signal sa sinkronih ulaza djeluje na ulaz bistabila za vrijeme trajanja impulsa ritma, ali se stanje izlaza mijenja tek po završetku impulsa ritma dvostruki upravljani bridom okidani bistabil (engl. master-slave flip-flop with data lockout)

- dvostruki upravljani bistabil kod kojega signal sa sinkronih ulaza može dje lovati na ulaz bistabila samo za vrijeme trajanja porasta impulsa ritma (ras tućim bridom okidani glavni bistabil); stanje na izlazu mijenja se po završet ku impulsa ritma im puls ritma (engl. clock pulse)

- impuls kojim se kod upravljanih bistabila dopušta pristup signala sa sinkro nih ulaza (ulaz za podatak) u bistabil JK-bistabil (engl. JK flip-flop)

- upravljani bistabil s ulazima J i K koji mogu biti istodobno u stanju 1 pri če mu bistabil mijenja stanje na svaki impuls ritma bez obzira na prethodno stanje maksimalna frekvencija impulsa ritma fmax (engl. maximum clocking frequency)

- najveća frekvencija impulsa ritma na koju bistabil još pouzdano reagira sinkroni ulazi (engl. synchronous inputs)

- ulazi upravljanih bistabila čije stanje određuje stanje izlaza bistabila u skla du s impulsom ritma


SR-bistabil (engl. SR flip-flop)

- bistabil s ulazima S i R kod kojega nije dopušteno istodobno dovođenje sta nja 1 na oba ulaza stabilno stanje

- stanje multivibratora koje je moguće promijeniti samo djelovanjem odgova rajućeg signala na pripadni ulaz upravljani bistabil (engl. clocked flip-flop)

- bistabil koji ima poseban ulaz za impuls ritma kojim se upravlja prihvat si gnala s ulaza za podatke (sinkronih ulaza) vrijeme držanja t„ (engl. hold time)

- potrebno vrijeme prisutnosti signala na sinkronim ulazima nakon dolaska djelotvornog brida impulsa ritma vrijem e kašnjenja bistabila fp

- vrijeme od dolaska djelotvornog brida signala (impuls ritma ili stanje asin kronih ulaza) do promjene stanja na izlazu bistabila vrijeme porasta tr i vrijeme pada t, impulsa ritma (engl. clock transition times: rise time, fali time)

- najveće dopušteno trajanje porasta i pada impulsa ritma uz koje impuls još pouzdano djeluje na bistabil vrijeme postavljanja fs (engl. setup time)

- potrebno vrijeme prisutnosti signala na sinkronim ulazima prije dolaska dje lotvornog brida impulsa ritma vrijeme stanja visoke razine impuisa ritma i w(H) (engl. clock pulse high)

- najmanje potrebno trajanje stanja visoke razine (stanjel) impulsa ritma vrijem e stanja niske razine impulsa ritma tw(L) (engl. clock pulse low)

- najmanje potrebno trajanje stanja niske razine (stanje 0) impulsa ritma


F T upravljani bistabil (latch)

rastućim bridom okidani bistabil

padajućim bridom okidani bistabil

dvostruki (impulsom okidani) bistabil

dvostruki (bridom okidani) bistabil

Slika 4.28. Pregled različitih načina upravljanja bistabilima


191

SR-bistabil (latch) S

0 —

— R

Q

Rastućim bridom

0 —

S

— >CP

R

0

Dvostruki, impulsom unravliani SR-histabil S -

0 —

CP

R

0

Rastućim bridom

0 —

J

— >CP 0

K

Dvostruki, impulsom

0 —

J —€

CP K

0

Upravljani D-bistabil D

0 —

CP

0 —


S

R

Q

0

0

Qo

0

1

0

1

0

1

1

1

nk

CP

S

R

Q

0

X

X

Qo

t

0

0

Qo

t

0

1

0

t

1

0

1

t

1

1

nk

CP

s

R

Q

0

X

X

Qo

JT

0

0

Qo

J I

0

1

0

JI

1

0

1

J I

1

1

nk

U’

] j fC

Q

0

X

X

Qn

r

0

0

Qo

t

0

1

0

t

1

0

t

1

1

a

CP I 1

k

Q

0

X

X

Qn

JT

0

0

JT

0

1

Q0 0

JT

1

0

1

JT

1

1

a

CP

D

Q

0

X

1

0

0

1

1

i

1

Upravljani

— S

CP

S

R

Q

0

X

X

Q0

1

0

0

1

0

1

Qo 0

1

1

0

1

1

1

1

nk

Q —

CP

R

0

Padajućim bridom

— S

CP

s

R

c>

0

X

X

Qo

l

0

0

Qo

4

0

1

0

4

1

0

1

4

1

1

nk

0 —

>CP

R

0

Dvostruki, bridom

—■ S

0 —

>CP

fl

0

Padajućim bridom

— J

CP

s

E :f Q

0

X

X

Q„

JT

0

0

Qo

JT

0

1

0

JT

1

0

1

JT

1

1

nk

CP

1

k

Q

0

X

X

Qa

4

0

0

Qo

4

0

1

0

4

1

0

i

4

1

1

Qo

0 —

>C P K

0

Dvostruki, bridom

— J

0 —

>C P K

0

CP

/

i i l

Q

0

X

X

Qo

JT

0

0

Qo

JT

0

1

0

JT

1

0

i

JT

1

1

Qo

CP

D

Q

0

X

Qu

t

0

0

t

1

i

Rastućim bridom okidani D-bistabil J

0 —

— >C P 0 —

Padajućim bridom okidani D-bistabil

D

0

>CP

CP

D

0

X

Q Qu

1

0

0

i

1

i

Dvostruki, impulsom upravljani D-bistabil

D CP

CP

D

0

X

Q Qo

JT

0

0

JI

1

i

0 Dvostruki, bridom okidani D-bistabil D

Q

>CP

CP 1 D | o

0

X

Qo

JI

0

0

JI

1

1

0 Bistabil s asinkronim ulazima (aktivni signal stanje 0)

Bistabil s asinkronim ulazima (aktivni signal stanje 1) PR CLR

PR

CLR

0

Q

0

0

nk

0

1

1

1

0

0

1

1

sr

PI< CLR

PR

CLR

0 0 1 1

0 1 0 1

o sr

0 1 nk

nk sr

nestabilno stanje koje se ne koristi sinkroni rad bistabila t promjena stanja bistabila na rastući brid impulsa ritma A promjena stanja bistabila na padajući brid impulsa ritma J I impuls na ulazu CP

Slika 4.29. Pregled bistabila s obzirom na djelovanje signala sa sinkronih i asinkronih ulaza


Tablica 4.2. Tvornički podaci integriranih bistabila skupine TTL (prema podacim a proizvođača Philips-Signetics, M otorola i Fairchild)

Oznaka sklopa fniax

[MHz]

!'o» h„

[V] fMA]

.. [mA]

hi. mB B b

min. tip. !,K D 'x’ d Sd CP E !,;< D

I '•'■ n iM B U i £ r ImAj [ns]

kl

lillilf

. [ml

>K,m

. [ns]

W>

[nsl " fn-J [ns] [ns]

‘s ■ ' hi

CP-Q D-Q V Sd-Q b-Q SPr© Ul D-e R£>V(2 E-Q CP

.


Rp, Sr,

7437 74LS73 7474 74LS74 74F74 74107 74LS107 30 15 100 15 25 40 75 33 20 2,7 2,4 2,7 2,7 2,4 40 20 / / / 20 40 20 / / 80 60 120 40 20 40 80 20 / / 20 80 80 80 20 / / / / / -1,6 -0,4 / / / -1,6 -0,4 -0,6 / / -0,8 -3„2 -0,8 -3,2 -1,8 -1,6 -0,8 -1,8 / / -0,4 -3,2 -0,8 -3,2 -0,6 / / / / / 16 8 16 8 20 20 5,8 25 25 25 / / / / / 20 25 25 25 4,3 / / / / / 40 40 40 5,8 30 / / / / / 40 30 40 40 6,4

/ 20 47 25 0 0

/ 20 / 25 20 0

/ 30 37 30 20 5

/ 25 25 25 20 5

/ 4,5 4,5 4 2,5 1

74S74

7475

75 100 2,7 / 50 150 100 100 / / -3 -6 -4 -4 / 20 9 / 6 / 9

/ / 2,4 / 80 / / / 180 / -3,2 / / / -6,4 16 / 30 / 30 / 25

/ 13,5

/

/ 6 7 7 3 2

15

/ / / 20 5

Tablica 4.3. Tvornički podaci integriranih bistabila iz skupine CMOS (prema podacim a proizvođača M otorola i Hitachi)

Oznaka sklopa '

4013

''

'

1.

[mA]

hl

l«iA] '

1

min

(VI i

2

1.5

to

5

4.5

15

7

6,5

■ ■ II

-0,44

-0,2

: ; JQ

-1,1

-0,5

15

-3.0

-1,5

5I

0,44

0,51

1,1

1,3

min; ■:

:LiO

trQ- |

■ m

i i

h d m m S B m jjj| m

M

i

i i

B

: 15 : :

3,0

3,4

5

180

180

10

90

90

15

65

65

■ B ili

100

100

tip.

■ H

; :

i°

50

50

15

40

40

c / ’- g

5

175

175

tip.

10

75

75

I m

fi

I I

-

. Ins]

4

7,5

25

10

6,0

5,5

75

6,0

50

U)

50

■R)j-Q

' 5

350

350

tip. .

10

100

100

i i i

75

75

40

140

20

50

.I

15

35

11

40

140

20

50

1

J5

15

35

5

250

330

10

100

110

illiia

70

75

CP

5

125

125

10

50

50

15’: :

35

35

15

15

: ;: :i o ; : .

5

5

15

4

4

Mm

In«]

. \

i

CP

24

75

» iiiiia iis B i

m

24

10

III

■

-4

50

10

■

-24

175

10

?H

-24

50

H

[ns]

30

175

15 (.

210

5

: H

100

g ltllM i | ČU B H

140271 ; :74AG107' :/■74AGT:'' ' 74HC73

•

8,5

5,5

31

6,0

7

1

20

1,5

0,5

3

7

3

16

4,5

3

16

0,5


PITANJA I ZADACI ZA PONAVLJANJE 1. Opišite svojstva bistabilnog multivibratora. 2. Navedite vrste bistabila s obzirom na djelovanje signala s ulaza za podatke. 3. Nacrtajte simbol i tablicu stanja SR-bistabila. 4. Opišite svojstva SR-bistabila. 5. Nacrtajte simbol i tablicu stanja za D-bistabil. 6. Opišite svojstva D-bistabila. 7. Nacrtajte simbol i tablicu stanja za JK-bistabil. 8. Opišite svojstva JK-bistabila. 9. Navedite vrste bistabila s obzirom na način upravljanja. 10. Opišite djelovanje impulsa ritma na rad bistabila. 11. U čemu je razlika između impulsom upravljanog bistabila i bridom okidanog bistabila? 12. Nacrtajte blok-shemu dvostrukog bistabila i opišite djelovanje impulsa ritma. 13. Opišite svojstvo dvostrukog bridom okidanog bistabila. 14. Opišite namjenu i djelovanje asinkronih ulaza bistabila. 15. Objasnite pojam vremena postavljanja bistabila. Koliko je vrijeme postavlja nja integriranog bistabila 74107? 16. Objasnite pojam vremena držanja bistabila. Koliko je vrijeme držanja integri ranog bistabila 7474? 17. Objasnite pojam vremena kašnjenja bistabila. Koliko je vrijeme kašnjenja in tegriranog bistabila 7473? 18. Što je to maksimalna frekvencija bistabila? Koliko ona iznosi za integrirani bistabil 74LS73? 19. Koji se zahtjevi postavljaju na impuls ritma za pouzdano djelovanje? 20. Utvrdite oblik napona na izlazu Q bistabila uz zadanu pobudu (slika 4.30.a). Početno stanje bistabila je Q = 1. 21. Utvrdite oblik napona na izlazu Q bistabila okidanog zadnjim bridom uz za danu pobudu (slika 4.30.b). Početno stanje bistabila je Q = 0. a) —

S

—

>C P

— R

0

S Q

I

R

b) D

0

>CP

a

-


Slika 4.30. Pobuda na ulazu bistabila: a) zadatak 20., b) zadatak 21.

22, Utvrdite oblik napona na izlazu Q bridom okidanog JK-bistabila uz zadanu pobudu (slika 4.31.a). Početno stanje bistabila je Q = 0. 23. Utvrdite oblik napona na izlazu Q dvostrukog JK-bistabila uz zadanu pobudu (slika 4.31.b). Početno stanje bistabila je Q = 1.

J Q t-C P — K 0 —

b) J Q —{ >-CP — K Q —

Slika 4.31. Pobuda na ulazu bistabila: a) zadatak 22., b) zadatak 23.

24. Kakvo stanje treba biti na ulazima JK-bistabila s asinkronim ulazima da bi se bistabil pouzdano postavio u početno stanje 0? 25. Kakvo stanje treba biti na ulazima JK-bistabila s asinkronim ulazima da bi bistabil dijelio frekvenciju impulsa ritma s dva? 26. Kakvog će oblika biti izlazni napon bistabila sa slike 4.32.? CP J

0 —

>CP

4

>

-

K

CLR CLR

n

_ J

Slika 4.32. Primjer primjene JK-bistabila (zadatak 26.)


4.2. MONOSTABILNI MULTIVIBRATORI Osnovna svojstva monostabila Integrirani monostabili iz skupine TTL Integrirani monostabili iz skupine CMOS Pregled ključnih pojmova Pitanja i zadaci za ponavljanje

OSNOVNA SVOJSTVA MONOSTABILA Monostabilni multivibrator, kraće monostabil (engl. monostable multivibrator, single-shot, one-shot), multivibrator je koji ima samo jedno stabilno stanje. U tom sta nju je na izlazu Q stanje 0, a na komplementarnom izlazu Q stanje 1. Odgovaraju ćom pobudom, okidnim impulsom (engl. trigger pulse), sklop prelazi u tzv. kvazis tabilno stanje. Tada je na izlazu Q stanje 1, a na Q stanje 0. U kvazistabilnom sta nju sklop ostaje neko vrijeme tp određeno elementima R i C. Nakon vremena tp sklop se bez vanjske pobude vraća u prvobitno (stabilno) stanje (slika 4.33.).

H H

rC Z h

o

~

L

_

n

_

r i

Slika 4.33. Monostabilni multivibrator

Monostabilni multivibrator se u digitalnoj elektronici najviše koristi za kašnje nje impulsa, odnosno onda kad je potrebno odgoditi ili produžiti njegovo djelova nje. No isto tako, moguće je s pomoću monostabila od impulsa dugog trajanja dobiti kraći. Monostabilni učinak moguće je postići s pomoću spojeva logičkih sklopova i RC-mreža. Međutim, proizvođači digitalnih sklopova proizvode nekoliko tipova integriranih izvedaba. Za njih je karakteristično da im se izvana dodaju otpornik i kondenzator čija vremenska konstanta utječe na trajanje kvazistabilnog stanja. Svi integrirani monostabili imaju barem dva ulaza za okidanje, koji se međusobno ra zlikuju prema bridu kojim impuls uzrokuje promjenu stanja na izlazu. Osim prika zanog okidanja rastućim bridom moguće je okidanje i padajućim bridom. Integrirani monostabili mogu se prema djelovanju okidnih impulsa podijeliti u dvije skupine: monostabili bez svojstva ponovnog okidanja (engl. nonretriggerable) i sa svojstvom ponovnog okidanja (engl. retriggerable). Kod monostabila bez svojstva ponovnog okidanja impulsi koji se dovode na ulaz za okidanje za vrijeme trajanja kvazistabilnog stanja, ne djeluju na monosta-

Digitalna eleMronika I.

bil. Djelovanje okidnog impulsa moguće je tek po prestanku kvazistabilnog sta nja.Takvim monostabilima moguće je, osim ostalih primjena, dijeliti frekvenciju okidnih impulsa brojem koji ovisi o trajanju kvazistabilnog stanja (slika 4.34.a).

?

Uu _ _ 71 ! Q __

1——

. L

b)

cc

a)

Tu

Q _

tp T,

tp fp

Slika 4.34. Djelovanje monostabila: a) bez svojstva ponovnog okidanja, b) sa svojstvom ponovnog okidanja

Kod monostabila sa svojstvom ponovnog okidanja impulsi koji se dovode na ulaz za okidanje za vrijeme trajanja kvazistabilnog stanja, djeluju na monostabil tako da mu neprestano produžuju kvazistabilno stanje. Kad je perioda ulaznog napona kraća od trajanja kvazistabilnog stanja, određenog elementima R i C, izlaz Q ovakvog monostabila je stalno u stanju 1 (slika 4.34.b). Takav monostabil nije moguće koristiti za dijeljenje frekvencije. U ovom će se poglavlju razmotriti nekoliko primjera integriranih monostabila iz skupina TTL i CMOS. Kao monostabil može se koristiti i integrirani vremenski sklop. O tome će biti govora u posebnom poglavlju.

INTEGRIRANI MONOSTABILI IZ SKUPINE TTL


Integrirani sklop 74121 je monostabil bez svojstva ponovnog okidanja. Ima tri ula za za okidanje (slika 4.35.). Preko u la z a k (bilo kojeg ili oba) monostabil se okida padajućim bridom, tj. prijelazom iz stanja 1 u stanje 0, uz uvjet da je istodobno na ulazu B stanje 1. Pri tome je potrebno da brzina promjene signala na ulazima A ne bude manja od 1 V/|is. Ako je sklop potrebno okidati sporijim promjenama (do 1 V/s), koristi se ulaz B. Okidanje se zbiva na rastući brid, tj. prijelazom iz stanja 0 u stanje 1. Pri tome mora barem jedan od ulaza A biti u stanju 0. Za po uzdano okidanje potrebno je najmanje trajanje impulsa od 50 ns.

t

tp Slika 4.36. Oblici napona pri promjeni stanja monostabila 74121

U stabilnom stanju na izlazu Schmittova okidnog sklopa je napon koji odgova ra stanju 0. Invertor II na svom izlazu daje stanje 1 pa je na izlazu Q stanje 0, a


na <2 stanje 1. Kondenzator Cx nabijen je tako da je na izvodu Cx napon Ucc. Na izvodu CJRXje napon koji izlaz invertora 12 drži u stanju 0. Promjena stanja na ulazima monostabila (npr. rastući brid na ulazu B) mijenja stanje na izlazu Schmittova okidnog sklopa a time i izlaza invertora II. Zbog toga izlaz Q mijenja stanje u 1, a izlaz Q u stanje 0 (slika 4.36.). Promjena stanja na izlazu invertora II uzrokuje naglu promjenu napona na kon denzatoru, tj. na izvodima Cx i Cx/Rx pa je invertor 12 promijenio izlazno stanje u 1, što podržava stanje 1 na izlazu Schmittova sklopa i nakon prestanka djelovanja oki dnog impulsa. Kondenzator Cx nabija se iz izvora Ucc preko otpornika Rx i izlaza invertora II. Kad napon na izvodu CJRX dostigne dovoljnu razinu, mijenja se izla zno stanje invertora 12 što preko sklopa I uzrokuje promjenu stanja Schmittova okidnog sklopa i invertora II. Monostabil se vraća u stabilno stanje. Promjena sta nja na izlazu invertora II mijenja napon na kondenzatoru do napona Ucc na izvodu Cx (nabijanje iz izvora Ucc preko izlaza invertora II i ulaza invertora 12). a)

b)

>1 J J

&

JT > 5

Rln cx C JR X

Slika 4.37. Simboli integriranog monostabila 74121: a) prema američkim standardima, b) prema IEC

Trajanje impulsa na izlazu, tj. trajanje kvazistabilnog stanja, može se odrediti iz dijagrama koje daju proizvođači u tvorničkim podacima ili se može približno izra čunati iz izraza: tp = ln2 x R x x C x = 0,693 x R x x C x Za Rx može se izabrati vrijednost između 2 i 40 kf2 a za Cx do 1 000 |iF, što da je vrijednosti trajanja kvazistabilnog stanja između 40 ns i 28 s. Integrirani monos tabil 74121 ima ugrađen unutarnji otpor vrijednosti 2 kfi pa je moguće koristiti ga i bez vanjskog otpornika (slika 3.38.b). Za dulja trajanja kvazistabilnog stanja pogodnije je uporabiti spoj monostabila s tranzistorom (slika 4.38.c). U tom slučaju moguće je koristiti veće vrijednosti za Rx. Time je moguće postići duže trajanje kvazistabilnog stanja s manjim vrijednos tima za Cx. Za otpor se može izabrati vrijednost do iznosa Rx = 0,7R c x h FE s tim da vrijednost otpora Rx ne smije biti veća od 1 M,Q.


b)

Slika 4.38. Dodavanje vanjskih elemenata integriranom monostabilu 74121

B _

Ulazi

n

m

A

L

Q

b)

l

n n 1

B t

0

—

4- okidanje padajućim bridom t okidanje rastućim bridom

jIzlaz

Ai

a2

B

Q

0

X

1

0

X

0

1

0

X

X

0

0

1

1

X

1

4.

1

n

0

1

1

1

JI

4-

i

1

JI

0

X

X

0

T JT T JI

Slika 4.39. Djelovanje okidnih impulsa na monostabil 74121: a) okidanje rastućim bridom, b) okidanje padajućim bridom, c) tablica stanja

Primjer_________________________________________________________________ Odrediti oblik napona na izlazu Q monostabila 74121 ako su oba ulaza A u stanju 0, a na ulazu B je priključen izvor impulsa frekvencije 6 kHz. Vrijednos ti vanjskih elemenata su i?*=10kQ i C* = 56nF. Kakav je odnos frekvencije ulaznog i izlaznog napona?

5

T„ = — = — -— - = 0,167 ms f u 6 x 10

t P = 0,693 x 10 x 103 x 56 x 10“9 = 0,388 ms

Na temelju izračunatih vrijednosti za periodu ulaznog napona i trajanje kvazis tabilnog stanja moguće je nacrtati dijagram ulaznog i izlaznog napona (slika

202


4.40.). Iz dijagrama se vidi da je perioda izlaznog napona tri puta veća od peri ode ulaznog napona. To znači da u ovom primjeru monostabil 74121 dijeli fre kvenciju ulaznog signala s tri. 10k

56 nF

i

nn Tu

—

n

i 0 ,1 6 7 m s

0 0,386 ms T,= 3T u

Slika 4.40. Dijeljenje frekvencije s pomoću integriranog monostabila 74121

Integrirani sklop 74123 sadrži u jednom kućištu dva istovjetna monostabila sa svojstvom ponovnog okidanja. Osim ulaza A i B za okidanje padajućim, odnosno rastućim bridom, ovaj monostabil ima poseban ulaz označen oznakom CLR (slika 4.41.). Ulaz CLR služi za prekidanje kvazistabilnog stanja, tj. vraćanje monostabi la u stabilno stanje bez obzira na vrijednosti elemenata RX\C X \ trajanje kvazista bilnog stanja. Vraćanje u stabilno stanje zbiva se kad se na ulaz CLR dovede sta nje 0. Dok je na ulazu CLR stanje 0, nije moguće okidanje monostabila. Ako je ulaz CLR u stanju 1, moguće je okidanje monostabila preko ulaza A i B. a)

b)

cx

cjRx 0

Q — A j B O

—

0 CLR

T

CLR

Slika 4.41. Integrirani monostabil 74123 : a) prema američkim standardima, b) simbol prema IEC

c)

b) 4 =0

,4 = 0 B

CLR

CLR

U “ t lp

B=1

CLR

A

:b

Q

0

X

X

X

1

X

X

X

0

0 0 0

0

T JT

1 0

i i

1 1 T

JT JT

Slika 4.42. D jelo v an je ulaza C L R i tablica stanja m o n ostabila 74123


204 Digitalna elektronika I.

Ucc

Slika 4.43. Integrirani monostabil 74123 iz skupine TTL

Okidanje preko ulaza A zbiva se na padajući brid impulsa uz uvjet da je B ulaz u stanju 1. Okidanje putem ulaza B zbiva se na rastući brid impulsa uz uvjet da je ulaz A u stanju 0. Najmanje potrebno vrijeme trajanja okidnog impulsa iznosi 40 ns. Monostabil se može okidati i preko ulaza CLR. Okidanje se zbiva promje nom stanja iz 0 u 1 uz uvjet da su ulaz A u stanju 0 i ulaz B u stanju 1. Trajanje kvazistabilnog stanja određuju elementi Rx i Cx koji se dodaju izvana. Rx ne smije biti manji od 5 niti veći od 50 kfi. Za Cx nema ograničenja. Stoga je ovim sklopom moguće dobiti trajanja kvazistabilnih stanja od 45 ns do neograni čenih iznosa. Trajanje kvazistabilnog stanja moguće je približno izračunati prema izrazu: , 700 „ 700 tp = k x R x x C x x 1 + ---- ■0,28 x R x x Cx x 1 +---v Rx j v Rx j Izraz vrijedi ako se koriste kondenzatori kapacitivnosti veće od 1 000 pF. Za manje kapacitivnosti treba rabiti dijagrame iz tvorničkih podataka.

Primjer Odrediti oblik napona na izlazu Q monostabila 74123 (slika 4.44.) ako je ulaz B u stanju 1, a na ulaz A priključen je izvor impulsa frekvencije 10 kHz.

T =-

10x10'

= 0,1 ms

tp = 0 ,2 8 x l2 x l0 3x68xK T 9 x 1+

700_ -

1 2 x l0 3

=0,24 ms

Budući da je tp>Tu dolazi do izražaja svojstvo ponovnog okidanja pa je izlaz stalno u stanju 1. 68 nF

12k

n n n 0,1 ms

0,24 ms

Slika 4.44. Djelovanje impulsne pobude na raonostabli 74123

Na kraju prikaza primjera integriranih monostabila iz skupine TTL potrebno je dodati da se oni pojavljuju i u inačicama novijih podskupina sklopova CMOS (npr. 74HC123).


INTEGRIRANI MONOSTABILI SKUPINE CMOS Integrirani sklop 4528 monostabil je iz skupine CMOS. To je monostabil koji ima mogućnost ponovnog okidanja i poseban ulaz za prekidanje trajanja kvazistabil nog stanja. U jednom kućištu nalaze se dva istovjetna i međusobno neovisna mo nostabila. Sklop se može okidati rastućim bridom impulsa preko ulaza A uz ili padajućim bridom preko ulaza B uz uvjet A = 0. U oba slučaja ulaz biti u stanju 1. Ako je CLR = 0, okidanje nije moguće. Ako se na ulaz de stanje 0 u trenutku trajanja kvazistabilnog stanja, ono se prekida i se vraća u stabilno stanje prije isteka trajanja kvazistabilnog stanja vanjskim elementima.

CJR.

206


uvjet 5 = 1 CLR mora CLR dove monostabil određenog

Na slici 4.45. prikazana je logička shema monostabila 4528 i dijagrami napona u karakterističnim točkama sklopa. U stabilnom stanju i uz A = 0, B = 1 i CLR = 1 kondenzator Cx nabijen je na iznos napona UDD preko otpornika Rx. Izlaz Q je u stanju 0. Pri prijelazu ulaza A iz stanja 0 u stanje 1 (ili ulaza B iz stanja 1 u stanje 0) kondenzator Cx prazni se preko n-kanalnog MOSFET-a unutar integriranog sklopa. Međutim, do promjene stanja na izlazu Q dolazi tek kad se kondenzator dovoljno isprazni. U kvazistabilnom stanju kondenzator Cx nabija se preko otpor nika Rx. Kvazistabilno stanje traje sve dok se kondenzator dovoljno ne nabije. Ta da dolazi do promjene koja vraća monostabil u stabilno stanje. Iz izloženog se vidi da je trajanje kvazistabilnog stanja određeno vrijednostima izvana dodanih elemenata Rx i Cx. Za određivanje trajanja kvazistabilnog stanja moguće je rabiti posebne dijagrame iz tvorničkih podataka ako se radi o vrije dnostima kapacitivnosti manjim od 0,01 |-iF. Za veće vrijednosti kapacitivnosti mo guće je odrediti trajanje kvazistabilnog stanja računski prema izrazu: tp = 0,2 x R x x C x x ln(UDD- Uss) = 0,2 x R x x C x x lnUDD Vrijednosti otpora mogu biti od 5 do 1 000 kX2, dok za vrijednosti kapacitivnos ti kondenzatora nema ograničenja. Primjer Na ulazu A monostabila 4528 stanje je 0, a na ulaz B spojen je izvor impulsa. Vrijednosti vanjskih elemenata su Rx = 10 kQ i Cx = 0,1 |iF. Napon napajanja iznosi UDD= 10 V. Kod koje frekvencije impulsa će izlaz Q biti stalno u stanju 1? Trajanje kvazistabilnog stanja ovog multivibratora je: tp = 0,2 x 10 x 103 x 0,1 x IO'6 x InlO = 0,2 x IO"3 x nlO = 460 fis Kod niskih frekvencija je tp < Tu pa monostabil daje na izlazu impulse trajanja tp. Povećanjem frekvencije smanjuje se T„. Na graničnoj frekvenciji, kod koje počinje djelovati svojstvo ponovnog okidanja, vrijedi tp = Tu. Iz toga slijedi fre kvencija kod koje izlaz Q prelazi stalno u stanje 1: / = — = ---------- ----------- = 2173,9 Hz Tu 0,2 x 10 x InlO Ako je frekvencija okidnih impulsa veća od 2,173 kHz, izlaz Q biti će stalno u stanju 1.


207

PREGLED KLJUČNIH POJMOVA kvazistabilno stanje (engl. quasi-stable State)

- stanje koje multivibrator napušta bez djelovanja vanjskog signala monostabilni multivibrator, monostabil (engl. monostable multivibrator, single-shot, one-shot)

- multivibrator koji ima jedno stabilno i jedno kvazistabilno stanje monostabil bez svojstva ponovnog okidanja (engl. nonretriggerable monostable multivibrator)

- monostabilni multivibrator kod kojeg okidni impulsi, dovedeni na ulaz za vrijeme trajanja kvazistabilnog stanja, nemaju utjecaj na njegovo stanje monostabil sa svojstvom ponovnog okidanja (engl. retrig gerable monostable mul tivibrator)

- monostabilni multivibrator kod kojeg okidni impulsi, dovedeni na ulaz za vrijeme trajanja kvazistabilnog stanja, uzrokuju njegovo produženje Tablica 4.4. Primjeri karakterističnih veličina integriranih monostabila (prema tvorničkim podacima proizvođača Philips-Signetics, Motorola i Hitachi) O /n ik i sklopa : i -'iai

.

"hi;

74123

:

■

lm A]

-1,6

-1,6

H

-3,2

-3,2

—

Kr,i

[mA)

,lV.il

[V/us]

A

IV/SJ

B

m m 1 j

[nsj

. f,iHt

[nsj

IH - 1

'

i '.

, IV m tn

fIVmin

.

[ns] . [ns] [ns]

i ' K,

Hl

■ ■ ii* i i

č, ; 'i


-0,4

4528 .4 5 3 8 '

0,0001

74AC4538 0,0001

16

16

8

24

24

-0,4

-0,4

-0,4

24

24

70

33

23

12

300

1-16

80

40

32

15

300

1-16

55

28

23

15

300

1-16

65

36

34

15

300

1-16

20-50

65

160

550

50

40

4,5

35

/

40

28

12

250

1-13

/

27

20

12

150

1-13

1 1

A-Q m m m m

■JpHL :

208

A

74LSI23 74AC123

Q

A iB Q ::

40

4,5

1,4-40

5-50

5-260

2-~

5-1000

2-co

0-1000

0—

0—oo

0-o°

0 -~

0-~

0,7RXCX

0,2SRXCX

0 ,4 5 x 8 ^ 0,2RxCxlnU DD 0,7RXCX

PITANJA I ZADACI ZA PONAVLJANJE 1. Opišite svojstva monostabilnog multivibratora, 2. Navedite vrste monostabila s obzirom na djelovanje signala s ulaza na vrijeme trajanja kvazistabilnog stanja. 3. Opišite svojstva monostabila sa svojstvom ponovnog okidanja. 4. Opišite svojstva monostabila bez svojstva ponovnog okidanja. 5. U čemu se sve razlikuje djelovanje ulaza A i B kod integriranog monostabila 74121? 6. Kakva ograničenja propisuju proizvođači digitalnih sklopova u pogledu izbora vanjskih elemenata za monostabil 74121? 7. Po čemu se razlikuju integrirani monostabili 74121 i 74123? 8. Odredite vrijednost vanjskih elemenata integriranog monostabila 4528 za tra janje kvazistabilnog stanja od 2 ms uz UDD= 5 V.


4.3. ASTABILNI MULTIVIBRATORI Generiranje impulsa s pomoću logičkih sklopova Prim jena integriranih monostabila za generiranje impulsa Integrirani astabili Pregled ključnih pojmova Pitanja i zadaci za ponavljanje Astabilni multivibrator, kraće astabil (engl. astable multivibrator, free-running multivibrator), sklop je kojemu su oba stanja kvazistabilna. To znači da se stanja izlaza neprekidno mijenjaju bez vanjske pobude (slika 4.46.). U digitalnoj elektro nici astabil se primjenjuje za generiranje impulsa ritma. Koriste se izvedbe s logič kim sklopovima, integriranim monostabilima ili integrirani astabili kojima se izva na dodaju samo elementi koji određuju frekvenciju izlaznog napona. Osim toga, za generiranje impulsa mogu se koristiti vremenski sklopovia, a o tome će biti ri ječi u idućem poglavlju. Slika 4.46. Astabilni multivibrator

GENERIRANJE IMPULSA S POMOĆU LOGIČKIH SKLOPOVA Za generiranje impulsa vrlo su pogodni invertorski logički sklopovi sa Schmit tovim okidnim sklopom na ulazu (slika 4.47.). R

C

Slika 4.47. Generiranje impulsa s pomoću invertora sa Schmittovim okidnim sklopom

Dok je izlazni napon prvog invertora u stanju 1, kapacitivnost C nabija se pre ko otpora R. Kad napon na kondenzatoru dostigne iznos gornjeg okidnog praga Schmittova okidnog sklopa, dolazi do brze promjene stanja na izlazu prvog inver tora. Sad se kondenzator izbija preko otpora R i izlaza prvog invertora sve dok napon na njemu ne padne do iznosa donjeg okidnog praga Schmittova okidnog sklopa. To uzrokuje vraćanje prvog invertora u prvobitno stanje. Budući da je

Digitalna elelrtronika I.

izlaz prvog invertora opterećen RC-mrežom, na njega se dodaje još jedan kako bi se izlaz Q odijelio od RC-mreže. Frekvencija izlaznog napona ovisi o vrijednosti elemenata RC-mreže. Ako se koristi sklop 7414 standardne podskupine TTL, moguće je za približno izračuna vanje frekvencije koristiti izraz

s tim da vrijednost otpora R ne smije prijeći iznos 500 £1 Uz veće vrijednosti otpo ra R sklop neće oscilirati. Potrebne vrijednosti elemenata moguće je približno odrediti koristeći se dijagramima koje daju proizvođači uz ostale podatke za sklo pove sa Schmittovim okidnim sklopom. Primjer______________________ Izračunati frekvenciju izlaznog napona generatora impulsa (slika 4.47.) ako su vrijednosti elemenata R = 330 Q i C = 0,33 jiF. 0,8

/ = ---------------------F = 7,346 kHz 330 x 0,33 x 10

Za generiranje impulsa visoke i stabilne frekvencije koriste se sklopovi s kris talom kvarca (slika 4.48.). Invertori 1 i 2 su strujno-naponska pojačala (strminska, engl. current-to-voltage amplifier). Pojačanje prvog invertora je A1 = u/i,, = -~R„ a drugog A2 = uji,, = R 2. Predznak minus označava fazni pomak od 180° koji unosi svaki invertor. Ukupno pojačanje pojačala je A = A, x A2 = R, x R 2, a fazni pomak signala između točaka 1 i 4 iznosi 360°.

Slika 4.48. Generator impulsa izveden invertorima iz skupine TTL i kristalom kvarca

Kristal kvarca (djeluje kao RLC-mreža koja na rezonancijskoj frekvenciji ima mali omski otpor i ne unosi dodatni fazni pomak) ostvaruje pozitivnu povratnu vezu s izlaza (točka 4) na ulaz pojačala (točka 1). Uz vrijednosti otpora R : i R 2, reda veličine nekoliko stotina oma, pojačanje u grani povratne veze dovoljno je veliko da izlazi invertora osciliraju između stanja zasićenja i zapiranja. Stoga je izlazni napon oblika pravokutnih impulsa s vremenom porasta manjim od 10 ns i frekvencijom izlaznog napona u rasponu 1-20 MHz.


PRIMJENA INTEGRIRANIH MONOSTABILA ZA GENERIRANJE IMPULSA Kao što je već rečeno, za izvedbe astabila mogu se koristiti i integrirani monosta bili. Najpovoljnije su izvedbe koje koriste dva monostabila. Stoga su za tu svrhu najpogodniji integrirani sklopovi s dva monostabila u jednom kućištu. Vezivanjem monostabila tako da jedan drugog okidaju dobije se astabil koje mu se svako od dva kvazistabilna stanja može posebno mijenjati (slika 4.49.). Tra janja kvazistabilnih stanja podešavaju se vanjskim elementima Rx i Cx. Trajanje pe riode izlaznog napona jednako je zbroju trajanja kvazistabilnih stanja monostabi la. Na temelju toga moguće je izračunati frekvenciju izlaznog napona: 1 T = tipi + tip2

f - ----------

hpl ^^tp2

Preostali ulazi monostabila mogu se koristiti za start-stop upravljanje rada astabila.

Slika 4.49. Astabil izveden s pomoću dvaju monostabila

P rim jer ________________________

Izračunati frekvenciju i nacrtati vremenski dijagram izlaznog napona astabila (slika 4.49.) izvedenog s pomoću integriranog monostabila 74123. Vrijednosti vanjskih elemenata iznose: CxI= 0,1 |xF, C,2= 0,2 nF, Rxl = 40 k n i Rx2= 30 k£X tpt = 0,28 x 40 x IO3 x 0,1 x 10“6= 1,12 ms tp2= 0,28 x 30 x IO3 x 0,2 x 10"6= 1,68 ms

/ = ----------- -----------T = 357,14 Hz (1,12+1,68) x 10

212


Promjenom širine impulsa, odnosno faktora ispune (odnos trajanja impulsa i trajanja periode impulsa) izlaznog napona astabila izvedenog prema slici 4.49. mi jenja se i frekvencija izlaznog napona. Na slici 4.50. prikazana je izvedba astabila kojemu se može međusobno neovisno mijenjati frekvencija i širina impulsa. start-stop

Slika 4,50. Izvedba astabila kojemu se može međusobno neovisno mijenjati frekvencija i širina impulsa

Prvi monostabil spojen je kao astabil. Povratnom vezom s izlaza Q monostabil se sam, pri prelasku u stabilno stanje, okida. Trajanje impulsa na izlazu Q l, odre đeno elementima RxI i Cxl, ujedno je i približno trajanje periode izlaznog napona astabila. Na temelju toga moguće je izračunati frekvenciju izlaznog napona:

/ =-

Izlaz Q1 okida drugi monostabil. Vrijednostima Rx2 i Cx2 podešava se njegovo kvazistabilno stanje a time i širina impulsa na izlazu astabila. Preostali ulazi mo nostabila mogu se koristiti za start-stop upravljanje rada astabila.

Primjer_________________________________________________________________ Izračunati frekvenciju i nacrtati dijagram izlaznog napona astabila izvedenog s pomoću monostabila 74123 (slika 4.50.). Vrijednosti vanjskih elemenata su: R d = 30 k£2, Rx2 x 20 kQ, CxI x 0,4 (J.F i Cx2 x 0,2 |iF. tpl = 0,28 x 30 x 103 x 0,4 x IO"6= 3,36 ms U, tp2= 0,28 x 20 x IO3 x 0,2 x 10~6= 1,12 ms

P2 ‘pl

T = t pi

/ =-3 =297,6 Hz 3,36x10


INTEGRIRANI ASTABILI Integrirani astabili su naponski upravljani oscilatori pravokutnih impulsa (engl. voltage controlled oscilator, skraćeno VCO). Njima se izvana dodaje kondenzator ili kristal kvarca koji određuju frekvenciju izlaznog napona. Promjenom napona od 0 do Ucc na posebnom naponski osjetljivom ulazu moguće je fino podešavanje frekvencije u određenom rasponu.

U CG

i ... !!....i C* Cx

HOH

i r UCCi

UCC2

FRQ

C* — FRQ

|—

C,;

0 —

UCC1

UCc2

0 — RNG

RNG EN

GND1

Y

I

GND2

EN

GND1

T

l

GND2

Slika 4.51. Integrirani astabil (74LS124)

Između više međusobno sličnih izvedaba iz skupine TTL kao primjer neka po služi sklop 74LS124 (slika 4.48.). To je sklop koji u jednom kućištu ima dva identi čna, međusobno neovisna naponski upravljana astabila. Svaki astabil ima dva na ponski osjetljiva ulaza (FRQ i RNG) i jedan za logičko upravljanje (EN). Stanje 0 na ulazu E N omogućuje rad oscilatora, a stanje 1 zabranjuje. Raspon frekvencije izlaznog napona je 0,12 Hz-30 MHz. Ako se kao vanjski element uporabi konden zator, moguće je frekvenciju izlaznog napona približno izračunati prema izrazu:

Sklop ima dva para izvoda za napajanje koje je potrebno zajedno priključiti na izvor napona napajanja bez obzira koji se astabil koristi.

214


PREGLED KLJUČNIH POJMOVA astabilni multivibrator, astabil (engl. astable multivibrator, free-running multivibrator)

- multivibrator koji ima oba stanja kvazistabilna faktor ispune (engl. duty cycle)

- odnos trajanja impulsa (stanje 1) i trajanja periode impulsa naponski upravljani oscilator (engl. voltage controlled oscilator)

- integrirani osilator kojemu je moguće podešavanje frekvencije izlaznog na pona s pomoću promjene napona na određenom ulazu


PITANJA I ZADACI ZA PONAVLJANJE 1. Opišite svojstva astabilnog multivibratora. 2. Na koji se način mogu izvesti astabili u digitalnoj elektronici? 3. Na koji se način može realizirati generator impulsa s pomoću logičkih sklopo va sa Schmittovim okidnim sklopom na ulazu? 10 nF

47k

22 nF

47k

■u,

Slika 4.52. Astabili izvedeni s pomoću monostabila (zadatak 7.)

10 nF

100k

10 nF

47k

4. O kojim ograničenjima je potrebno voditi računa pri izvedbi i radu astabila izvedenog s pomoću logičkih sklopova sa Schmittovim okidnim sklopom? 5. Na koji se način može realizirati generator impulsa visoke i stabilne frekven cije s pomoću logičkih sklopova? 6. Na koji se način može realizirati generator impulsa s pomoću integriranih monostabila? 7. Izračunajte frekvenciju i nacrtajte dijagram izlaznog napona astabila izvede nog s pomoću dvaju monostabila (slika 4.52.). 8. Izračunajte frekvenciju i nacrtajte dijagram izlaznog napona astabila izvede nog s pomoću dvaju monostabila (slika 4.53.).


4.4. VREMENSKI SKLOP Izvedbe i svojstva vremenskih sklopova Izvedba monostabila s pomoću vremenskog sklopa 555 Izvedba astabila s pomoću vremenskog sklopa 555 Pitanja i zadaci za ponavljanje

Vremenski sklop (engl. timer) integrirani je sklop raznovrsnih mogućnosti primjene. Vrlo česta primjena je za kašnjenje impulsa (monostabilni multivibra tor) i za generiranje impulsa (astabilni multivibrator). Mnogi proizvođači integri ranih sklopova proizvode vremenski sklop poznat pod oznakom 555 (bipolarna izvedba), odnosno 7555 (unipolarna izvedba). U ovom će se poglavlju ukratko opisati građa i svojstva ovih vremenskih sklopova i njihove primjene za izvedbu monostabila i astabila.

IZVEDBE I SVOJSTVA VREMENSKIH SKLOPOVA Vremenski sklop 555 sadrži otporno djelilo, dva komparatora, bistabil, izlazni stu panj i tranzistor za izbijanje kondenzatora (slika 4.54.). Dodavanjem elemenata izvana moguće je dobiti monostabil i astabil. Napon napajanja može biti između 5 i 15 volta. Amplituda izlaznog napona približno je jednaka naponu napajanja. To znači da je izlazni napon, uz napon napajanja od 5 V, kompatibilan ulaznom napo nu digitalnih sklopova skupine TTL.

SlKa 4.54. Logička shema vremenskog sklopa 555

Integrirani sklop 556 ima u jednom kućištu dva međusobno neovisna vremen ska sklopa istih svojstava kao što je sklop 555.


Integrirani sklop 7555 je CMOS verzija vremenskog sklopa 555. Njegova logi čka shema i način rada vrlo su slični shemi i radu sklopa 555 (slika 4.55.).

Slika 4.55. Logička shema vremenskog sklopa 7555

Neka osnovna svojstva su kod sklopa 7555 znatno poboljšana (struja napajanja u statičkim uvjetima, struja napajanja u dinamičkim uvjetima i vrijeme porasta i pada izlaznog signala) u odnosu na sklop 555 (slika 4.56.). Integrirani sklop 7556 sadrži u jednom kućištu dva međusobno neovisna vre menska sklopa istih svojstava kao što je sklop 7555.

55G

7555

lmA] (statički uvjeti U c c ~ U DD = 15 V)

10

0,12

d d tmA] (dinamički uvjeti U c c —U o d = 15 V)

370

10

f,/f, za u, [ns]

100

40

^CCMDD

Ic c ^

Slika 4.56. U sp o red b a svojstava vrem enskih sklopova 555 i 7555

218


IZVEDBA MONOSTABILA S POMOĆU VREMENSKOG SKLOPA 555 Spajanjem kondenzatora C i otpornika R s vremenskim sklopom dobije se monos tabil (slika 4.57.). U stabilnom stanju kondenzator C je prazan i izlazni napon je niske razine (stanje 0). Dovođenjem kratkotrajnog okidnog impulsa na ulaz za okidanje (izvod TR) aktivira se bistabil preko komparatora K2. Tranzistor prelazi u zapiranje, a izlazni napon prelazi u područje visoke razine (stanje 1). Kondenza tor C nabija se preko otpornika R. To je kvazistabilno stanje.

Slika 4.57. Vremenski sklop 555 u spoju monostabila

Kad napon na kondenzatoru C dostigne vrijednost dvije trećine Ucc, komparator K l vraća bistabil preko ulaza R u početno stanje. Izlazni napon prelazi u po dručje niske razine (stanje 0). Kondenzator C izbija se preko vodljivog tranzistora. Sklop je ponovo u početnom, stabilnom stanju u kojemu ostaje do ponovnog okidanja. Trajanje kvazistabilnog stanja, tj. impulsa na izlazu monostabila, određuju vrijeđnosti elemenata R i C: TP - 1,1 x R x C Vrijednosti kapacitivnosti izvana dodanog kondenzatora mogu se kretati od 1 000 pF do 100 |iF, a otpora od 1 kfž do 10 Mfi. Uz navedeni izraz trajanje kva zistabilnog stanja moguće je odrediti i na osnovi dijagrama iz tvorničkih podataka proizvođača (slika 4.59.). Preko izvoda CLR moguće je prekinuti trajanje kvazistabilnog stanja u bilo ko jem trenutku dovođenjem niskog napona.


P rim jer

Nacrtati dijagram ulaznog i izlaznog napona monostabila izvedenog s pomoću sklopa 555 ako se monostabil pobuđuje impulsima frekvencije 2 kHz i vrije dnosti vanjskih elemenata 10 k£2 i 0,1 |iF. Tp = 1,1 x 10 x 103 x 0,1 x 10“6 = 1,1 * IO-3 s = 1,1 ms T -

1 , - 0,5 x 10~3 - 0,5 ms 2 x 10

n

n

n

-

1

Tu

TP Ti

Na temelju izračunatih vrijednosti za T„ i TP moguće je nacrtati oblik ulaznog i izlaznog napona. Usporedbom periode ulaznog i izlaznog napona vidi se da u ovom slučaju vremenski sklop dijeli frekvenciju ulaznog napona s tri.

IZVEDBA ASTABILA S POMOĆU VREMENSKOG SKLOPA 555 Dodavanjem dvaju otpornika i kondenzatora vremenskom sklopu dobiva se asta bil (slika 4.58.).


Kad je tranzistor nevodljiv ( Q = 0), nabija se kondenzator C preko otpornika R1 i R2. Na izlazu astabila je napon koji odgovara stanju 1. Kad napon na kon denzatoru dostigne iznos od dvije trećine napona Ucc, komparator K l mijenja sta nje i postavlja bistabil u stanje 0 (Q = 1). Tranzistor provede i kondenzator se izbija preko otpora R2. U tom periodu je na izlazu astabila napon koji odgovara stanju 0. Kad se kondenzator izbije do iznosa jedne trećine napona Ucc, kompara tor K2 mijenja stanje i postavlja bistabil u stanje 1. Tranzistor prestaje voditi i kondenzator C ponovo se nabija preko oba otpora. Trajanje kvazistabilnih stanja i frekvenciju izlaznog napona moguće je izra čunati: T j = 0,693x (R j + R 2) x C

T 2 =0, 693 x R 2 x C

1

/ =

Vrijednosti kapacitivnosti izvana dodanog kondenzatora mogu biti između 1 000 pF i 100 |aF, a zbroj otpora R, i R 2 između 1 k£2 i 10 M£2. Osim toga, za određivanje frekvencije iz poznatih vrijednosti elemenata ili obrnuto mogu se ko ristiti dijagrami proizvođača (slika 4.59.b). a)

b) C EmF] 100

C [jiF]

10

V 1

0,1

N kX S'* N \<5

XS % V

0,01 0,001 10

100

1

10

100

I Hz

S

1

10

kHz

Slika 4.59. Dijagrami ovisnosti trajanja kvazistabilnog stanja monostabila i frekvencije astabila o vrijednostima izvana dodanih elemenata vremenskom sklopu 555

Primjer Izračunati frekvenciju i nacrtati dijagram izlaznog napona astabila izvedenog s pomoću sklopa 555 uz vanjske elemente R, = R 2= 5,6 kQ i C = 0,1 |iF. TPI = 0,693 x (5,6 + 5,6) x IO3 x 0,1 x IO'6 = 776,16 x 10“6s = 776,16 us TP2 = 0,693 x 5,6 * 103 x 0,1 x IO"6 = 388,08 x 10'6s = 388,08 ps

U

= 851,9 Hz (77,16+ 388,08) *10“

\

tPi

TP*


PITANJA I ZADACI ZA PONAVLJANJE 1. Objasnite svojstva i mogućnost primjene vremenskog sklopa 555. 2. Koliki otpor treba imati izvana dodani otpornik da bi trajanje kvazistabilnog stanja monostabila, izvedenog s pomoću vremenskog sklopa 555 iznosilo 1 s? Izvana dodani kondenzator ima kapacitet 1 |rF. 3. Koliki otpor trebaju imati izvana dodani otpornici da bi frekvencija astabila izvedenog s pomoću vremenskog sklopa 555 iznosila 10 kHz uz širinu izlaznog impulsa tri četvrtine periode? Izvana dodani kondenzator ima kapacitet 0,01 |xF.


RJEŠENJA ZADATAKA ZA PONAVLJANJE

1.1. Brojevni sustavi 1.2. Kodovi 2.1. Osnovni logički sklopovi 2.2. Logička algebra 2.3. Složeni logički sklopovi 3.1. Karakteristične veličine integriranih sklopova 3.2. Skupine integriranih digitalnih sklopova s bipolarnim tranzistorima 3.3. Skupine integriranih digitalnih sklopova s unipolarnim tranzistorima 3.4. Međusobno spajanje sklopova različitih skupina 4.1. Bistabilni multivibratori 4.2. Monostabilni multivibratori 4.3. Astabilni multivibratori 4.4. Vremenski sklop


1.1. BROJEVNI SUSTAVI 4.

2. 255

3. 6

5. 54

6. 110101

8. 4095

9. 309

B0 Bj B2 B3 B4

B0

10. 564

11. 101010100

12. 316

14. 4095

15. 16“2 i 162

16. 4799

17. C37

18. 10110001001110

19. 4A3F

20. 6472

21. B1F

22. 111001, 100110,

B,

b j t b4 _

l

_ T L

1.2. KODOVI 3. 0011 1001 0101

4. 862

5. 8, 12

6. 0110 1100 1000

7. 862

8. 0011 1100 0101

9. 395

10. 1101 0010 1110

11. 649

12. 1011001 0111010 0111001

13. X + 8

14. 11101000 01111010 11111000

15. SP+

17. 1 1110011, 0 1010011

18. 0 1110000, 1 1010000

19. 0011001 0101101

2.1. OSNOVNI LOGIČKI SKLOPOVI

3- ^JiJinnimririrL Y = A ■B ■C C

B

/I

()

0

u

Y. 0

0

0

1

0 0

0

1

0

0

1

1

0

i

0

0

0

i

0

1

0

i

1

0

0

i

1

1

1


^jinnnnnrinR

« = r > -y Y=A+B+C

«

_

_

-'/i 1 Y

L

,!

0

0

0

0

0

0

1

1

0

1

0

1

0

1

1

1

1

0

0

1

1

0

1

1

1

1

0

1

1

1

1

1

A — T—

^j h p h j

\

c —L _ _ y

y

Y=AB-C

c 0 0 0 0 1 1 1 1 l.

B

V

0

0 1 0 1 0 1 0 1

0

1 1 0 0 1 1

Y 1 1 1 1 1 1 1 0

i I— Ir n

LJ

r ~

13.

—r~ - x , — y °-Y C—/..-••

a b

Y=A+B+C

c 0 0 0 0 1 1 1 1

R 0 0 1 1 0 0 1 1

/4 0 1 0 1 0 1 0 1

r i 0 0 0 0 0 0 0

i.n... n

y


15‘

Y=( A + B) - ( A + C)

c 0 0 0 0 1 1 1 1

B 0 0

1 1 0 0 1 1

c.

B

A

im 0

0

0

0

0

0

1

0

0

1

0

0

0

1

1

0

i

0

0

0

i

0

1

1

i

1

0

1

i

1

1

1

/l 0 1 0 1 0 1 0 1

y 0 i 0 i 0 i i i

2.2. LOGIČKA ALGEBRA 3. Y = A

C +B

C 0 0 0 0 1 1 1 1

226


s 0

0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 1 1 0 1 1 1

Y = B ■C A

B C D

D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

V O

6.

Y=A+C+B+D

O o

14.

>

7.

’

B 4 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1

r 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0

Y = A B C

12 .

11 .

13.

S

c 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

C D ’- '

-

t> -

t> >


227

2.3. SLOŽENI LOGIČKI SKLOPOVI 5.

D

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 6.

Đ

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

c. 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

*5! 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

c 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

/l Mi o 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1


0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0

Y=A- B- C- D

c

0 0 0 0 1 1 1 1

c

0 0 0 0 1 1 1 1

8 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

B 0 0 1 1 0 0 1 1

A 0 1 0 1 0 1 0 1

0 0 0 0 0 1 0 1

Y

0 1 0 1 1 1 1 1

Y = ( A + B + C) ■ (A + B + C ) = A + C

ABC

Y = A ■B + A ' B

Y = (A + B) ■ (A + B)

RJEŠENJA ZADATAKA ZA PO NAVLJANJE

229

13-

Y=A-B+A-B

14.

Y=(A + B) ■(A + B)

15’

Y = A ■B + A ■B = A ■B ■A ■B

Y=(A + B) ■(A + B)= A + B + A + B

17.

230

- -

— = -----

Y = (A ■B) + (A ■B) =A ■B ■A ■B


1

o

10‘

_

_

=

■- -------

=

Y=(A + B) (A + B )= A + B + A + B

19. Za kombinacije s neparnim brojem jedinica. 20. Za kombinacije s neparnim brojem jedinica.

3.1. KARAKTERISTIČNE VELIČINE INTEGRIRANIH DIGITALNIH SKLOPOVA 4. A -C, B-A, B-C, C-A

5- UNL(A) —0,4 V Unl(b) = 0,95 V UNL(C) = 0,3V Unh(a>= 0,4 V Unh(B) - 1)45 V UNH(C) = 0,7 V

9- F(a, - 10, F(B) —10, F(c) = 10 10. 2

3.2. SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA S BIPOLARNIM TRANZISTORIMA 4. 0, 0, 0

5. Najmanje 360 £2, Y = A +B + C + D

7. 150

8. 26 ns RJEŠENJA ZADATAKA ZA PO NAVLJANJE

231

10. UNL = 0,3 V

9.

UNH= 0,7 V

U f 1 = 0 0

=

0

^ =

o

11. 16

16. Y = ( A + B ) - ( C + D ) ' ( E + F ) = A + B + C + D + E + F

3.3. SKUPINE INTEGRIRANIH DIGITALNIH SKLOPOVA S UNIPOLARNIM TRANZISTORIMA 5. y = ^ + 5 + C + D + £ + F 8. t/Wi = 0,9 V

14

UNH= 1,4 V 10.

•UDD

IZXZXAA/XAZ_,

■5, 8, 12

J7, 4, < 13-2 1-11 Y1

/\/\/\/ Y2

AAA

3.4. MEĐUSOBNO SPAJANJE SKLOPOVA RAZLIČITIH SKUPINA 3. R = tr/2,2Cu = 6060,06 Q; niža standardna vrijednost R = 5600 Q; struja ko jom je opterećen izlaz sklopa 7400 mora biti niža od 7 = (5 - 0,4) V/ /5,6k Cl = 0,8 mA < 16 mA.

232


5. I = (15 - 0,4)V/3,3 k£2 = 4,42 m A < /ot;f ,= 108,9 ns 6. 74HCT, 74ACT 8. 2

9. 74L, 74LS i 74LS uz Ucc = UDD= 5 V

10. 2

4.1. BISTABILNI MULTIVIBRATORI 16. 5 ns

17. 25 ns i 40 ns

18. 30 MHz

21 . C P,

D 0

22.

23.

CP J K

0

26. CP, fl0

.

j' 0

RJEŠENJA ZADATAKA ZA PO NAVLJANJE

233

4.2. MONOSTABILNI MULTIVIBRATORI 8. Uz odabrani kapacitet C = 0,001 (iF otpor iznosi R = 6213,3 fž.

4.3. ASTABILNI MULTIVIBRATORI l

1 tp1

tP 2

|

8. tpl = 322 fis tp2 = 151,34 ps / = 3105,5 Hz

4.4. VREMENSKI SKLOP 2. 909 k a

3. R = 7215,5 Q R 2 = 3607,5 Q

234


tp2 fpt

LITERATURA

T. ICohonen, Digital Circuits and Devices, Prentice-Hall, Englewood Cliffs, 1972. K. Reiss, H. Liedl, W. Spichall, Integrierte Digitalbausteine, Siemens Aktiengesellschaft, Berlin-Munchen, 1972. A. Szabo, Impulsna i digitalna elektronika II., Školski centar “Ruder Bošković”, Zagreb, 1973. The TTL Applications Handbook, Fairchild Semiconductor, Mountain Vievv, 1973. A. Szabo, Impulsna i digitalana elektronika, Sveučilište u Zagrebu, 1976. L. Nashelsky, Introduction to Digital Computer Technology, J. Wiley & Sons, Ne\v York, 1977. M. Levine, Digital Theory and Practice Using Integrated Circuits, Prentice-Hall, Englevvood Cliffs, 1978. Optoelectronics data Book, Fairchild, M ountain Vievv, 1978. W. Fletcher, A n Engineering Approach to Digital Design, Prentice-Hall, Englewood Cliffs, 1980. Integrated Circuits, Signetics TTL Logic, Signetics-Philips, Eindhoven, 1982. Optoelectronics Designer’s Catalog, Hewlet Packard, Palo Alto, 1982. H. Taub, Digital Circuits and Microprocessors, McGraw-Hill International Book Company, 1983. D. Leach, A. P. Mahvino, Digital Principles and Applications, McGraw-Hill Book Company, 1986. E. Kiihn, Handbuch TTL- und CMOS-Schaltkreise, Veb Verlag Technik, Berlin, 1988. R. Tocci, Digital Systems, Prentice-Hall, Englevvood Cliffs, 1988. Handbuch der Elektronik, Digitaltechnik, Medien-Institut, Bremen, 1988. FAC T Data, Motorola Semiconductors, Cambridge, 1988. (dobrotom tvrtke SEMPEC) L. Borucki, Digitaltechnik, B. G. Teubner, Stuttgart 1989. Hitachi Advanced CMOS Logic HD74AD Series Data Book, Hitachi, 1989. (dobrotom tvrtke MIBATRON) F A ST and L S TTL Data, Motorola INC. Phoenix, 1989. (dobrotom tvrtke ELBATEX) High-Speed CMOS Logic Data, M otorola Inc., Phoenix, 1989. Digital Troubleshooting Techniques Using Logical Analysis Test Kits, Global Specialties, New Haven, 1990. Preferred Type Range Catalogue 1990, Philips, Brussels, 1990. S. Paunović, Digitalna elektronika I., Školski centar “Ruđer Bošković”, Zagreb, 1991. U. Peruško, Digitalna elektronika, Školska knjiga, Zagreb, 1991. J. Gies, Digitalni integrirani sklopovi (Tabellenbuch digIN er integrierter Schaltungen), Te hnička knjiga, Zagreb, 1992.

RJEŠENJA ZAb,. . .KA ZA PONAVLJANJE

KAZALO

A

ABT-podskupina BiCMOS 135 AC-podskupina CMOS 131, 137 ACT-podskupina CMOS 131,137 Aikenov kod 29, 36 aktivno vrijeme trajanja impulsa 186, 189 alfanumerički kodovi 31, 36 ALS-podskupina TTL 113, 117 antiparalelni vodiči 158 antivalencija 77, 80 ASCII 31, 36, 37 asinkroni ulazi 182, 189 AS-podskupina TTL 113, 117 astabil 210, 214, 215, 220 astabilni multivibrator 210, 215 B baza brojevnog sustava 12 BCD kod 27, 36 BC-podskupina BiCMOS 135 BCT-podskupina BiCMOS 135 BiCMOS 134, 137 binama znamenka 13, 23 binarna znamenka najnižeg brojnog mjesta 14, 23 binarna znamenka najvišeg brojnog mjesta 14, 23 binarni brojevni sustav 13, 23 binarni signali 15 binarni zarez 13, 23 bistabil 172, 174, 176, 177, 180, 181, 182, 184, 189 bistabilni multivibrator 172, 189 Booleova algebra 39, 57 bridom upravljani bistabi 177, 189 brojevni sustavi 11, 12, 13, 15, 17, 19, 23 brojno mjesto 13, 14, 23 brzina rada 88 brzina rasprostiranja 152

C CMOS 124, 126, 130, 131, 137 CMOS velike brzine 130, 137 CMOS kompatibilan s TTL 130, 137

D davač impulsa 165, 169 D-bistabil 176, 189 decimalni brojevni sustav 12, 23 De Morganovi teoremi 61, 69 detektor brida 177 digitalna elektronika 11, 23 digitalni sklopovi 11 dijeljenje frekvencije 181, 199 dinamički faktor razgranjivanja 115, 117 dinamički utrošak snage 129, 137 disjunkcija 42 dopuštenje prolaza impulsa 41, 43, 46, 48, 77, 78 dvojnost logičkih operacija 62, 69 dvolinijsko kućište 49, 50 dvosmjerna sklopka 132, 137 dvostruki bistabil 181, 189 dvostruki vod 151 dvožilna linija 151 E

EBCDI 32, 36 ECL 115, 117 ekvivalencija 78, 80 excess-3 kod 28, 36 EX-ILI 77 EX-NILI 78 F

faktor ispune 213, 215 faktor razgranjivanja 87, 91

237

faktor refleksije 152, 161 FAST 113, 117 F-podskupina TTL 113 FCT-podskupina BiCMOS 135 G

generiranje impulsa 210, 212 Grayev kod 30, 36

H Hammingov kod 34, 36 HC-podskupina CMOS 130, 137 HCT-podskupina CMOS 130, 137 heksadecimalni brojevni sustav 19, 23 H-podskupina TTL 111

I I 40, 53, 80 identitet 80 IEC 39 ILI 42, 53, 80 implikacija 80 impuls ritma 174, 189 imunost na smetnje 87 inhibicija 80 inverzija 44 isključivo ILI 77, 79 isključivo NILI 78, 79 izl izna struja 86, 91 izlazni napon 82, 91 J

jednostavni bistabil 173 jednostavni vod 151 jednožilna linija 151 JK-bistabil 180, 189

_K_ ____ karakteristična impedancija 151 karakteristični otpor 151, 161 koaksijalni kabel 151 kod 27, 28, 29, 30, 32, 34, 36 kodovi za ispravljanje pogrešaka 34 kodovi za otkrivanje pogrešaka 33

238

kombinacijski sklopovi 39 kompatibilnost digitalnih sklopova 130, 139, 149 komplement 21, 23 komplementiranje 21, 23 konjunkcija 40 kratki spoj 163, 169 kućište za površinsku montažu 49, 50 kvazistabilno stanje 171

L logička algebra 39, 57, 58, 69 logička shema 51, 53 logička sonda 165, 169 logički simbol 39, 53 logički sklop 39, 40, 53, 72 logički sklop I 40, 53 logički sklop ILI 42, 53 logički sklop NE 44, 53 logički sklop NI 45, 53 logički sklop NILI 47, 53 logički umnožak 71, 75, 79 logički zbroj 72, 74, 79 I^podskupina TTL 111 LS-podskupina TTL 112 LSB 14, 23 LSD 13, 17, 23 LSI 50 M maksimalna frekvencija 90, 185, 189 maksterm 74 minimizacija 60 minterm 71 monostabil 198, 199, 206, 208, 219 monostabilni multivibrator 198, 208 MOS 121 MSB 14, 23 MSD 13, 17, 23 MSI 50 N

napon napajanja 84, 91 naponski upravljani oscilator 214, 215 NBCD-kod 27 NE 44, 53

negacija 44, 80 neparni paritet 33, 36 NI 45, 53, 80 NILI 47, 53, 80 NMOS 121, 137

0______ odvojno pojačalo 156, 161 oktalni brojevni sustav 17, 18, 23 optoelektronički vezni element 160 osjetljivost na statički elektricitet 124, 126 osnovica brojevnog sustava 12 otvoren izvod 169 otvoren kolektor 103, 117 otvoren odvod 131, 137 otvoren ulaz 100, 117, 125 P_________ paralelni vodiči 158 paritetni bit 33, 36 parni paritet 33, 36 Piercova funkcija 47 pleteni par žica 151 plosnato kućište 49, 50 PMOS 121, 137 poboljšani CMOS 131, 137 poboljšani Scliottkv 113, 117 poboljšani Schottky male snage 113, 117 ponovno okidanje 198, 208 pravila logičke algebre 57, 69 prekid izvoda 164 prekid veze 165 preslušavanje 158, 161 pretvorba brojeva različitih brojevnih sustava 15, 18, 20 prilagođenje 152, 161 protutaktna sklopka 95, 117 ___R redundancija 61 refleksija 153 reflektirajući binarni brojevni sustav 30 relativni brojevi 21 S sabirnica 110, 135 samokomplementirajući kod 29

Schmittov okidni sklop 107 Schottky TTL 112, 117 Schottky TTL male snage 112, 117 sekvencijski sklopovi 39 Shaefferova funkcija 45 sinkroni ulaz 174, 189 sklop s otvorenim kolektorom 103, 117 sklop s tri stanja 108, 131 sklop za pomak razine 144, 149 složeni logički sklopovi 71 snažni logički sklop 105, 117 S-podskupina TTL 112 spojeni I 104, 118 spojeni ILI 116, 118 SR-bistabil 172, 190 SSI 50 stabilno stanje 171 stanje visoke impedancije 108 statički faktor razgranjivanja 115, 118 statički utrošak snage 128, 137 strujna sonda 166, 169

tablica stanja 39, 53 težina brojnog mjesta 12, 13, 14, 17, 19, 23 težinski kod 27, 36 tiskana veza 151 TTL 94, 97, 111, 118 TTL male snage 111, 118 TTL velike brzine 111,118 U ulazna struja 86, 91 ulazni napon 85, 91 univerzalnost logičkih sklopova 66, 69 upravljani bistabil 174, 190 usukani par žica 151 utrošak snage 84, 92 V

višestruke refleksije 153, 161 višestruki vod 151 VLSI 50 vremenski sklop 217, 219, 220 vrijeme držanja 185, 190 vrijeme kašnjenja 89, 92

239

vrijeme pada 90, 92 vrijeme porasta 90, 92 vrijeme postavljanja 185, 190

Z zabrana prolaza impulsa 41, 43, 46, 48, 77, 78 zakon asocijacije 58, 69 zakon distribucije 58, 69

zakon komutacije 58, 69 zakoni logičke algebre 58 zalihost 61 znamenka najnižeg brojnog mjesta 13, 14, 17, 19, 23 znamenka najvišeg brojnog mjesta 13, 14, 17, 19, 23 zrcalni binarni brojevni sustav 30, 36

Školska knjiga, d.d., Zagreb Masarykova 28 Za izdavača: ANTE ŽUŽUL, prof. • Predsjednik Uprave: dr. sc. DRAGOMIR MAĐERIĆ Tisak dovršen u travnju 1999.

Digitalna elektronika-Stanko Paunović

Recommend Documents