5.1 ¿Cuáles son las propiedad propiedades es claves de las memorias semiconductoras? -Poseen 2 estados estables (o semiestables) interpretados como 0 o uno binario. -Se pueden escribir en ellas (al menos una vez). -Se puede leer en ellas. 5.2¿Cuál de los dos significados se está empleando para el término “memoria de acceso aleatorio”? Las palabras individuales de la memoria son accedidas mediante lógica de cableado interno. 5.3 ¿Qué diferencia a! en cuanto a aplicaciones entre "#$% ! &#$%? La DR! al ser m"s económica # m"s densa $ue la SR! se utiliza utiliza para el almacenam almacenamiento iento temporal temporal masivo vo de datos% datos% en cambio la SR! al ser m"s veloz se utiliza como memoria cac&'. 5.' ¿(ué diferencia a! entre la "#$% ! &#$% en cuanto a caracter)sticas tales como velocidad* tama+o ! coste? La SR! es m"s r"pida% cara # menos densa $ue la DR!. DR!. omo la DR! DR! est" est" cons constit titui uida da de cond conden ensa sado dore res% s% ocup ocupa a aproimadamente un cuarto del espacio $ue usa una SR! $ue *unciona con *lip-*lops a base de transistores.
sistema de memorias. Las direcciones asignadas para el módulo ,9S no pueden usarse para palabras de memoria reduciendo as el rango de memorias disponible. 0. cuando se produce una interrupci-n de dispositivo ¿ c-mo determina el procesador (ue dispositivo la a originado? ,isten ,isten varias *ormas% *ormas% b"sicamente camente todas todas consisten consisten en $ue el dispositivo genera la interrupción% el procesado la capta # enva una se6al se6al dispositi dispositivo vo por dispositivo. dispositivo. uando el $ue genero la interrupción capta la se6al de reconocimiento corta la se6al de interrupción. s el procesador capta $uien la generó. 0.0 ¿Cuándo un m-dulo de "%$ toma el control del us* ! mientras el mantiene dico control ¿Qué ace el procesador? ,l procesador puede realizar otra tarea $ue no impli$ue el uso del bus del sistema% de lo contrario debe esperar a $ue la operación *inalice. esto se le llama robo de ciclo. < Que implica implica la procesador?
comun comunica icacici-n n del m-dulo m-dulo :& con el
Decodi*ica Decodi*icación ción de órdenes. órdenes. ,l modulo modulo ,9S acepta órdenes órdenes del procesador mediante el bus de control (leer%escr busca) 7n*ormación de estado
@estión de memoria3 ,l Sist. perativo debe eplotar el paralelismo $ue propor proporcio ciona na el =ardAa =ardAare% re% por por e+emp e+emplo% lo% las memoria memorias s multipuerto para obtener me+ores prestaciones. Los mecanismos de paginació paginación n en procesad procesadores ores distintos distintos deben deben coordinars coordinarse e para mantener la consistencia cuando varios procesadores comparten una p"gina o un segmento # para decidir sobre el reemplazo de p"ginas. Biabilidad # tolerancias a *allos3 ,l sistema operativo debera &acer posible una degradación gradual cuando se produce un *allo en un procesador. ,l plani*icador # otros elementos del sistema operativo deben deben reconocer reconocer la p'rdida p'rdida de un procesador procesador # estructura estructurarr las tablas de gestión en consecuencia. consecuencia. 81=.59 ¿Cuál es la diferencia entre un es(uema de coerencia de cace ardare ! uno &oftare? So*tAare3 So*tAare3 7ntentan evitar la necesida necesidad d de circuitera circuitera # lógica lógica &ardAare adicional de+ando $ue el compilador # el Sist. perativo se encuentren del problema. Los mecanismos de co&erencia basados en el compilador realizan un an"lisis del código código para determinar determinar $u' datos pueden pueden dar problemas problemas al pasar pasar a cac&e% cac&e% # los marcan en consecue consecuencia ncia.. Despu's% el sistema operativo o el &ardAare impiden $ue se pasen a cac&e los datos marcados como no almacenables a cac&e.
5.5 ¿ ,or (ué uno de los tipos de #$% se considera anal-gico ! otro digital?
Reconocimiento de dirección.
Lo m"s sencillo es impedir $ue cual$uier dato compartido pase a cac&e.
la DR! se le dice analógica por$ue al traba+ar con condensadores condensadores almacena la in*o en un rango determinado.
ontrol (le dice $ue &acer al peri*'rico)% test (comprueba el estado del módulo # los peri*'ricos)% lectura (el modulo almacena los datos del peri*'ricos en el bu**er)% escritura (el modulo ,9S capta un dato del bus de dato # lo enva al peri*'rico).
,l compilado compiladorr inserta inserta entonces entonces instrucciones instrucciones en el código código generados para re*orzar la co&erencia de cac&e en los periodos crticos.
La SR! SR! se dice dice $ue $ue es digita digitall por$ue por$ue posee posee los mismos mismos eleme elemento ntos s $ue posee posee el proces procesado adorr (*lip-*lop p -*lop a base base de transistores). 5. indi(ue algunas aplicaciones de la #/%.
-microprogramación. -Programas del sistema
:ransitorio3 error reparable. Producido por la *uente o por partculas al*a (provienen de radiación)
-tablas de *unciones
-subrutinas de biblioteca para *unciones de uso *recuente
5.0 ¿Qué diferencias a! entre las memorias ,#/%* ,#/% ! flas?
Se envan en una palabra los bits de datos # de paridad los cuales a#udan a cambiar los bits erróneos recibidos
Se di*erencian en la *orma en $ue los datos son modi*icados. ,n la ,PR! todos los datos son eliminados mediante la eposición a ra#os /% es un proceso lento. ,n la ,,PR! todos los datos se borran mediante electricidad% ese proceso es m"s r"pido $ue en la ,PR! ,PR! # en la *las& *las& los datos tambi'n tambi'n son son modi*ic modi*icado ados s el'ctricamente% solo $ue m"s r"pido $ue la ,,PR! # se puede modi*icar un blo$ue en espec*ico en vez de todos los datos.
81=.19 numere ! defina revemente tres tipos de organi;aci-n del computador.
1. no
l;ster3 ,s un grupo de conmutadores% completos interconectados # trab traba+ a+an ando do +unt +untos os como como un solo solo recu recurs rso o de comp comput uto% o% proporcionando la ilusión de una ;nica ma$uina.
5. ¿Qué es un it de paridad? ,s un bit utilizado para la detección de errores. Se enva al *inal de una cadena de datos determinando si la cantidad de datos es par o impar. s el receptor sabe si se perdió un dato o no. 5.14 5.14 ¿C-mo ¿C-mo se interp interpret reta a el s)ndro s)ndrome me en el c-dig c-digo o de amming?
S!P3 omputador constituido por varios procesadores similares intercone interconectado ctados s mediante mediante un bus. ,l problema problema m"s crtico crtico a resolver es la co&erencia de la cac&e% entonces tanto la memoria principal como las otras cac&es tienen versiones no validas de dic&a lnea.
Protocolo de sondeo3 uando se realiza una actualización en una lnea de cac&e cac&e compartida compartida debe anunciarse anunciarse a todas las otras cac&es mediante un mecanismo de di*usión. ada controlador de cac&e cac&e es capaz capaz de sondear sondear o espiar espiar la red para observar observar las noti*icaciones $ue se di*unden # reaccionan adecuadamente. adecuadamente. 81=.9 ¿Qué significa cada uno de los ' estados del protocolo %&7? !odi*icado (modi*ied)3 La lnea de cac&e &a sido modi*icada (es distinta a su valor en memoria principal) # est" disponible solo en esta cac&e. ,clusivo (eclusive)3 La lnea de cac&e tiene el mismo contenido $ue la memoria principal # no est" presente en ninguna otra cac&e. ompartido (s&ared)3 La lnea de cac&e tiene el mismo contenido $ue en memoria principal # puede estar presente en otra cac&e.
Procesadores /ectoriales3 /ectoriales3 Procesadores $ue traba+an con m;ltiples secuencia de datos $ue son utilizados principalmente para *ines m"s cient*icos% como &acer muc&as operaciones en coma *lotante. :raba+an con un sistema de L segmentada.
81=.09 7ndi(ue algunos de los eneficios más importantes de los cl@ster.
81=.29 ¿Cuáles son las caracter)sticas principales de un &%,?
-un bit puesto en 4 &a# error
,n general% estos protocolos se dividen en 2 categoras. Protocolos Protocolos de directorios directorios33 Recogen Recogen # mantienen mantienen la in*ormación in*ormación acerca acerca de donde reciben reciben las copias copias de las lneas. ontienen ontienen in*ormación de estado global en relación con los contenidos de las di*erentes cac&es locales.
<!3 es un multiprocesador de memoria compartida en el $ue el tiempo de acceso de un procesador a una palabra de memoria vara con la ubicación de la palabra en memoria.
Si el sndrome contiene3 -solo 0 no &a# error
=ardAare3 Permiten reconocer din"micamente en el momento de la e+ecución las situaciones de inconsistencia potenciales.
4. =a# dos o comparables.
m"s procesadores procesadores similares similares de capacida capacidades des
,scalabilidad absoluta3 es posible con*igurar cl;ster grandes $ue inclus incluso o supera superan n las presta prestacio ciones nes de los comput computado adores res independientes m"s potentes. n cl;ster puede tener decenas de ma$uinas% cada una de las cuales puede ser un multiprocesador.
2. omparten la memoria principal # la ,9S # est"n interconectados mediante un bus u otro tipo de sistema de interconeión% de *orma $ue el tiempo de acceso a memoria es aproimadamente el mismo para todos los procesadores.
,scalabilidad incremental3 ,l cl;ster se con*igura de *orma $ue sea posible posible a6adir a6adir nuevos nuevos sistemas sistemas al cl;ster cl;ster en ampliaciones iaciones sucesiva sucesivas. s. s% un usuario usuario puede puede comenzar comenzar con un sistema sistema modesto modesto # ampliarlo ampliarlo a medida medida $ue lo necesite% necesite% sin tener $ue sustituir el sistema de $ue dispone por uno nuevo $ue proporcione ma#ores prestaciones.
>. :odos los procesadores procesadores comparten los dispositivos de ,9S% bien a trav's de los mismos canales o mediante canales distintos $ue proporcionan caminos de acceso al mismo dispositivo.
lta disponibilidad3 el *allo de uno de los nodos no signi*ica la p'rdida p'rdida del servicio. servicio. ,n muc&os casos% es el so*tAare so*tAare el $ue proporciona autom"ticamente la tolerancia a *allos.
0.1 numere numere tres clasificac clasificaciones iones generales generales de dispositiv dispositivos os e6ternos o periféricos
?. :odos :odos los procesador procesadores es pueden pueden desempe6ar desempe6ar las mismas mismas *unciones. (De a& se denomina sim'trico)
-de interacción con &umanos.
1. ,l sistema est" controlado por un sistema operativo integrado $ue proporciona proporciona la interacción interacción entre los procesadores procesadores # sus programas a los niveles de traba+o% tarea% *ic&ero # datos.
!e+or o r relaci relación ó n precio precio-pr -prest estaci aciones3 o nes3 l utiliz utilizar ar eleme elemento ntos s estandarizados% es posible con*igurar un cl;ster con ma#or o igual potencia de cómputo $ue un computador independiente ma#or% a muc&o menos costo.
-m"s de un bit puesto en 4 &a# error # el sndrome en total dice cu"l es la posición del bit erróneo. 5.11 5.11 ¿Qué ¿Qué difere diferenc ncia ia convencional?
a! a!
entre entre
&"#$% &"#
%$!
una una
"#$% "#
%$5ue el intercambio de datos de la SDR! con el procesador es de *orma sincronizada con una se6al de relo+ eterna *uncionando a velocidad tope del bus sin imponer estados de espera% no as la DR!.
-de interacción con ma$uinas -de comunicación. 0.2 ¿Qué es 7#$ 8international reference alpaet9?
81=.=9 81=.=9 ¿Cuál ¿Cuál es la diferencia diferencia entre transferencia transferencia por fallo 8failover9 ! recuperaci-n después de un fallo 8f ailAacB9?
ar"cter 7R3 8 de bit son in*ormación% el ultimo bit se de*ine de tal manera $ue en los bits eista una cantidad par de unos.
81=.39 ¿Cuáles son algunas de las venta>as potenciales de un &%, comparado con un computador monoprocesador?
:rans*erencia por *alla3 es la *unción de conmutar aplicaciones # datos en el cluster% desde un sistema de*ectuoso a otro alternativo.
0.3 ¿Cuáles son las principales funciones del m-dulo :&?
Prestacion Prestaciones3 es3 n sistema sistema operativo operativo con varios procesadores procesadores propo proporci rciona onar" r" me+ores o res presta prestacio ciones nes $ue uno con un solo solo procesador del mismo tipo.
Recuperac Recuperación ión despu's de un *allo3 una *unción adicional adicional es la restauración de las aplicaciones # los datos por el sistema original% una vez superado el *allo.
Disponibi Disponibilidad3 lidad3 Debido Debido a $ue todos todos los procesad procesadores ores pueden realizar las mismas *unciones% un *allo es un procesador no &ar" $ue el computador se detenga.
1=.9 ¿Qué diferencias e6isten entre %$* D%$ ! CCAD%$?
-almacenamiento temporal de datos -control # te mporización. -comunicación con el procesador. -comunicación con los dispositivos. -detección de errores. 0.' enumere ! defina las t res técnicas para reali;ar :&.
recimiento 7ncremental3 Se pueden aumentar las prestaciones del sistema a6adiendo ams procesadores.
,9S programada3 le procesador e+ecuta un programa encargado de realizar la operación de ,9S% esto es veri*icación de estado% lectura escritura% intercambio de datos. ,l procesador espera ocioso a $ue el modulo est' listo para la operación.
,scalado3 Los *abricantes pueden o*recer una gama de productos con precios # prestaciones di*erentes en *unción del n;mero de procesadores.
,9S mediante interrupciones3 el procesador avisa al módulo de ,9S $ue lo necesita% el procesador sigue &aciendo otra tarea% cuando el modulo modulo ,9S est" listo para realizar una operación operación interrumpe interrumpe al procesador. ,9S mediante D!3 se re$uiere de un módulo especial de D!% el cual &ace de procesado procesadorr tomando tomando el control control de los buses del sistema traspasando los datos directamente desde el modulo ,9S a la memoria o viceversa. 0.5 ¿Cuál es la diferencia entre :& asignada en memoria ! :& aislada? ,n la ,9S aislada se separa la memoria # las direcciones de ,9S para $ue los valores de la dirección en memoria no se a*ecten con la asignació asignación n de dirección dirección de inter*aces inter*aces%% por$ue por$ue cada una tiene espacio de direccionamiento. ,n la ,9S asignada en memoria el procesador usa un con+unto de se6ales de lectura u escritura # no di*erencia entre direcciones de memoria # ,9S. el procesador trata al módulo ,9S como parte del
81=.'9 ¿Cuáles son los aspectos clave en el dise+o del sistema operativo de un &%,? Proceso concurrente simult"neo3 Las rutinas del sistema operativo deben deben ser reentrante reentrantes s para permitir $ue varios varios procesado procesadores res puedan e+ecutar simult"neamente el mismo código 7S. on varios procesadores e+ercitando la misma o distintas partes del sistema operativo operativo%% las tablas # las estructuras estructuras de gestión ón del sistema operativo deben mane+arse apropiadamente para evitar blo$ueos u operaciones no validas. Plani*icación3 La plani*icación puede realizarla cual$uier procesador% por lo $ue deben evitarse los con*lictos. ,l plani*icador debe asignar los procesos preparados a los procesadores disponibles. disponibles. Sincroniz Sincronizació ación3 n3 Puesto Puesto $ue &a# varios varios procesos procesos $ue pueden pueden acceder acceder a espacios espacios de memoria memoria # a recursos recursos ,9S compartido compartidos% s% deben proporcionarse una sincronización e*ectiva. La sincronización asegura la eclusión mutua # la ordenación de eventos.
! (acceso uni*orme a memoria)3 todos los procesadores pueden acceder acceder a toda la memoria memoria principal principal utilizando utilizando instrucci instrucciones ones de carga # almacenamiento. ,l tiempo de acceso de un procesador o cual$uier región de la memoria por parte de todos los procesadores es el mismo. ,+emplo S!P. <! (cceso no uni*orme a memoria)3 todos los procesadores tiene acceso a todas% todas% las partes de memoria memoria principal utilizando utilizando instrucciones de carga # almacenamiento. ,l tiempo de acceso a memoria de un procesador depende de la región a la $ue acceda. La ;ltima *rase es cierta para todos los procesadores% no obstante% para procesadores distintos% las regiones de memoria $ue son m"s lentos o mas r"pidos son di*erentes. -<! (<! con co&erencia de cac&e)3 un computador <! en el $ue la co&erencia de cac&e se mantiene en todas las cac&es de los distintos procesadores. Dato3 un <! sin cac&e e$uivale a un cl;ster.
Domre Domre la clasificac clasificaci-n i-n de los sistemas sistemas computac computacional ionales es seg@n El!nn ! de e>emplos de ellos. na secuencia de datos # un secuencia de instrucciones (S7SD). n e+emplo son l os monoprocesadores.
na secuencia de instrucciones # m;ltiple secuencia de datos (S7!D)3 n e+emplo son los procesadores vectoriales3
Sincronización3 ada procesador debe tener el mismo tiempo para poder acceder a la memoria.
Proporciona co&erencia de cac&' en un S!P. La cac&' de datos inclu#e 2 bits para proporcionar ? estados3
!;ltiple secuencia de instrucciones # m;ltiple secuencia de instrucciones (!7!D)3 ,+emple S!D% lusters% <!.
on*iabilidad # recuperación por *alla3 Si alguna *alla% el resto del sistema debe seguir traba+ando.
!odi*icado% eclusivo% compartido% no valido.
!;ltiple secuencia de instrucciones # una secuencia de datos (!7SD)3 ,sto nunca &a sido i mplementado.
,+ecutar el programa en un menor tiempo posible.
5 Fenta>as &%,?
Que significa procesamiento %ultiera. Cuáles son las consideraciones de dise+o de un &istema /perativo de %ultiprocesador. Las consideraciones $ue se deben tener son3 Procesos oncurrentes simult"neos3 Se debe potenciar paralelismo para $ue &a#a un ma#or rendimiento.
el
Plani*icación3 lg;n procesador debe arbitrar # coordinar el traba+o de cada uno de los procesadores para evitar c&o$ues # *allas.
,l procesamiento multi&ebra se re*iere a $ue el programa se divide en pe$ue6as secuencias de instrucciones% a la $ue cada una se le denomina &ebras% las cuales son e+ecutadas en paralelo # as pueden e+ecutar el programa en una menor cantidad de tiempo. ' protocolo %&7?
Prestaciones (mas procesadores m"s prestaciones)% disponibilidad (si *alta uno igual *unciona)% crecimiento incremental (aumento procesadores% aumentan las prestaciones)% escalado (los precios varan seg;n las prestaciones)
