Apuntes Sistemas Digitales Tecnología Industrial II

TECNOLOGÍA INDUSTRIAL II

ELECTRÓNICA DIGITAL

ELECTRÓNICA DIGITAL 1 FUNDAMENTOS FUNDAMENTOS T IPOS IPOS DE SEÑALES Una señal señal es la variación de una magnitud agnitud que per per mite ite transm transmitir itir infor mación. Las señal señales es pueden pueden ser ser de do dos tip tipos:

Señales analógicas ueden adquirir dquirir infinito infinitos s valor valor es es entr entr e do do s extr extr emo emo s cualesqu alesquiiera. La variación de la señal señal for ma una Pueden gráfica continu contin ua.

Señal Señal

Max

t

Min

Señales digitales ueden Pueden

adquirir dquirir únicame nicament nte e valor es es concr etos, tos, es decir decir , no varían a lo largo de un continu continuo. Por ejemplo ejemplo , el el esta estad do de una una bombilla mbilla sólo puede tener d r dos valor valor es es (0 apagad agada, 1 enc ence endida). A cad cada valor de una u na señal señal digital se le llam llama bit y es la unid nidad míni mínim ma de infor mación.

Señal Señal

1

0 2 SISTEMAS 2.1.

DE NUMERACIÓN

S ISTEMA ISTEMA BINARIO

Los or dena denad dor es es y en en general tod todo s los los sistema ema s que utilizan utilizan electrónica digital utilizan el sistema ema binario. En la electrónica digital sólo exi existen do s esta es tad d os po p o sibles (1 o 0) por lo que inte inter esa esa utilizar un sistema ema de numeración umeración en base 2, el el sistema ema binario. El sistema ema deci decim mal utiliza las las cifras cifras 0, 1, 2, 3, 4, 5, 6, 7, 8, 9. 9. Ver Ver emo emos ahora la conve con ver r sión de un sistema ema a otro.

1



Tr ansform ansformación ación de un núm númer o deci ecim mal a binar inar io io NÚMEROS ENTEROS : Se di divide el el número úmero en deci decim mal por dos has hasta que el el últim ltimo cocie cociente nte sea sea inf erior a rior a 2

Ejemplo Ejemplo 1: Paso de 18 en en deci decim mal a binario

18 | 2 0

9|2 1

4 |2 0

2|2 0 1

18 => 10010

NÚMEROS FRACCIONARIOS FRACCIONARIOS: Si el número úme ro deci decim mal no es ente ntero sino que es una una fracción menor menor que uno uno, se multi multip plica la parte arte fraccionaria por dos tod todas las la s vec ve ces n ecesaria esarias s has hasta que no se obtenga fracción o se obtenga la pr ecis ci sión desea deseada.

Ejemplo Ejemplo 1: Paso de 0,36 de deci decim mal a binario con sei seis dígito dígitos s de pr pr ecis cisión 0,36. 0,36.2 = 0 ,72 ,72 Prime rimer r d dígito: ígito: 0 0,72. 0,72.2 = 1,44 Seg Segundo dígito:1 ígito:1 0,44. 0,44.2 = 0 ,88 ,88 Terc Terce er dígito: ígito: 0 0,88. 0,88.2 = 1,76 Cuarto Cuarto dígito: ígito: 1 0,76. 0,76.2 = 1,52 Quinto Quinto dígito: ígito: 1 0,52. 0,52.2 = 1,04 Sexto Sexto dígito: ígito:

1

0,36=>0,010111

Ejemplo Ejemplo2: 2: Paso de 18,36 de deci decim mal a binario con sei seis dígito dígitos s de pr pr ecis cisión en la part arte fraccionaria.

Realizar Realizar emo emos la parte arte ent ente era y la fraccionaria por separa separad do: 18 => 10010 0,36=>0,010111

El r esulta esultad do será será::

18,36=>10010,010111

2



Tr ansform ansformación ación de binar inar io io a deci ecim mal Se multi multip plica cad cada una de las las cifras cifras del del número úmero en binario en pote otencias ncias suc sucesi esiva s de 2. 2. Ejemplo Ejemplo 1: Paso de 10010 a deci decim mal

10010 ! 1.2 4



0.2 3



0 .2 2



1.21



0 .2 0

!

1.16  0.8  0.4  1.2  0.1 ! 18

Ejemplo Ejemplo 2: Paso de 10011010,101 a deci decim mal

10011010 ,101 ! 1.2 7 !



0 .2 6



0. 2 5



1 .2 4



1. 2 3



0 .2 2



1.21



0.2 0



1.2



1



0 .2



2



1.2



3

!

128  16  8  2  0.5  0.125 ! 154,625 2.2.

C ODIGOS ODIGOS BINARIOS

El sistema ema de numeración ume ración más adec decuado para los los circu circuitos itos digital digitales es es el el sistema ema binario. Se pueden pueden esta estab blecer distintas tintas corr espon esponde dencia ncias s bi biunív nívocas oca s entr entr e los los número úme ros s en en sistema ema deci decim mal y en en sistema ema binario. En ocas ocasiones iones conv conviene utilizar otros otros cód códigos igos distintos tintos al binario natu natural para r epr epr esentar esentar los los número úmeros s o r ealizar operacion peraciones es..

Código binar inar io io natur natur aall Cons onsiste en la r epr epr esentación esentación dir ecta del del número úmero deci decim mal a binario. Es decir decir , cad cada número úmero se corr espon esponde de con su equi equivale alente nte en en binario.

Ejemplo Ejemplo:: 25=>11001

Códigos BCD (deci (decim mal cod codificad ificado en binar inar io io ) Repr Repr esentan ese ntan el número úmero trans transfor mand ando a binario cad ca da una de las la s cifras cifras deci decim males ales que lo comp compon one en por separa separad do. Es decir decir para r epr epr esentar ese ntar el número úmero 25 se r epr epr esenta esenta por un lad lado la cifra 2 y por por otra la cifra 5.

Código BCD natur natur aal(8421 l(8421 ). Es un cód código ponde ondera rad do, es decir decir , el número úmero deci decim mal equi equivale alente nte se obtie tiene mediant mediante e la sum suma ponde ondera rad da de los los dígitos ígitos binarios inario s que for man el 3 2 1 0 cód código. Los peso pesos son 8(2 ), 4(2 ), 2(2 ) y1(2 ) , de ahí su nomb nombr r e. Simpl mplement emente e se trans transcribe cri ben n las las cifras cifras deci decim males ales por por separa separad do a binario y vic viceve ever r sa Ejemplo Ejemplo:: 25=> 2(0010) 2(0010)

5(0101) 5(0101)

2=0. 2=0.8+0. 8+0.4+1. 4+1.2+0. 2+0.1 5=0. 5=0.8+1. 8+1.4+0. 4+0.2+1. 2+1.1

Codigo Aiken(2421). iken(2421). Es tamb también ién un cód código ponde on dera rad do, pero pe ro ahora los los peso peso s son son 2,4,2 y 1. 1. Siempr empr e se empi empieza a sumar sumar por la or la der der echa Ejemplo Ejemplo 25=> 2 (0010) (0010) 5(1011) 5(1011)

2=0. 2=0.2+0. 2+0.4+1. 4+1.2+0. 2+0.1 5=2. 5=2.1+0. 1+0.4+1. 4+1.2+1. 2+1.1

Código exceso tr ees s: Es no ponde ondera rad do. Se suma suma a cad cada dígito 3 y luego uego se pa p asa a binario cad cada cifra.

Ejemplo Ejemplo 25=> 2 (0101) (0101) 5(1000) 5(1000)

2=>2+3=>5=>0101 5=>5+3=>8=>1000

3



Correspondencia entre el código decimal y los BCD ponderados y no ponderados Decim ci mal 8

0 1 2 3 4 5 6 7 8 9

0 0 0 0 0 0 0 0 1 1

2.3

BCD natur natur aall 4 2 0 0 0 0 1 1 1 1 0 0

0 0 1 1 0 0 1 1 0 0

1

2

0 1 0 1 0 1 0 1 0 1

0 0 0 0 0 1 1 1 1 1

BCD Aiken Aiken 4 2 0 0 0 0 1 0 1 1 1 1

0 0 1 1 0 1 0 0 1 1

BCD Exceso Exceso tr ees s 1

0 1 0 1 0 1 0 1 0 1

0 0 0 0 0 1 1 1 1 1

0 1 1 1 1 0 0 0 0 1

1 0 0 1 1 0 0 1 1 0

1 0 1 0 1 0 1 0 1 0

C ÓDIGO ÓDIGO H EXADECIMAL EXADECIMAL

Es el sistema ema de base 16 (16 dígito dígitos s). Sir ve ve para r epr ep r esentar esentar de for ma simplifica mplificad da número úmeros s en binario. Los dígito dígitos s utiliza utilizad dos son son:: 0, 1, 2, 4, 5, 6, 7, 8, 9, A, B, C, D, E, F La trans transfor mación de binario binario a hexa exadeci decim mal y hexa exadeci decim mal a binario es muy sencilla. sencilla.

Tr ansform ansformación ación binar inar io io -> Hexa Hexad deci ecim mal Dado

el número úme ro

111101101101

Se di dividen den en gr upo upos de 4:

1111 0110 1101

Cada gr upo upo tendrá un valor máximo de 16:

F

6

D

La conve conver r sión de hexa exadeci de cim mal a binario se haría de for ma contraria: contraria: Tomemo mem os el el número úmero hexa exadeci decim mal ADE

A

D

E

Conve onverti rtim mos cad cada cifra en su binario binario::

0101

1101

1110

3

ÁLGEBRA DE BOOLE

orge Boole oole f ue ue un matem atemático ático británico que desarrolló desarrolló el álgeb álgebra ra que llev lleva a su nomb nombr r e y George que es la base de la actu actual electrónica digital.. El álgeb álgebra ra de Boole oole opera pera con variab ariables boole ooleanas ana s que única únicame ment nte e pueden pueden tom tomar dos valor es, es, que se designan designan por cero y uno u no (0 y 1) 1), esto es tos s valor v alor es es r epr epr esentan esentan esta estad d os dif d if er entes ntes de un un dispo spositiv iti vo, inte interr uptor uptor abierto o cerrad rrado, fals falso o cie ci erto, rto, etc. etc. En los los circu circ uitos itos el electrónicos ctrónicos digital digitales es r epr epr esentan esentan si hay ha y o no volta je, lógica positiv itiva aunque podría ser ser al al r evé evés, 1 si si no hay hay volta volta je entonc entonces es se trab traba ja ja con lógica negativ gativa.

aquella f unción cuyos uyos valor alor ees s son binar inar ios ios y depend ependen de una Función lógica: es aqu expr expr esión esión algebr algebr aica aica form formaada por por una se ser r iie e de var iiab ables binar inar iias as r elacionad elacionadas entr entr e sí por por determ etermina inad das oper oper aciones. aciones. f (a, b, c) = a + b . c A las las operacion peraciones es básicas icas del de l álgeb álgebra ra de Boole oole cuand ando se impl mplementan ementan mediant mediante e circu circuitos itos electrónicos ctrónicos se les acos acostumbra umbra a llam llamar puer tas tas lógicas. circuitos itos electrónicos ctrónicos que r ealice alic en esta estas s Para r ealizar circu operacion peraciones, es, los los fab fa bricantes ricantes de comp compon one entes ntes electrónicos ctrónico s cons constr uyen uyen ci cir r cuitos integr integr ados basado s en trans transi stor es, es, en en cuyo uyo inte interior impl mplementan ementan varias arias puerta puertas s. Las patillas atillas del del mismo smo cons constitu tituirán las las entra entrad das, sali salid das y alime alimentación. ntación.

4



Cada CI tie tiene un un cód código que identifica dentifica el número úmero y el el tip tipo de puerta puertas s que incor pora. Las distintas tintas puerta puertas s van a tener unas nas ³entra ³entrad das lógicas´ lógicas´ serán serán los los valor es es binarios inarios que puede tener la r la entrad ntrada. Y un un valor de ³sali ³salid da´ cuyo uyo r esulta esultad do será será 0 ó 1. A las las entrad ntradas las las designar designar emo emos con las las letras tras a, b, c, d, etc... etc... y a la salid alida con la letra s. Igualme alment nte e la salid alida sólo puede tom tomar d ar dos valor valor es es 0 ó 1.

a Puerta uerta lógica s

b

Las puerta puertas s lógicas lógica s se r epr epr esentan esentan gráficame gráficament nte e o mediant mediante e su ³o ³operación peración lógica´ lógica ´. La ³tab tabla de la ver ver da d´ de una una f unción, nción, r epr epr esenta esenta la salid alida que de obtie tiene para las la s di d istintas tintas comb combinacion inaciones es de entra entrad das.

per aciones aciones Oper

lógicas básicas básicas (puer tas tas lógicas) lógicas)

Compl mpleta la sigu iguiente nte tab tabla con el símbolo mbolo no nor malizad alizado, y la ³tab tabla de la ver ver dad´ de cad cada f unción. uerta Puerta

Operación Operación

Símbolo mbolo IEC

Sí Símbolo mbolo nor malizad alizado

no Tabla de ver ver dad

la

AND (Y lógico) S = a.b a.b OR (O lógico) S=a+b NOT (in (inve ver r sor)

S=a

NAND (Y negad gada) S = a.b a.b NOR (O negad gada) S=a+b XOR (O excl exclus usiiva) S =a =a + b XNOR

S =a =a . b

Equi Equivale alencia

5



P ROPIEDADES ROPIEDADES DEL ÁLGEBRA DE BOOLE . Nos van van a ser ser vir para simplificar mplificar f f unciones nciones..

opiedad Pr opied

Inter nter na na . El r esulta esultad do de una operación peración entr e do d os variab ariables boole ooleanas ana s es otra

variab ariable bool boole eana.

opiedad Pr opied

de idempotencia . a.a = a

a+a = a

Ley de de inv involu olución. ción. a = a

opiedad Pr opied

conmu conmutati tativva a+b=b+a a.b=b.a

opiedad Pr opied

asociativ asociativa a + b + c = (a (a + b) b) + c = a + (b + c) a .b . c = (a (a . b) . c = a . (b . c)

opiedad Pr opied

dist distr r ibuti butivva

Respecto Respecto al produ roducto cto

a . (b + c) = a . b + a . c

Respecto Respecto a la suma suma

a + (b . c) = (a (a + b) b) . (a + c)

Existencia de ele elem mento neu neutr o Para

la suma suma:

a+0=a

Para

el produ roducto cto

a.1=a

Existencia de ele elem mento opu opuesto Para

la suma suma

a+a=1

Para

el produ roducto cto

a.a=0

Ley de de absor sor ción ción a+a.b=a a . (a + b) b) = a

Leyes de Mor gan gan a+b=a.b

a.b=a+b

Comprobar las leyes de Morgan realiza los esquemas de puertas y las tablas de la verdad para comprobar que se cumplen c umplen las leyes de Morgan.

6



4. SIMPLIFICACIÓN SIMPLIFICACIÓN DE FUNCIONES LÓGICAS Recor Recor demo demos que una una f unción lógica es una expr expr esión esión de operacion peraciones es boole ooleanas ana s e nlazand nlazando variab ariables que sola solame ment nte e pueden pueden adquirir dquirir los los valor es es 0 y 1. 1. Tales ales f unciones ncion es lógicas lógicas pueden pueden expr expr esar esar se se en en do s for mas dif dif er entes: ntes: Por su

y

fór mula mula boole ooleana, ana, com como expr expr esión esión de las las operacion peraciones es que ligan sus varia variab bles. es.

³ tab bla de la ver ver dad´ expr expr esan esand do en for ma de tab tabla el r esulta esultad do que asigna la f unción Por su ³ta para cad cada comb combinación inación posible de valor valor es es de sus varia variab bles. es.

y

Forma canónica de una función las di d iver ver sas r epr epr esentacion esentaciones es que puede tom tomar una f unción, nción, hay hay do d o s especial especialme ment nte e important mportantes es De las llam llamadas for mas canónicas canónica s.

formaa canónica de una f unción lógica es la suma uma de pr oductos du ctos lógicos en los Pr imer a form que interv interviene iene tod todas las var iiab ables de la f unción ya sea de form forma a dir ecta ecta o negad negada .

1.

Se obtie tiene dir dir ectame ctament nte e a partir de artir de la tab tabla de ver ver dad figu figurand rando los los tér minos inos de la salid alida que corr espon esponde den n a 1, y no figu fig urand rando los los que corr espon esponde den n a un 0. La s e ntrad ntradas con 0 se cons consideran deran negad gada s y las las con 1 no negad gadas.

Segu Segunda form formaa canónica de una u na f unción lógica es un u n pr oducto ducto de sumas umas lógicas en las que interv interviene iene tod todas las var iiab ables de la f unción ya sea de form forma a dir ecta ecta o de form forma a negad negada.

2.

Se obtie tiene a partir de la tab tabla de ver ver dad figu figurand rando aquello quellos s tér minos inos cuya uya salid alida es 0 y no apar ecie ci endo aquello quellos s cuya uya salid alida es 1. La s entrad ntradas con 1 se cons con sideran deran negad gada s y las las entrad ntradas con 0 no negad gadas

Ejemplo: A partir de la siguiente tabla de verdad halla las formas canónicas

A 0 0 0 0 1 1 1 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

S 0 0 1 1 1 1 1 0

En mucha muchas s ocas oca siones iones una misma sma f unción se puede expr expr esar esar de dif er entes ntes mane aneras ra s algu algunas nas más sencilla sencillas s que otras, otras, si si desea deseamo s impl mplementar ementar dicha f unción con compon mpone entes ntes el electrónicos ctrónico s conv con viene saber ber simplificar mplificar la la misma sma para tener que utilizar utilizar e el mínim ínimo número úme ro de puerta puertas s lógicas lógica s. Exi Existen varios arios méto métod do s de si simplificar mplificar f f unciones nciones lógicas: lógica s:

a )Por manipulación algebraica Se si simplifica mplifica sustit sustituye uyen ndo las las operacion peraciones es usan usand do tod tod as las las pro prop pieda edades ante anterior ment mente e descrita descritas s en en cad cada uno de las las operacion peraciones es lógicas, lógica s, las las leyes de Morgan Morgan,, etc etc U tilizando tilizando

los teoremas y propiedades del Álgebra de Boole: Ejemplo: Simplificar la función

f=

a bc



abc



abc

7



b ) Tablas de Karnaugh Es un u n sistema ema para simplificar mplificar f unciones ejas. Cons e n dibujar bujar bidimen mensionalme e nciones lógicas lógica s comp complleja onsiste en ionalment nte las las tab tablas las de la ver ver dad seg según la estr estr uctu ctura sigu iguiente: nte: b \ a 0 1

0

1

c \ a.b a.b 0 1

00

01

11

10

c.d c.d \ a.b a.b 00 01 11 10

00

01

11

10

Ejemplo : Obt Obtener la simpl mple para para la tab ver dad sig sigu uiente r la f unción lógica más si tabla de la ver nte. a 0 0 0 0 1 1 1 1

b 0 0 1 1 0 0 1 1

c 0 1 0 1 0 1 0 1

S 1 0 1 1 1 0 0 0

1. Lo sigu iguiente nte que hacem hacemo o s es plant plante ear la tab tabla de Karna K arnau ugh, gh, tras traslad ladand and o las las comb combinacion inaciones es de la tab tabla de ver ver dad a esta esta nueva ueva tab tabla. Obsér Obsér vese vese com como de una una colum col umna na a otra sólo camb cambia ia un bit.

a + ba.c. b . c = a . c a.b a..bb .c.+c a.b a.

ab c

0

0

0

1

1

1

1

0

0

1

1

0

1

1

0

1

0

0

2. A continu continuación nos nos fi ja jamos en en qué qué tie tiene en en comú común n cad cada agr upación upación y obtenemo emos la f unción lógica

S = A . C + A . B + B . C 3. Por últim ltimo plante lanteamos el el esquema esquem a o circu circ uito lógico

8



Ejemplo Ejemplo 1 con 3 varia variab bles: f = f = abc  abc ab

00

c

01

11

0

1

1

1

ab

10

Luego Luego:: f = ab

f = a bc  a bc  a bc  abc  a bc

Ejemplo Ejemplo 2 con 3 varia variab bles:

ab

01

00

c 0

11

ab

10

c

1

1

1

1

1

Luego Luego:: f = ab + c

1

Ejemplo Ejemplo 3 con 3 varia variab bles: (es el el ejemplo ejemplo de si simplificación mplificación algeb algebraico raico ante anterior) f = f = a bc  abc  abc ab

00

c

01

0

11

10 ab bc

1

1

1

Luego Luego:: f = ab +bc +bc

1

Ejemplo Ejemplo 4 con 3 varia variab bles: f = f = a bc  a bc  abc  abc  a bc  a bc ab c

00

01

11

10

0

1

1

1

1

1

1

1

a b Luego Luego:: f = a +b

Ejemplo Ejemplo 5 con 4 varia variab bles: f = f = a bcd  a bcd



abcd



abcd



a bc d



a bc d

ab cd bd

00

00



a bcd

01

11

1 1

1

11

1

1

1

a bc d

10 1

01 10





a bcd bd

abc Luego Luego::

1

f = bd + abc + bd

1

5 . IMPLEMENTACIÓN IMPLEMENTACIÓN DE CIRCUITOS CON CON PUERTA S NAND Y NOR Los fab fa bricantes ricantes suel suelen fab fa bricar los los circu circ uitos itos lógicos lógico s con puerta puertas s NAND o NOR debi debido a su b a jo jo pr ecio. Para conve convertir rtir un circu circ uito a puerta puertas s NAND o NOR hay ha y que usar usar los los teor ema ema s de Morgan Morgan tantas tantas vec veces com como sea sea necesario esario has hasta que tod toda la f unción se expr expr ese ese con circu circuitos itos negad gados.

9



Ejemplo Ejemplo:: Impl Implementar ementar con con puerta puertas s NAND la f unción : S ! a.b.c  a.b.c  a.b.c Aplica Aplicam mos la doble negación a la suma suma S ! ( a.b.c



a.b.c



a .b.c )

!

( a.b.c ).( a.b.c ).( a.b.c )

Ejemplo Ejemplo:: Impl Implementar ementar con con puerta puertas s NOR la f unción : S ! a .b.c  a.b.c



a.b.c

Aplica Aplicam mos la doble negación S ! ( a.b.c



a.b.c



a.b.c )

Aplica Aplicam mos una una doble negación a cad cada tér mino S ! ( a.b.c )



(a.b.c )  ( a.b.c ) ! ( a  b  c )  ( a  b  c )  (a  b  c)

10



.- CIRCUITOS COMBINACIONALES 6 .-

Son aquello quellos s circu circuitos itos que se cons con str uyen uyen con las las puerta puertas s lógicas lógica s descrita descritas s ante anterior ment mente e. Se les llam llama comb combinacional inacionales es puesto puesto que la salid alida depen depende únicame nica ment nte e de las las distintas tintas comb combinacion inaciones es entr e las las entra entrad das y no de esta estad dos ante anterior es es ni del del tiemp tiempo. o.

DECODIFICADOR Circu ircuito inte integrad grado por el que se introdu introduc ce un número úme ro y se activ acti va una y sólo una de las las salid alidas per per mane anecie ci endo el r esto esto de sali salid das desacti desactiv vadas. n entrad ntradas n

2 salid alidas codificad ificador 2 Decod

a 4: A B

Dec

2:4

D0 D1 D2 D3

La señal señal de inhib inhi bición pone one tod todas las las salid alidas a 0.

INH

Tabla de ver ver dad: INH 0 0 0 0 1

A 0 0 1 1 x

B 0 1 0 1 x

D0 D1 D2 D3

1 0 0 0 0

0 1 0 0 0

0 0 1 0 0

0 0 0 1 0

Ejemplo Ejemplo de aplicación: licación: controlar un semáforo semáforo::

Si utilizam tilizamos un deco decod dificad ificador de 2 a 4, conse conseg guir emo emos controlar el semáforo semáforo aseg seguránd rándonos ono s que sólo estará estará activ activa una lu z en cad cada momento. mento. Ademá Además, el circu circuito de control que di diseñemo señemo s sólo tie tienen que tener 2 sali salid das. Si el circu circuito de control envía el número úmero 2, se enc ence enderá de rá la luz ver ver de de (que tie tiene asociad ocia do el número úmero 2) y sólo la luz ver ver de!!!. de!!!. Un deco decod dificad ificador activ activa sólo una de las las salid alidas, la salid alida que tie tiene un número úme ro igu igual al que se ha introdu introduci cid do por la entrad ntrada. En el ejemplo ejemplo del del semáforo semáforo,, si el circu circuito de control envía el número úmero 3, se activ activa la salid alida O3 y se enc ence enderá derá la luz azu azul (y sólo sólo esa esa!!). !!).

11

TECNOLOGÍA INDUSTRIAL II seño Diseño


de un un deco decod dificad ificador 2 or 2 a 4:

D0

= A. B

D1

= A. B

A

A

B

B

= A. B D3 = A. B D2

D0

D1

D2

D3

Decod ecodificad ificador ees s con activ activación si simu multanea ltanea de var iias as sali salid das iten activ activar varias arias sali salid das a la vez vez seg según la comb combinación inación desea deseada. Per mite El más típ típico es el deco decod dificad ificador BCD-7 segmentos usa usado en los los displa splays ys de calcu calc ulad ladoras, oras, r elo jes, etc. etc. Las sali salid das se notan com como a, b, c, d, e, f y g

CODIFICADOR: Es un un circu circ uito inte integrad grado que per per mite ite comp compactar actar la infor mación generand rando un cód código de sali salid da a partir de la infor mación de entra entrad da. Realiza Realiza la f unción inve inver r sa al deco decod dificad ificador. n

2 entrad ntradas

D0 D1 D2

n salid alidas

Cod 4:2

D3

A B

Sol válid álida

Tabla de ver ver dad: D0 D1 D2 D3

1 0 0 0 0

0 1 0 0 0

0 0 1 0 0

0 0 0 1 0

A 0 0 1 1 0

B 0 1 0 1 0

Sol válid álida 1 1 1 1 0

La solu olución válid álida será será ³1´ si siempr empr e que hay haya un ³1´ en en las las señal señales es de entra entrad da.

12



Codificad ificador con r con pr ior ior idad En cas caso de pro p rodu ducir cir se se acciones accion es si s imultan multane eas de varia varias s de sus entra entrad das, en e n la salid alida se pr p r esentará esentará el cód código de aquella quella entrad ntrada tenga asignad igna da un mayor peso peso, nor malme alment nte e la de mayor valor deci decim mal.

Conv onver tid tidor ees s de cód código

A3 A2 A1 A0 S1 S0 0 0 0 1 0 0 0 0 1 X 0 1 0 1 X X 1 0 1 X X X 1 1

Sir ven ven para camb cambiar iar de cód código (de BCD natu natural a Aike iken, de binario binario natu natural a Aike iken, de BCD natu natural a binario natu natural, ral, etc). etc).

MULTIPLEXOR Y DEMULTIPLEXOR Y DEMULTIPLEXOR Es un un circu circuito inte integrad grado en el que las las entra entrad das de control sel seleccionan una entrad ntrada entr e varias arias para para llev llevar ar la infor mación de ésta entrad ntrada a una única salid alida.

D0 D1 D2

MUX

seño Diseño

de un un multi multip plexor exor 4:1 habe haber r una entrad ntrada de hab habilitación (E) (E): si está está a ³1´ la salid alida sigue igue igu igual, al, si si está está a ³0´, la salid alida es ³0´. ³0´.

Y

Puede

D3

A

B

n

2 entrad ntradas de señal señal n entrad ntradas de control 1 sali salid da

E D

Tabla de ver ver dad: E 1 1 1 1 0

A B 0 0 0 1 1 0 1 1 X X

Y D0 D1 D2

D

Y

D D

E

D3

0 Dec

2:4

A B Los demulti demultip plexor exor es es r ealizan una f unción contraria a los los ante anterior es es dirigie irigiendo la infor mación a la salid alida sel seleccionad cciona da mediant med iante e las las entra e ntrad da s de control.

13



Compar par ador ees s Son circu circ uitos itos que det detectan las las r elaciones laciones ma m ayor (M >), menor menor (m <) <) e igu igual (I =). =). esentan d os gr upo upo s de n line lineas de entra entrad da (A y B) B) que son son Pr esentan la expr expr esión esión en binario de los los número úmeros s que quer quer emo emos comp comparar arar y tr es es line lineas de sali salid da (M, I , m). m).

CODIFICADOR BCD-7 SEGMENTOS 7447

14



7 .- .- CIRCUITOS SECUENCIALES A los los circu circuitos itos vi vistos tos has hasta ahora se les est estudia udia dentro dentro de la llam llamada ³lógica comb combinacional inacional´, ´, en tod todos ello ellos, s, depen dependiendo de los los valor valor es es de las las varia variab bles de entra entrad da se obtie tiene una una única salid alida. Los circu circ uitos itos sec se cuencial uenciales es son s on aquello que llos s cuya uya salid alida en cualqu alquiier momento mento no depen depende sólo s ólo de la entrad ntrada al circu circuito sino tamb también ién de la sec secuencia uencia de entrad ntradas a las las que est estuvo uvo somet meitdo ante anterior ment mente e. ueden Pueden

clas clasificar se se en en dos grandes grandes gr upo upo s:

Asíncrono Asíncronos: s: Lo s camb cambio ios s de esta estad do se produ roduc cen c uand ando están están pr esent esentes es las las entrad ntrada s adec decuada s. Síncronos: íncrono s: Los camb cambio ios s de esta estad do se produ roduc cen cuand an do ademá demás de estar estar pr esent esentes es las las entrad ntradas adec decuada s se pro produ duc ce la trans transición de una una señal señal comp comparti artid da por los los el elemento ementos s del del sistema ema y que sincroniza sincroniza su f uncionam ncionamiento. A esta esta señal señal se le llam llama señal señal de r elo j o de clock

BIESTABLES O FLIP - -FLOPS LOPS F Son los los elemento ementos s básicos ico s para cons con str uir los los circu circuitos itos sec secuencial uenciales. es. Se caracte caract erizan por poseer see r memoria memoria,, es decir decir , tie tienen en cuenta uenta las las entra entrad das ante anterior es es que ha tenid nido el circu circuito. Pueden ueden cons constr uir se se a partir de puerta puertas s lógicas lógica s o comp comprar rar se se en en for ma de circu circuitos itos inte integrad grados.

BIES BIESTABLES TABLES ASÍNCR SÍNCRONOS . Biestab iestable R-S R-S Se obtie tiene de la comb combinación inación de las las puerta puertas s ante anterior ment mente e es e studia udiad das, vea ve amos el e l sigu iguiente nte circu circuito. Para

r epr epr esentar esentar un Biesta estab ble se empl emplea un r ectángu ctáng uro con do s entrad ntrada s (R, S) S) y do s salid alidas (Q, Q). Q).

En el circu circuito tenemo emos do dos entra entrad das S (Set) (Set) y R (Reset) (Reset),, el e l valor Q (t) (t) en la tab tabla es el el valor que tie tiene la salid alida antes antes de aplicar un nuevo uevo valor de entra entrad da, el e l valor de la salid alida Q(t Q(t+1) +1) es el el valor que tom toma la salid alida depen dependiendo de los los tr es es valor es es de entra entrad da. S R Q(t) Q(t) Q(t Q(t+1) +1)

y

Las entra entrad da s a cero no produ roduc cen variación del del valor de sali salid da.

0 0 0

0

y

Si la entrad ntrada S es uno uno,, el el valor de la salid alida pasa a uno.

0 0 1

1

y

Si la entrad ntrada R es uno uno,, el el valor de la salid alida pasa a cero.

1 0 0

1

y

0 1 0

0

1 0 1

1

0 1 1

0

1 1 0

X

1 1 1

X

Las do s entrad ntradas a uno (no se utilizan) dan una salid alida inde indetter minad inada.

15



BIES BIESTABLE D Posee

una una entrad ntrada de alm almace acenam namiento, nto, D, y otra de hab habilitación, E, de for ma que cuand ando el biesta estab ble es hab habilitad ilitado (E=1) (E=1) alm almace acena el valor boole ooleano pr esent esente e en la entrad ntrada D y lo conse conser r va has hasta una nueva uev a hab ha bilitación. Si durant durante e el el tiemp tiempo o de hab habilitación dicho valor de entra e ntrad da se mo modifica, ifica, el biesta estab ble va v a acep aceptan tand do los los di diver ver so s valor v alor es es pr p r esent ese ntes es en e n D, r etenie niendo el últim ltimo de ellos llos cuand ando la hab habilitación desa desapar ece. Para

r ealizarlo se part parte e de un un biesta estab ble tip tipo RS. RS.

S

R

BIES BIESTABLES TABLES SÍNCR SÍNCRONOS Los camb cambio ios s de esta estad do se pro produ duc cen cu and ando, ademá dem ás de estar estar pr esent esentes es las las entra entrad das necesaria esarias, s, se produ roduc ce la trans transición de una señal señal:: el r elo j que controla el sistema. ema. La sincronización prop roporciona una mayor seg segurid ridad de f uncionam nciona miento de hecho tod todos los los sistema emas digitales igital es comp compllejo ejos son síncronos, velocid dad de f uncionam u n microp e n r ealid señal de r elo j íncrono s, a sí la veloci nciona miento de un icroproces rocesa ador es en alidad la señal de sus circu circuitos itos sec secuencial uenciales es..

BIES BIESTABLE SÍNCR SÍNCRONO D¶ Su f uncionam nciona miento es análogo al tip tipo D cons con sidera derad do, pero pero la hab habilitación (entra (entrad da C, r elo j) j) se produ roduc ce sola solame ment nte e en en los los flancos flanco s activ acti vos de la ond onda de r elo j. j. Est Este bi biesta estab ble se cons constr uye uye a partir de do dos bi biesta estab bles D asíncronos íncrono s.

BIES BIESTABLE J-K Tiene un f uncionam nciona miento similar al RS, la entrad ntrada K actú actúa para el borrad orrado (Reset) (Reset) y la J para la puesta puesta a 1 (Set). (Set). Cuan Cuand do se activ acti van amba mbas a la vez vez, el e l biesta estab ble cam cambia de esta estad do. Bien ente ntendido que las las trans transiciones iciones se ef ef ectú ctúan sólo en los los flancos flanco s activ acti vos de la ond onda de r elo j. j.

16



BIES BIESTABLE T Equi Equivale ale a un biesta estab ble JK con J=K=1 cad cada pul pulso de r elo j camb cambia ia la salid alida de valor. valor. La entrad ntrada T actú actúa com como entrad ntrada de r eo l j y obliga a conmu conmutar tar al biesta estab ble con cad cada pul pulso que lle llega.

CIRCUITOS SECUENCIALES ECUENCIALES. APLICACIONES NES PRÁCTICAS RÁCTICAS Mediant Mediante e la conex conexión ión de esto estos s biesta estab bles se cons con str uyen uyen important mportantes es f unciones nciones de los los circu circuitos itos digitales igitales com como contad contador es, es, r egis gistros tros de desplaza desplazam miento y memoria memorias s.

Registr egistr os os

E

ite Per mite

alm almace acenar un valor digital con la entrad ntrada E hab habilitad ilitada.

Mediant Mediante e biesta estab bles tip tipo D¶ podemo demos cons constr uir un r egis gistro de desplaza desplazam miento, nto, entrad ntrada de datos atos en seri serie e y sali salid da en parale aralelo.

17



Memor iias as RAM En sistema ema s digital d igitales es comp ejos r esulta esulta muy útil útil dispon spone er de un amplio mplio número úmero de r egis compllejo gistros tro s d entro de la misma sma pastilla inte integrad grada. Los ter minales inales de entra entrad da y salid alida a esto estos s r egis gistros tros serán serán comu comun nes para tod todo s ellos llos y unas na s entrad ntradas adicionales icional es de control o dir eccionam ccionamiento ind indicarán ar án en cad cada momento mento a cual de los los r egis gistros tros nos nos esta es tam mo s r efirie firiendo. Esta Esta configu config uración de memoria memoria de m l r egis gistros tros de n bits, its, sel seleccionab cciona bles por por l entrad ntradas de dir dir eccionam cciona miento m=2

Contad ontador ees s Mediant Mediante e la conex conexión ión de bi biesta estab bles tip tipo T se pueden pueden cons con str uir contad conta dor es es de pul pulso s. Cada biesta estab ble camb cambia ia cuand ando el ante anterior pasa de 1 a 0 y el prime rimero ro lo hace hace con cad cada pul pulso que le lle llega.

18

Apuntes Sistemas Digitales Tecnología Industrial II

Recommend Documents