PRACTICA DE LABORATORIO CARRERA: CARRERA: ING INGEN ENIE IER R A EL EL CTRI CTRICA CA NRO. P PR R CTICA TICA::
03
ASIGNATURA: ASIGNATURA: ELE ELECTR CTR NICA NICA DIGI DIGITAL TAL
T TULO PR CTICA: CA: APLICACI APLICACIONES ONES CON COMPUERTAS COMPUERTAS L GICAS Y BUFFERS BUFFERS
OBJETIVO GENERAL: Diseñar aplicaciones utilizando compuertas lógicas y buffers. OBJETIVO ESPECÍFICO: Diseñar y comprobar el funcionamiento de circuitos circuitos digitales utilizando compuertas lógicas y buffers buffers inversores y no inversores. Diseñar interfaces de potencia a través de relés e indicadores indicadores sonoros sonoros utilizando utilizando buzzers. buzzers. Establecer criterios y conclusiones sobre la lógica combinatoria en general. 1. Diseñar e implementar un un circuito que incluya un generador y un comprobador de paridad tanto par como impar de 5 entradas. 2. Diseñar e implementar un circuito que encienda un led cuando identifique un número primo menor a 32. 3. Diseñar e implementar una una aplicación de 5 entradas y 3 salidas, tales como alarmas de intrusión-incendio, control de nivel de líquidos-gases, etc.
INSTRUCCIONES: INSTRUCCIONES:
NOTA: Para el desarrollo de las aplicaciones 1, 2, 3, sobre todo la 3, se debe utilizar buffers inversores 74LS06 y transistores PNP 2N3906, buffers no inversores 74LS07 con transistores NPN 2 N3904, potencia (aplicación) a través de relés d e 12Vdc, buzzer, etc. 4. Para cada circuito de aplicación diseñado, diseñado, implementado y probado, establezca criterios, conclusiones y recomendaciones técnicas, fundamentadas en toda la teoría de la lógica combinatoria en general. ACTIVIDADES POR DESARROLLAR
1. MARCO TEÓRICO: 1.1. GENERADORES Y COMPROBADORES DE PARIDAD Un transmisor puede adjuntar un bit de paridad a un conjunto de bits de datos antes de transmitirlos a un receptor, esto permite al receptor detectar cualquier error de un solo bit que pueda haber ocurrido durante la transmisión. La figura (1) muestra un ejemplo de un tipo de circuito lógico que se utiliza para la generación de paridad y la comprobación de paridad. Este ejemplo especifico utiliza un grupo de cuatro bits como los datos que se van a transmitir, y utiliza un bit de paridad par. Puede adaptarse con facilidad para utilizar paridad impar y cualquier número de bits.
F igura 1. Compuertas XOR para implementar (a) Generador de paridad, (b) comprobador de paridad para un sistema con paridad par.
1.2. BUFFERS INVERSORES Y NO INVERSORES BUFFER El buffer (almacén de memoria) es un dispositivo de simple entrada que tiene una ganancia de 1, y que refleja la entrada en la salida. Se usa como adaptador de impedancias y para el aislamiento entre la entrada y la salida.
F igura 2. Tabla de verdad y símbolo del b uffer (74LS07).
BUFFER INVERSOR El buffer inversor es un dispositivo de simple entrada que produce a la salida el estado opuesto. Si la entrada es alta, la salida es baja y viceversa. Este dispositivo es denominado normalmente como exactamente inversor.
F igura 3. Tabla de verdad y símbolo del buffer inversor (74LS06).
1.3. SENSORES, LEDS, BUZZERS, TRANSISTORES Y RELÉS SENSOR: Un sensor es un objeto capaz de detectar magnitudes físicas o químicas, llamadas variables de instrumentación, y transformarlas en variables eléctricas. Las variables de instrumentación pueden ser por ejemplo: intensidad lumínica, temperatura, distancia, aceleración, inclinación, presión, desplazamiento, fuerza, torsión, humedad, movimiento, pH, etc. Una magnitud eléctrica puede s er una resistencia eléctrica (como en un termistor), una capacidad eléctrica (como en un sensor de humedad), una tensión eléctrica (como en un termopar), una corriente eléctrica (como en un fototransistor), etc.
F igura 4. Sensor de movimiento. LED’s
Los ledes se usan como indicadores en muchos dispositivos y en iluminación. Los primeros ledes emitían luz roja de baja intensidad, pero los dispositivos actuales emiten luz de alto brillo en el espectro infrarrojo, visible y ultravioleta. Debido a su capacidad de operación a altas frecuencias, son también útiles en tecnologías avanzadas de comunicaciones y control. Los led ’s infrarrojos también se usan en unidades de control remoto de muchos productos comerciales incluyendo equipos de audio y video.
F igura 5. Led’ .
BUZZERS. Un timbre o zumbador es un audio dispositivo de señalización, que puede ser mecánico, electromecánico o piezoeléctrico. Los usos típicos de timbres y zumbadores incluyen dispositivos de alarma , temporizadores , y la confirmación de la entrada del usuario, como un clic del ratón o la pulsación de tecla.
F igura 6. Buzzer.
TRANSISTOR El transistor es un dispositivo electrónico semiconductor utilizado para entregar una señal de salida en respuesta a una señal de entrada. Cumple funciones de amplificador, oscilador, conmutador o rectificador. El término «transistor» es la contracción en inglés de transfer resistor (resistor de transferencia). Actualmente se encuentra prácticamente en todos los aparatos electrónicos de uso diario tales como radios, televisores, reproductores de audio y video, relojes de cuarzo, computadoras, lámparas fluorescentes, tomógrafos, teléfonos celulares, aunque casi siempre dentro de los llamados circuitos integrados.
F igura 7. Transistor y su simbología.
RELE. El relé o relevador es un dispositivo electromagnético. Funciona como un interruptor controlado por un circuito eléctrico en el que, por medio de una bobina y un electroimán, se acciona un juego de uno o varios contactos que permiten abrir o cerrar otros circuitos eléctricos independientes . Dado que el relé es capaz de controlar un circuito de salida de mayor potencia que el de entrada, puede considerarse, en un amplio sentido, como un amplificador eléctrico.
F igura 8. Rele.
2. DISE O Y AN LISIS DE RESULTADOS: 2.1. DISEÑOS ELECTRÓNICOS Y DESCRIPCIÓN DE FUNCIONAMIENTO DE LAS APLICACIONES IMPLEMENTADAS 1) Generador y comprobador de paridad Par e Impar Generador de paridad par o impar generan un bit de paridad, que con el comprobador de paridad se puede observar si el, o los bit enviados están correctos o si se ha producido algún error. E 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Tabla 1.
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
Gp 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1
GI 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
Generador de paridad par e impar.
GENERADOR DE PARIDAD PAR
Tabla 2.
0 1 0 1
1 0 1 0
0 1 0 1
1 0 1 0
1 0 1 0
0 1 0 1
1 0 1 0
0 1 0 1
Mapa de k para Generador de paridad Par.
: + + + + + + + + . .+ + + + + + + + : [ ( + ) + ( + ) + ( + ) + ( + )]+. .. .. .+ ( + ) + ( + ) + (+ ) + (+ ) : [ ⊕ + ⊕ + ⊕ + ⊕ ]+... .. .+ ( ⊕ )+ ( ⊕ )+ ⊕ + ⊕ : [ ⊕ + + ⊕ + ]+... . .. + ( ⊕ )( + ) + ⊕ + : [( ⊕ ) ⊕ +(⊕) ⊕ ] + [( ⊕ )( ⊕ ) + ⊕ ⊕ ] : ⊕ ⊕ ⊕ + ⊕ ⊕⊕ : ⊕ ⊕ ⊕ ⊕
F igura 9. Diagrama del Generador de paridad Par con compuertas XOR.
GENERADOR DE PARIDAD IMPAR
Tabla 3.
1 0 1 0
0 1 0 1
1 0 1 0
0 1 0 1
0 1 0 1
1 0 1 0
0 1 0 1
1 0 1 0
Mapa de k para Generador de paridad Impar.
: + + + + + + + .. + + + + + + + + : [ ( + )+ ( + ) + ( + )+ ( + )]+... ...+ (+)+ ( +)+( +)+(+) : [ ( ⊕ ) + ⊕ +(⊕)+ ⊕ ]+... . .. + ⊕ + ⊕ + ⊕ + ⊕ : [( ⊕ ) + + ⊕ + ]+... .. .+ ⊕ ( + )+ ⊕ + : [( ⊕ )( ⊕ )+ ⊕ ⊕ ]+ [ ⊕ (⊕)+ ⊕ (⊕)] :[( ⊕ ⊕ ⊕ )] + ⊕ ⊕ ⊕ : ⊕ ⊕ ⊕ ⊕
F igura 10. Diagrama del Generador de paridad Impar con compuertas XOR.
E 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
D 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
C 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
Tabla 4. Comprobador
A 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
G 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
CP 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
CP 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0 1 0 0 1 0 1 1 0 0 1 1 0 1 0 0 1 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
de paridad par e impar.
COMPROBADOR DE PARIDAD PAR
Tabla 5.
0 1 0 1 1 0 1 0
1 0 1 0 0 1 0 1
0 1 0 1 1 0 1 0
1 0 1 0 0 1 0 1
1 0 1 0 0 1 0 1
0 1 0 1 1 0 1 0
1 0 1 0 0 1 0 1
0 1 0 1 1 0 1 0
Mapa de k para Comprobador de paridad Par.
: + [ + + + + + + + ]+.. . .+ + [ + + + + + + + ] + [ + + + + + + + ]+.. .. + + [ + + + + + + + ] ( ⊕ ) [ ⊕ + ⊕ + ⊕ + ⊕ ]+.. .. + ⊕ [ ⊕ + ⊕ + ⊕ + ⊕ ] ( ⊕ ) [ ⊕ + + ⊕ + ]+.. . .+ ⊕ [ ⊕ + + ⊕ + ] ( ⊕ ) [ ⊕ ⊕ + ⊕ ⊕ ]+.. .. + ⊕ [ ⊕ ⊕ + ⊕ ⊕ ] (⊕) ⊕ ⊕ ⊕ + ⊕ [ ⊕ ⊕ ⊕ ] : ⊕ ⊕ ⊕ ⊕ ⊕
F igura 11. Diagrama del Comprobador de paridad Par con compuertas XOR.
COMPROBADOR DE PARIDAD IMPAR
Tabla 6.
1 0 1 0 0 1 0 1
0 1 0 1 1 0 1 0
1 0 1 0 0 1 0 1
0 1 0 1 1 0 1 0
0 1 0 1 1 0 1 0
1 0 1 0 0 1 0 1
0 1 0 1 1 0 1 0
1 0 1 0 0 1 0 1
Mapa de k para Comprobador de paridad Impar.
+ [ + + + + + + + ]+.. . .+ + [ + + + + + + + ] + [ + + + + + + + ]+.. . .+ + [ + + + + + + + ] ( ⊕ ) [ ⊕ + ⊕ + ⊕ + ⊕ ]+.. .. + ⊕ [ ⊕ + ⊕ + ⊕ + ⊕ ] ( ⊕ ) [ ⊕ + + ⊕ + ]+.. . .+ ⊕ [ ⊕ + + ⊕ + ] ( ⊕ ) [ ⊕ ⊕ + ⊕ ⊕ ]+.. ..+⊕[⊕⊕+⊕⊕] ( ⊕ )[ ⊕ ⊕ ⊕ ] + ⊕ ⊕ ⊕ ⊕ : ⊕ ⊕ ⊕ ⊕ ⊕
F igura 12. Diagrama del Comprobador de paridad Impar con compuertas XOR.
2) Números primos menores a 32. Al realizar la combinación de binario de un número primo menor a 32, el circuito deberá tener un 1 en la salida o en este caso encender el led de color rojo. E 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Tabla 7.
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
X 0 0 1 1 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 1 0 1
Tabla de verdad para los números primos menores a 32.
Tabla 8.
0 0 0 0
0 1 1 0
1 1 0 1
1 0 0 0
0 0 0 0
1 0 1 0
1 1 1 0
0 0 0 0
Mapa de k para los números primos menores a 32.
= + + + + + + = ( + ) + ( + ) + ( + ) +
= ( ⊕ ) + ( ⊕ ) + ( + ) +
F igura 13. Diagrama de números primos menores a 32.
3) APLICACIÓN. Entradas: E → Palanca D → Humo C → Temperatura B → Fuga de gas A → Tablero eléctrico Salidas: X, Y, Z: Salidas activadas con palanca. XGAS-OFF, ESTRACTOR-ON: Salida activa con sensor de humo o/y temperatura. YROCIADORES, ALARMA: Salida activa cuando la temperatura este en alto. ZENERGIA-OFF: Salida actica con tablero eléctrico o/y temperatura en alto.
ALARMA CONTRA INCENDIOS
E 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Tabla 9.
P
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
H
C 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
E
R
B T
E R O
S X 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
A C
T A
A 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
K
R
L F
E AI
A
G T
R D
E U
P O
C
A E
R R
R
P U
A
T
IN E
O
D E
L
O
C S
E
R
PI
R
E
O A
E
C G
. N
A-
L G-
A A
C
A
A A
T S
T A
R S
.
.
L
O R
U
O
F IC
R
F
F O
A
F A
. .
.
. .
Y 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Z 0 1 0 1 1 1 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
B
Tabla de verdad para la alarma contra incendios.
Salida en X, evaluado con cero.
= + = ( + ) = = + + +
Salida en Y, evaluado con cero.
Tabla 10.
0
0
0
0
0
0
0
0
Mapa de k. para la salida y,(realizado con las salidas en bajo).
= =+ Salida en Z, evaluado con cero.
Tabla 10.
0
0
0 0
0 0
Mapa de k. para la salida Z,(realizado con las salidas en bajo).
= + = + = + +
F igura 14. Diagrama de alarma contra incendios con relés, buzzer, transistor 3906.
2.2. PRUEBAS Y RESULTADOS OBTENIDOS Los circuitos combinatorios respondieron fielmente a las hipótesis planteadas. a) Generador y comprobador de paridad par e impar. Al realizar el circuito y probar con los bit de ingreso en el generador y comprobador, salió como en la tabla de verdad, de la igual forma al cambiar el bit de ingreso en el comprobador de paridad, este detectaba el error en la entrada. b) Números primos menores a 32 En cada combinación de los números primos como el 2, 3, 5, 7, etc., en la salida se activa el led de color rojo, caso contrario permanecía activada el led de c olor verde. No hubo ningún inconveniente, solo que en algunas fuentes lo toman al uno como número primo en otro no. c) Aplicación(Alarma contra incendios) Al generar el cambio en la alarma contra incendios, haciendo las respectivas combinaciones, las tres salidas, dependiendo de cada combinación se iban activan en este caso se actica el relé, activando el motor o el buffer. 3. RECURSOS - Protoboard - Buzzer - Led’s - Transistores 2N3906 - Reles - Resistencias - Dip switch 4. BIBLIOGRAFIA Tocci, Ronald J. Sistemas digitales principios y aplicaciones, decimal edición, Editorial Prenetice Hall. Flody Thomas L; Fundamentos de sistemas digitales, novena edición, Editorial Pearson Educación, México 2006. Morris Mano. M., Diseño Digital, Tercera edición, Pearson Educación, México 2003. 5. ANEXO 01. SIMULACION DE GENERADOR Y COMPROBADOR DE PARIDAD PAR E IMPAR 6. ANEXO 02. SIMULACION DE NUMEROS PRIMOS MENORES A 32 7. ANEXO 03. SIMULACION DE ALARMA CONTRA INCENDIOS 8. CONCLUSIONES Y RECOMENDACIONES: CONCLUSIONES - El método más eficiente para el diseño del circuito propuesto fue el diseño por mapas de karnaugh, por su facilidad de entendimiento por tablas. - Existen varias alternativas para la implementación de compuertas que entreguen el resultado equivalente, pero el objetivo es encontrar el circuito que contenga el menor número de compuertas lógicas. Es por eso es indispensable el conocimiento de la simplificación por álgebra de Boole después de la ecuación que nos resulta de utilizar el mapa de karnaugh. - Se demostró que la función que cumplen los generador/ detector de paridad Par / Impar. - Se comprendió el fundamento teórico de un generador / detector de paridad y la importancia de verificar que la información recibida sea igual a la emitida . - Al pasar de la tabla de verdad al mapa de karnaugh de los generadores y comprobadores de paridad par e impar, las representaciones de los 1 se encontraban de forma diagonal, refiriéndose a las compuertas XOR.
RECOMENDACIONES - Al realizar las simplificaciones con el mapa k, ser paciente en sacar las ecuaciones , por lo que el proceso de la simplificación es medio largo y en la mayoría de los caso se puede dar un error. - Al realizar las conexiones verificar el datasheet de cada integrado para verificar si el integrado es de colector abierto. - Calcular la resistencia en las salidas de los dip switch para que en las entradas de las compuertas no ingrese un voltaje inadecuado haciendo que nuestro circuito no funcione. - Saber la corriente con la que trabaja cada elemento (led, relé, buzzer).
Nombr e de es tudiante:
Fi rma de estudiante :
KEVIN JAIR HONORES SALVATIERRA
_______________________________
ANEXO 01. GENERADOR Y COMPROBADOR DE PARIDAD PAR E IMPAR
F igura 15. Generador y comprobador de paridad par sin error.
F igura 16. Generador y comprobador de paridad par con un bit de error en la entrada del comparador
F igura 17 . Generador y comprobador de paridad impar sin error.
F igura 18. Generador y comprobador de paridad impar con un bit de error en la entrada del comparador
ANEXO 02. NUMEROS PRIMOS MENORES A 32
F igura 19. Numero primo ingresado
F igura 20. Numero diferente al número primo ingresado
ANEXO 03. APLICACIÓN (ALARMA CONTRA INCENDIO
F igura 21. Los tres relés están activos con los buzzer
F igura 22. Alarma apagada, sin señal de entrada.
F igura 23. Solo esta activada la salida z.
