Universidad Nacional abierta y a distancia UNAD Escuela de ciencias básicas, tecnología e ingeniería Marzo 2018
Actividades a desarrollar Resolver los siguientes ejercicios:
1. Describa en VDHL tres multiplexores utilizando la sentencia with-select. Los tres multiplexores deben tener un tamaño diferente (2 a 1, 8 a 1, etc.) y cada entrada un número de bits diferente. a. Un pantallazo de la descripción en VHDL ( Ver la guía, con respecto a los pantallazos válidos )
advertencia al final de la
b. Un pantallazo del resultado (diagrama) de la simulación, en el cual se debe evidenciar el correcto funcionamiento del diseño. NO se debe incluir el código VHDL de la simulación.
Multiplexor numero 2 a 1
Multiplexor de 4 a 1
Multiplexor 8 a 1
2. Describa en VDHL un decodificador de 3 entradas utilizando la sentencia with-
select. El diseño debe contener: a. Un pantallazo de la descripción en VHDL.
b. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento del diseño.
3. Describa en VDHL un codificador de 4 entradas, sin prioridad, utiliz ando la sentencia with-select. El diseño debe contener: a. Un pantallazo de la descripción en VHDL.
b. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento del diseño. 4. Describa en VDHL el circuito que se muestra en la siguiente figura: a. Utilizando la sentencia with-select. b. Utilizando la sentencia when-else.
Figura 1
El diseño debe contener: a. Un pantallazo de la descripción en VHDL
b. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento del diseño.
5. Describa en VDHL el circuito que se muestra en la siguiente figura, utilizando la sentencia when-else.
Figura 2
El diseño debe contener: a. Un pantallazo de la descripción en VHDL. b. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento del diseño.
6. Describa en VDHL el circuito que se muestra en la siguiente figura. El diseño debe contener tres módulos diferentes (tres COMPONENTs) y un archivo de alto nivel, tal como se muestra en la siguiente figura.
Figura 3
El diseño debe contener: a. Un pantallazo de la descripción en VHDL. b. Un pantallazo con el RTL del alto nivel. c. Un pantallazo de la simulación, en el cual se debe evidenciar el correcto funcionamiento del diseño.
