este trabajo es una recopilacion de proyectos de circuitos digitales, aplicando los conocimientos basicos, estos proyectos fueron montados y probados, tambien pueden ser mejorados, espero qu…Descripción completa
este trabajo es una recopilacion de proyectos de circuitos digitales, aplicando los conocimientos basicos, estos proyectos fueron montados y probados, tambien pueden ser mejorados, espero qu…Full description
Aplicaciones de Circuitos DigitalesDescripción completa
Electrónica BasicaDescripción completa
realiza controladores y filtros digitalesDescripción completa
En este artículo se demuestra las ventajas que ofrece el uso de MATLAB para el diseño, simulación y desarrollo en tiempo real de filtros digitales FIR usando dispositivos FPGA.Descripción completa
digitalesFull description
Practica de Sumadores y Comparadores para digitales de la UFT.Descripción completa
Actividades practicas para la matería Laboratorio de Circuitos Digitales de la UFTDescripción completa
Descripción: laboratorio de circuitos digitales UNMSM
posibles preguntas de circuitos digitales sumosiziDescripción completa
algunas caracteristicas de circuitos digitales
Escola de Enxeñería Industrial Grado en Ingeniería en Electrónica Industrial y Automática Prácticas de Electrónica Digital y Microcontroladores
PRÁCTICA 5 INTRODUCCIÓN A LA REALIZACIÓN DE CIRCUITOS DIGITALES MEDIANTE FPGA 1. INTRODUCCIÓN
En esta práctica se implementa un diseño en una FPGA que combina una parte combinacional y otra secuencial. Como en las anteriores, el circuito resultante se conecta por medio de los terminales de entrada/salida del dispositivo a componentes externos disponibles en la placa DE0. Este proceso de asignación de terminales de la FPGA para conectarse con el exterior se había realizado incorporando la información en el fichero .qsf proporcionado proporcionado por el profesor. En esta práctica el alumno realizará dicha asignación. Para ello se deben consultar tanto las hojas de características del dispositivo como la documentación de la placa de desarrollo DE0 utilizada. 1. En la primera parte se modela modela en VHDL un circuito circuito (entidad cronómetro) que permite interactuar con componentes de la placa externos a la FPGA. Se trata de un circuito contador con etapas de decodificación de BCD a visualizadores de 7 segmentos. 2. En la segunda parte se prueba el circuito desarrollando un experimento de prueba (test_bench) adecuado. 3. En la tercera parte se define un fichero de restricciones a la síntesis síntesis donde se especifica la asignación de los terminales de entrada/salida de la entidad cronómetro (asignación ya fijada por el fabricante de la placa).
2. OBJETIVOS DE APRENDIZAJE. APRENDIZAJE. • • • •
Manejo de la documentación asociada a un dispositivo configurable. Identificación del hardware específico de las placas con circuitos reconfigurables. reconfigurables. Estudio de los periféricos periféricos disponibles. Interacción de un diseño ejemplo sintetizado en la FPGA con componentes periféricos.
3. TAREAS PREVIAS AL LABORATORIO
Para preparar adecuadamente la práctica de laboratorio, además de leer detenidamente este enunciado, el alumno debe realizar las siguientes tareas previas:
Práctica 1.5: Introducción a la Realización de Circuitos Digitales Mediante FPGA
2
1. Revisar, si es necesario, los vídeos explicativos del funcionamiento de la herramienta de diseño Quartus en sus funcionalidades más básicas (inicio.exe y simulacionrtl.exe). 2. Revisar y entender los contenidos experimentados de las prácticas 2 y 4. 3. Consultar las hojas características de los dispositivos de la familia Cyclone III (cyclone3_handbook ) y extraer el dato correspondiente al número de terminales que presenta la FPGA de trabajo (EP3C16F484). 4. Consultar la documentación de la placa ( DE0_User_manual ) y determinar el nombre de los terminales (pines) ya conectados a las entradas de los visualizadores de siete segmentos. 5. Analizar, comprender y completar el código que modela el cronómetro disponible en Faitic. Consultar cualquier duda con el profesor con suficiente antelación. Para ello leer además el documento ( funciones.pdf ). 6. Realizar el código de un decodificador binario a 7 segmentos para poder conectar el cronómetro a los visualizadores. 7. Realizar el ejercicio de preparación de la Práctica 5 en la plataforma TEMA.
4. DEFINIR UN NUEVO PROYECTO PARA EL MODELADO Y SÍNTESIS DE LA ENTIDAD cronometro. COMPILACIÓN Y SÍNTESIS
Tarea 4.1: Abrir la herramienta de diseño QuartusII de Altera y definir un nuevo proyecto. Añadir al proyecto como fichero de diseño el que se encuentra en Faitic con el nombre cronometro.vhd previamente modificado según se propone en las tareas de preparación de la práctica (menú Project Add/Remove files in project seleccionar el fichero de diseño VHDL). Tarea 4.2: Compilación y síntesis del diseño definido (ventana Task Compile Design).
5. SIMULACIÓN Y PRUEBA.
Tarea 5.1: Según se ha realizado en prácticas anteriores, definir un experimento de prueba (test_bench) en el entorno de simulación ( Modelsim). El fichero de prueba .vht generarlo a partir de Processing Start Start Test Bench Template Writer y a partir de él incorporar los estímulos que sean necesarios. Completar el cronograma 1 de la hoja de resultados situada al final de este enunciado. 6. GENERACIÓN DE UN FICHERO DE ASIGNACIONES (.qsf, Quartus II Settins File)
PARA REALIZAR LA ASIGNACIÓN DE PINES ADECUADA AL DISEÑO DE LA PLACA.
Práctica 1.5: Introducción a la Realización de Circuitos Digitales Mediante FPGA
3
Tarea 6.1: El fichero cronometro.qsf ya existe en el directorio del proyecto. Se ha generado en el momento de definición del proyecto y ya contiene algunas asignaciones. Para asignar los puertos de entrada/salida de la entidad cronometro a los terminales adecuados, se debe incluir una nueva línea para cada uno de la forma: set_location_assignment PIN_FPGA -to puerto_entidad
PIN_FPGA debe seguir una nomenclatura adecuada y diferente para cada dispositivo. puerto_entidad es el nombre del puerto en el fichero vhdl de diseño. Para realizar la asignación correcta: a) Elegir uno de los diez switches disponibles para conectar al terminal reset Comprobar el nombre del pin asociado según la documentación de la placa. b) Comprobar en dicha documentación el nombre del terminal reservado a la conexión de reloj ( clk ) asociado al oscilador externo de 50 Mhz. c) Comprobar también los pines conectados a los visualizador de 7 segmentos y realizar la asociación directa con cada bit de los vectores de salida “segmentos” . Es posible realizar una asignación asistida por un entorno gráfico denominada Pin Planner (menú Assignments Pin Planner ). En este caso, en laboratorio se genera el cronometro.qsf en modo edición y se comprueba como dicha herramienta interpreta de forma correcta la información de dicho fichero.
7. CONFIGURACIÓN DE LA FPGA Y PRUEBA DEL CRONÓMETRO
Tarea 7.1: Actualizar la información del proyecto (menú File Save All ). A continuación es
necesario volver a compilar el diseño para incorporar esta nueva información al proceso de síntesis (Doble Click sobre Compile Design en la ventana Task ). Activar el entorno de configuración (programa Impact ) haciendo doble Click sobre Program Device en la ventana Task , configurar según se ha procedido en prácticas anteriores y probar el funcionamiento del cronómetro.
8. MODIFICACIÓN DEL DISEÑO
Tarea 8.1: Modificar el diseño de partida ( cronómetro.vhd ) para incluir una señal de
habilitación (enable), sintetizar el diseño en la placa siguiendo todos los pasos necesarios. Cuestión 8.1: Analizar el comportamiento del nuevo circuito reflejándolo en el cronograma
2.
Práctica 1.5: Introducción a la Realización de Circuitos Digitales Mediante FPGA
4
PÁGINA DEL PROFESOR (para entregar al terminar la práctica)
