Laboratorium Digital
LAPORAN PERCOBAAN
NO PERCOBAAN
: JOBSHEET 5
JUDUL
: PERCOBAAN FLIP FLOP
NAMA PRAKTIKAN / KELOMPOK
: RATNA WULANDARI /4
KELAS / NIM
: TK – TK – 1B 1B / 3.33.16.1.20
TANGGAL PERCOBAAN
: 5 APRIL 2017
PENYERAHAN LAPORAN
: 12 APRIL 2017
PENGAMPU
: AGUS ROCHADI, S.T., M.M.
JURUSAN TEKNIK ELEKTRO PROGAM STUDI D3 TEKNIK TELEKOMUNIKASI POLITEKNIK NEGERI SEMARANG TAHUN 2016 / 2017
1
Laboratorium Digital PERCOBAAN 5 A. JUDUL : FLIP-FLOP
B. TUJUAN : MahasiswadapatmemahamikerjadariFlip-Flop.
C. ALAT/ BAHAN :
1. Catudaya 2. Multi tester 3. IC 74LS00 - 1buah IC 74LS02 - 1buah IC 74LS04 - 1buah IC 74LS08 - 1buah 4.
Proto board
5. Resistor 470 ohm – 2 buah 6. Jumper penghubung secukupnya
D. LANGKAH PERCOBAAN :
1. Membuat rangkaian seperti pada gambar 5-a 2. Memberikan input S dan R teganganlogikauntuksemuakeadaan. 3. Mengukur outputnyauntukkeadaan input diatasdanbuatdalamtabelkebenaran.
Gambar 5-a : Flip-Flop darigerbang NAND. 4. Membuatrangkaiansepertigambar 5-b. 5. Mengulangilangkah -2 sampai langkah-3.
2
Laboratorium Digital
Gambar 5-b : Flip-Flop darigerbang NOR. 6. Membuatrangkaiansepertigambar 5-c. 7. Memberikanteganganlogikapada input Sdan input R. Ubahlahkondisiinput CLK darikondisi ‘0’ ke ‘0’ dankembali ‘0’ lagi. Perhatikanoutputnya. 8. Mengulangi
langkah-7,
untuksemuakeadaan
input
S
dan
input
R
nya.
Buatlahsemuakeadaantersebutkedalamtabel kebenaran.
Gambar 5-c 9. Membuatrangkaiansepertigambar 5-d. 10. Mengulangi langkah-7 dan langkah-8.
Gambar 5-d : Master Slave Flip-Flop
3
Laboratorium Digital E. HASIL PERCOBAAN
1. Flip – Flop gerbang NAND INPUT
OUTPUT
OUTPUT
Logik
Tegangan
S
R
Q
Q
Q
Q
0
0
1
1
2,62 V
1,87 V
1
0
1
0
2.85 V
0.103 V
0
1
0
1
0,147 V
2.57 V
1
1
0.106 V
2.71 V
Not Allowed
2. Flip – Flop gerbang NOR INPUT
OUTPUT
OUTPUT
Logik
Tegangan
A
B
0
0
1
0
0
1
1
1
0 1
Q
Q
Q
Q
2,8V
0.12V
1
0,15V
3.1V
0
2,8V
0.98V
Not Allow
2,8V
1,76V
Hold
3. Table gambar 5-c INPUT
OUTPUT
OUTPUT
Logik
Tegangan
A
B
Q
Q
Q
Q
0
0
0.262V
2,62V
1
0
1
0
2,91V
0,29V
0
1
0
1
0,265V
3,02V
1
1
Not Allow
1,8V
2,3V
Hold
4
Laboratorium Digital 4. Master slave flip-flop S
R
0
Output
X (Volt)
Q
Q
Q
Q
0
0
1
0,243V
3,72V
0
1
0
1
0,21
2,62V
1
0
1
0
3.77
0.19
1
1
0
0
0,95
0.90
F. PERTANYAAN DAN ANALISA
1. Pada keadaan yang input-input bagaimanakah rangkaian gambar 5 – a dan 5 – b di atas tidak berfungsi sebagai komponen flip flop? 2. Gambarkan simbol Flip-Flop untuk rangkaian gambar 5 – a dan 5- b di atas! 3. Jelaskan pengaruh input clock pada rangkaian gambar 5 – c! 4. Gambarkan simbol Flip – Flop rangkaian 5 – d! Jawab : 1.
Dalam percobaan pada rangkaian gambar 5a keadaan input yang tidak berfungsi sebagai komponen flip-flop adalah ketika input 5 dan R nya sama dengan 0. Sedangkan pada rangakaian gambar 5b keadaaan input yang tidak berfungsi sebagai komponen flip-flop adalah ketika input 5 dan R nya sama dengan 1 sehingga outputnya sama.
2.
3. Pengaruhnya adalah apabila input diberikan clock, outputnya akan merespon dan apabila clock tersebut ditiadakan maka outputnya masih tetap menjaga kondisi sebelumnya. Karna itu input clock berfungsi sebagai pewaktu saat output Q flip-flop akan merespon input-input Flip-flop.
5
Laboratorium Digital
4.
Analisa
Berdasarkan data percobaan maka dapat di analisa yaitu Setiap output yang dikeluarkan rangkaian flip flop memiliki karekteristik yang berbeda. Saat flip flop berlogic 0 tegangan yang di hasilkan dibawah 1 V dan lampu mati, sedangkan saat flip flop berlogic 1 tegangan yang di hasilkan diatas 2 V dan lampu akan menyala. Pada rangkaian a, output akan dalam keadaan illegal jika kedua input dalam keadaan 1. Output akan dalam keadaan reset apabila keadaan Q = 0 dan Q = 1. Flipflop akan dikatakan dalam keadaan set apabila keadaan output Q = 1 dan Q = 0. Dan flip-flop akan dalam keadaan menyala semua apabila kedua input dalam keadaan logik 0. Pada rangkaian b, output akan dalam keadaan illegal jika kedua input dalam keadaan 1. Output akan dalam keadaan set apabila keadaan Q = 0 dan Q = 1. Flip-flop akan dikatakan dalam keadaan reset apabila keadaan output Q = 1 dan Q = 0. Dan flip-flop akan dalam keadaan sama dengan sebelumnya apabila kedua input dalam keadaan logik 0. Pada rangkaian c, hampir sama dengan rangkaian b. Namun terdapat sedikit perbedaan pada input yang berlogik Q = 0 dan Q = 1 dalam keadaan reset sedangkan Q = 1 dan Q = 0 dalam keadaan set. Pada rangkaian d, saat berlogic 0 semua akan mengikuti sebelumnya, sedangka apabila berlogik 1 semua maka output yang dihasilkan berlogic 0 semua.
6
Laboratorium Digital G. KESIMPULAN
Pada percobaan kali ini dapat simpulkan bahwa : 1. Flip – flop dapat dijadikan rangkaian pengingat. 2. Flip – flop juga memiliki beberapa jenis rangkaian, diantaranya adalah flip-flop dari gerbang NAND, flip-flop dari gerbang NOR, gated SR latch, dan master slave flip-flop. 3. Tidak semua output pada rangkaian flip-flop terdefinisikan. 4. Semua jenis rangkaian flip-flop memiliki karakteristi k yang berbeda-beda.
7
