Laboratorio de Circuitos Digitales I – UNMSM
UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS (Universidad del Perú, DECANA DE AMÉRICA) FACULTAD DE INGENIERÍA ELECTRÓNICA Y ELÉCTRICA
Laboratorio de Circuitos Digitales I – UNMSM
Laboratorio de Circuitos Digitales I – UNMSM
L A B 6. C I R C UI TO S M UL TI P L E X OR E S Y DEMULTIPLEXORES
Cuestionario previo. 1. ¿Qué es un circuito multiplexor? ¿Y un demultiplexor? Explique. Un multiplexor (MUX) es un dispositivo que permite dirigir la información digital procedente de diversas fuentes a una única línea para ser transmitida a través de dicha línea a un destino común. El multiplexor básico posee varias líneas de entrada de datos y una única línea de salida. También posee entradas de selección de datos, que permiten conmutar los datos digitales provenientes de cualquier entrada hacia la línea de salida. A los multiplexores también se les conoce como selectores de datos.
Observamos un multiplexor de 4 entradas en el que se dispone de dos líneas de selección de datos, dado que con dos bits se puede seleccionar cualquiera de las cuatro líneas de entrada de datos. Un código binario de dos bits en las entradas de selección de datos (S) va a permitir que los datos de la entrada seleccionada pasen a la salida de datos. Si aplicamos un 0 binario (S1 = 0 y S0 = 0) a las líneas de selección de datos, los datos de la entrada D0 aparecerán en la línea de datos de salida. Si aplicamos un 1 binario (S1 = 0 y S0 = 1), los datos de la entrada D1 aparecerán en la salida de datos. Si se aplica un 2 binario (S1 = 1 y S0 = 0), obtendremos en la salida los datos de D2. Si aplicamos un 3 binario (S1 = 1 y S0 = 1), los datos de D3 serán conmutados a la línea de salida.
Laboratorio de Circuitos Digitales I – UNMSM
Laboratorio de Circuitos Digitales I – UNMSM
Un demultiplexor (DEMUX) básicamente realiza la función contraria a la del multiplexor. Toma datos de una línea y los distribuye a un determinado número de líneas de salida. Por este motivo, el demultiplexor se conoce también como distribuidor de datos. Los decodificadores pueden utilizarse también como demultiplexores.
La figura nos muestra un circuito demultiplexor (DEMUX) de 1-línea a 4- líneas. La línea de entrada de datos está conectada a todas las puertas AND. Las dos líneas de selección de datos activan únicamente una puerta cada vez y los datos que aparecen en la línea de entrada de datos pasarán a través de la puerta seleccionada hasta la línea de salida de datos asociada.
2. En el siguiente circuito multiplexor. Conectar el circuito para obtener la función Y(A, B, C, D) = A B C + A /B C D + /A B /C D Hallar la tabla de verdad, donde A= MSB (bit más significativo) D= LSB (bit menos significativo) ¿Que MUX comercial utilizaría?
Utilizamos la tabla de verdad de la función dada.
Laboratorio de Circuitos Digitales I – UNMSM
Laboratorio de Circuitos Digitales I – UNMSM
= ∗ ∗ + ∗ ′ ∗ ∗ + ′ ∗ ∗ ′ ∗ D C B A S 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 2 0 0 1 1 0 3 0 1 0 0 0 4 0 1 0 1 0 5 0 1 1 0 0 6 0 1 1 1 1 7 1 0 0 0 0 8 1 0 0 1 0 9 1 0 1 0 1 10 1 0 1 1 0 11 1 1 0 0 0 12 1 1 0 1 1 13 1 1 1 0 0 14 1 1 1 1 1 15 Las entradas Xi las conectamos a Vcc si es 1 lógico y a ground si es 0 lógico. Enable en 0 activa el Ci y en 1 desactiva el CI.
Laboratorio de Circuitos Digitales I – UNMSM
Laboratorio de Circuitos Digitales I – UNMSM
3. Explique claramente cuál es la función de cada circuito integrado de los circuitos del procedimiento experimental.
74LS139:
Es un demultiplexor 1:4. Las líneas de selección son las entradas A y B, las salidas Y0, Y1, Y2, Y3 son las líneas de salida de datos.
El funcionamiento lo resumiremos en la siguiente tabla de verdad.
Laboratorio de Circuitos Digitales I – UNMSM
Laboratorio de Circuitos Digitales I – UNMSM
74LS151:
El 74LS151 tiene ocho entradas de datos (D0 −D7) y, por tanto, tres líneas de entrada de dirección
o de selección de datos (S0-S2). Se necesitan tres bits para seleccionar cualquiera de las ocho entradas de datos (23 = 8). Un nivel BAJO en la entrada de habilitación
permite que los
datos de entrada seleccionados pasen a la salida. Observe que se encuentran disponibles tanto la salida de datos como su complemento.
74LS153:
Circuito integrado TTL 74LS153 monolítico de 4 líneas a 1 línea de datos selector / multiplexor contiene inversores y controladores para suministrar totalmente complementarios, en el chip y la decodificación de datos binarios de selección a las puertas AND-OR. Se proporcionan entradas estroboscópicas de separación para cada una de las dos secc iones de 4 tiempos.
Permite multiplexar de N líneas a 1 línea
Realiza la conversión de paralelo a serie
Línea de estrobos (habilitación) para cascada (N líneas a n líneas)
Salidas de tótem de alta impedancia y baja impedancia
Totalmente compatible con la mayoría de los circuitos TTL
Laboratorio de Circuitos Digitales I – UNMSM
Laboratorio de Circuitos Digitales I – UNMSM
74LS155:
Circuito Integrado TTL 74LS155. Demultiplexor y decodificador de 2 a 4 líneas con salidas polo. El SN74LS155AN es un circuito transistor-transistor-Logic monolítica (TTL) que cuenta con doble demultiplexor 1-línea a línea 4 con luces estroboscópicas individuales y entradas binariasdirecciones comunes. Cuando las dos secciones están habilitadas por las luces estroboscópicas, las entradas binarias-direcciones comunes seleccionar secuencialmente y la vía de entrada de datos asociados a la salida correspondiente para cada sección. Los flashes individuales dan permiso de activación o inhibición de cada una de las secciones de 4 bits si lo deseas. Los datos aplicada a la entrada 1C se invierte en sus salidas y los datos aplicados a 2C \ no se invierte a través de sus salidas. El inversor después de la entrada de datos 1C permite su uso como un decodificador de 3 a 8 líneas o demultiplexor 1-a-8 línea sin compuerta externa.
74LS157:
El 74LS157 está formado por cuatro multiplexores de dos entradas. Cada uno de los cuatro multiplexores, comparten una misma línea de selección de datos y una de habilitación (enable). Ya que sólo existen dos entradas de datos que puedan ser seleccionadas en cada multiplexor, es suficiente con tener una única entrada de selección. Un nivel BAJO en la entrada de habilitación
() permite al dato de entrada seleccionado pasar a la salida. Un nivel ALTO en la entrada evita que los datos pasen a la salida, es decir, inhabilita los multiplexores.
Laboratorio de Circuitos Digitales I – UNMSM
Laboratorio de Circuitos Digitales I – UNMSM
4. Presente las simulaciones y comentarios de los circuitos del procedimiento experimental. Ver archivos de simulación.
Bibliografía. Fundamentos de sistemas digitales. Floyd. http://streaming.i2basque.es:8080/varios/fundamentos-de-sistemas-digitales-floyd-9ed.pdf https://www.carrod.mx/products/ci-ttl-demultiplexor-y-decodificador-de-2-a-4-lineas-consalidaspolo-74 https://www.carrod.mx/products/ci-ttl-selector-y-multiplexor-de-datos-dual-de-cuatro-a-1-linea74ls153 http://electronica-teoriaypractica.com/circuito-74139-ttl/
Laboratorio de Circuitos Digitales I – UNMSM