HDTH Nhap Mon Mach So

ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH TRƢỜNG ĐẠI HỌC CÔNG NGHỆ THÔNG TIN o

 

Tài liệu hƣớng dẫn thực hành:

NHẬP MÔN MẠCH SỐ

Tác giả:

Phan Đình Duy

Thành phố Hồ Chí Minh – Tháng Tháng 02/2014

Bài 1.

HƢỚNG DẪN THIẾT KẾ MẠCH SỐ TRÊN KIT DE2 ............................. .............................

1.1

Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

1.2

Nội dung thực hành ................................... ..................................................... ...................................... .................................. ..............

1.3

Hƣớng dẫn thực hành .................................... ...................................................... ..................................... .............................. ...........

1.4

Bài tập ôn tập .................................... ...................................................... ..................................... ...................................... ........................ .....

Bài 2.

VẼ MẠCH THEO HÀM ĐƠN GIẢN ..................................... ....................................................... .................... ..

2.1

Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

2.2


2.3


2.4

Bài tập ôn tập .................................... ...................................................... ..................................... ...................................... ........................ .....

Bài 3.

RÚT GỌN HÀM VÀ VẼ MẠCH ..................................... ........................................................ ........................... ........

3.1

Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

3.2


3.3


3.4 Bài 4. 4.1

3.3.1

Vẽ mạch theo hàm chƣa rút gọn ..................................... ...................................................... .................

3.3.2

Rút gọn hàm và vẽ mạch .................................... ....................................................... .............................. ...........

Bài tập ôn tập .................................... ...................................................... ..................................... ...................................... ........................ ..... THIẾT KẾ MẠCH CỘNG .................................... ...................................................... ..................................... ..................... .. Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

Bài 1.

HƢỚNG DẪN THIẾT KẾ MẠCH SỐ TRÊN KIT DE2 ............................. .............................

1.1

Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

1.2


1.3


1.4

Bài tập ôn tập .................................... ...................................................... ..................................... ...................................... ........................ .....

Bài 2.

VẼ MẠCH THEO HÀM ĐƠN GIẢN ..................................... ....................................................... .................... ..

2.1

Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

2.2


2.3


2.4

Bài tập ôn tập .................................... ...................................................... ..................................... ...................................... ........................ .....

Bài 3.

RÚT GỌN HÀM VÀ VẼ MẠCH ..................................... ........................................................ ........................... ........

3.1

Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

3.2


3.3


3.4 Bài 4. 4.1

3.3.1

Vẽ mạch theo hàm chƣa rút gọn ..................................... ...................................................... .................

3.3.2

Rút gọn hàm và vẽ mạch .................................... ....................................................... .............................. ...........

Bài tập ôn tập .................................... ...................................................... ..................................... ...................................... ........................ ..... THIẾT KẾ MẠCH CỘNG .................................... ...................................................... ..................................... ..................... .. Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

4.2

4.3

4.4 Bài 5.

Nội dung thực hành ................................... ..................................................... ...................................... .................................. .............. 4.2.1

Thiết kế mạch cộng theo bảng sự thật ..................................... ............................................. ........

4.2.2

Tạo Symbol mạch cộng ..................................... ........................................................ .............................. ...........

Hƣớng dẫn thực hành .................................... ...................................................... ..................................... .............................. ........... 4.3.1

Thiết kế mạch cộng ................................... ..................................................... ..................................... ..................... ..

4.3.2

Tạo Symbol mạch cộng ..................................... ........................................................ .............................. ...........

Bài tập ôn tập .................................... ...................................................... ..................................... ...................................... ........................ ..... THIẾT KẾ MẠCH GIẢI MÃ LED 7 ĐOẠN ................................... .............................................. ...........

5.1

Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

5.2


5.3

5.4

5.2.1

Thiết kế mạch giải mã LED 7 đoạn ................................... ................................................. ..............

5.2.2

Thiết kế mạch cộng 2 số BCD ..................................... ....................................................... .................... ..

Hƣớng dẫn thực hành .................................... ...................................................... ..................................... .............................. ........... 5.3.1

Thiết kế mạch giải mã LED 7 đoạn ................................... ................................................. ..............

5.3.2

Thiết kế mạch cộng 2 số BCD ..................................... ....................................................... .................... ..

Bài tập ôn tập .................................... ...................................................... ..................................... ...................................... ........................ ..... 5.4.1

Bài 6.

Thiết kế mạch so sánh hai số A, B ..................................... ................................................... ..............

THIẾT KẾ MẠCH ĐẾM BẤT ĐỒNG BỘ ................................... ................................................. ..............

6.1

Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

6.2


6.3


6.4

Bài tập ôn tập .................................... ...................................................... ..................................... ...................................... ........................ .....

Bài 7.

THIẾT KẾ MẠCH ĐẾM ĐỒNG BỘ ...................................... ........................................................ .................... ..

7.1

Mục tiêu ................................... ..................................................... ..................................... ...................................... ................................. ..............

7.2


7.3


7.4

Bài tập ôn tập .................................... ...................................................... ..................................... ...................................... ........................ .....

NỘI QUY THỰC HÀNH “NHẬP MÔN MẠCH SỐ” 1.

Sinh viên tham dự đầy đủ các buổi thực hành theo quy định của giảng viên hƣớng dẫn (GVHD) (7 buổi với lớp học cách tuần và 10 buổi với lớp học liên tục).

2.

Sinh viên phải chuẩn bị các phần từ mục 1 tới mục 5 trong phần “Hƣớng dẫn thực hành” trƣớc khi đến lớp. GVHD sẽ kiểm tra bài chuẩn bị của sinh viên trong 15 phút đầu của buổi học (nếu không có bài chuẩn bị -> tính vắng buổi học đó).

3.

Sinh viên phải chạy thiết kế của mình trên kit DE2 sau khi thiết kế xong để GVHD check hoàn thành bài thực hành.

4.

Sinh viên làm các bài tập ôn tập để đƣợc cộng điểm thực hành, bài tập ôn tập sẽ đƣợc GVHD check khi sinh viên có yêu cầu trong buổi học liền sau bài thực hành đó.

Bài 1.

HƢỚNG DẪN THIẾT KẾ MẠCH SỐ TRÊN KIT DE2

Bài 1.


1.1

Mục tiêu Mục tiêu của bài này là giúp sinh viên làm quen với việc thực h ành trên kit DE2

và học cách kết nối đơn giản những ngõ vào và ngõ ra của linh liện đến FPGA và thiết kế một mạch điện đơn giản sử dụng những linh kiện trên Kit DE2 là cổng NOT, ngõ vào và ngõ ra của mạch thiết kế.

1.2

Nội dung thực hành Trong Lab này, ta sẽ sử dụng switch SW17 -SW0 trên Kit DE2 nhƣ là ngõ vào

của mạch và sử dụng LED nhƣ là ngõ ra của mạch. Mạch sẽ có tác dụng làm đảo tín hiệu từ switch và hiện thị ra LED. Để làm tốt Lab 1, sinh viên cần phải nắm trƣớc ở nhà về cách thiết kế, biên dịch và mô phỏng một mạch điện đơn giản trên Quartus II.

1.3 1.

Hƣớng dẫn thực hành

Tạo một project trên Quartus II

Bƣớc 1. Trên desktop của hệ điều hành Window vào Start 

Quartus II 9.0



Quartus II 9.0 (32-Bit)

1

 Programs 

Altera

Bài 1.


Hình 1-1 Màn hình chính của Quartus

Bƣớc 2. Nhấn menu File trên màn hình chính để tạo một project mới: File Project Wizard…

Hình 1-2 Tạo project 

Bƣớc 2.1. Nhấn Next 2

 New

Bài 1.


Hình 1-3 Chỉ đƣờng dẫn và tên project 

Bƣớc 2.2. Nhập đƣờng dẫn thƣ mục của project (có thể tạo trƣớc hoặc nếu chƣa tạo sẽ đƣợc tự động tạo).



Bƣớc 2.3. Nhập tên của project.



Bƣớc 2.4. Nhập top -level của thiết kế cho project (nên cho giống tên của project).



Bƣớc 2.5. Nhấn Next



Bƣớc 2.6. Nếu đƣờng dẫn thƣ mục của project chƣa đƣợc tạo trƣớc sẽ xuất hiện thông báo nhƣ hình 4.4

Hình 1-4 Thông báo khi đƣờng dẫn chƣa tồn tại 

Bƣớc 2.7. Nhấn Yes

3

Bài 1.


Hình 1-5 Đƣa vào (Add) các file sử 

dụng trong project


Hình 1-6 Chọn thiết bị FPGA 

Bƣớc 2.9. Chọn Famil y: Cyclone II



Bƣớc 2.10. Chọn „Available devices‟ : EP2C35F672C6 (Họ của Chip FPGA Cyclone II trên Kit DE2). 4

Bài 1. 

HƢỚNG DẪN THIẾT KẾ MẠCH SỐ TRÊN KIT DE2 Bƣớc 2.11. Nhấn Next

Hình 1-7 Thiết lập EDA tool 


Hình 1-8 Hoàn thành việc tạo project 

Bƣớc 2.13. Nhấn Finish để tr ở về màn hình chính.

5

Bài 1.


Hình 1-9 Màn hình chính sau 2.

khi tạo project hoàn thành

Thiết kế một mạch số đơn giản nhƣ hình sau dùng Schematic trên Quartus II:

Hình 1-10 Thiết kế một mạch số đơn giản

Mở chƣơng trình vẽ sơ đồ mạch (schematic) Bƣớc 1. Mở menu File  New

6

Bài 1.


Hình 1-11 Chọn công cụ thiết kế

Bƣớc 2. Chọn „ Block Diagram/Schematic File ‟

Hình 1-12

Cửa sổ thiết kế mạch số

Bƣớc 3. Lƣu file: File  Save as

7

Bài 1.


Hình 1-13 Lƣu thiết kế

Thiết kế một mạch số đơn giản Bƣớc 1. Chọn và nhập cổng Logic Graphic Editor chứa một số linh kiện điện tử

cho phép ngƣời sử dụng lựa chọn.

Nhấp đúp lên khoảng trống bên trong cửa sổ Graphic Editor hoặc nhấp lên biểu tƣợng trong thanh công cụ. Một cửa sổ nhƣ hình 1 .14 xuất hiện

Hình 1-14 Chọn linh kiện

8

Bài 1.


Từ cửa sổ này, ta có thể tìm và chọn những linh kiện hay cổng logic mong muốn để nhập vào cửa sổ Graphic Editor (bằng cách sau khi chọn linh kiện thì nhấp nút OK). Ví dụ ta muốn nhập một cổng NOT ngõ vào, ta sẽ tìm và chọn NOT từ Library, sau đó nhấn OK, ta sẽ đƣợc một biểu tƣởng cổng NOT xuất hiện trên cửa sổ Graphic Editor. Sử dụng chuột để di chuyển linh kiện đến vị trí mong muốn bằng cách nhấn chuột lên linh kiện và kéo rồi nhấp chuột để đặt nó xuống vị trí mới. Nếu muốn nhập một cổng NOT lần thứ hai, ta có thể làm nhƣ cách trên hoặc có thể copy từ biểu tƣợng đã có sẵn trên cửa sổ bằng cách nhấp phải chuột, kéo rê chuột để tạo ra một biểu tƣợng thứ hai. Ta cũng có thể xoay biểu tƣợng của linh kiện bằng việc sử dụng biểu tƣợng trên thanh công cụ. Bƣớc 2. Gán ngõ vào và ngõ ra cho linh kiện: Sau khi đã nhập linh kiện vào trong cửa sổ Graphic Editor, ta phải gán ngõ vào và ngõ ra cho linh kiện trong mạch số. Qui trình cũng tƣơng tự nhƣ tìm và nhập linh kiện, nhƣng biểu tƣợng ngõ vào hay ngõ ra sẽ đƣợc tìm thấy trong thƣ viện primitives/pin. Trong hình 1.15 , ta sẽ nhìn thấy biểu tƣợng của ngõ vào và ngõ ra đƣợc gán vào chân

của linh kiện.

Hình 1-15 Các linh kiện đã đƣợc chọn

Sau khi gán ngõ vào và ngõ ra cho

linh kiện, ta phải đặt tên cho chúng. Để đặt tên,

ta nhấp đúp vào từ pin_name của ngõ vào hay ngõ ra. Một hộp thoại nhƣ hình sau sẽ xuất hiện 9

Bài 1.


Hình 1-16 Đặt tên chân (pin) cho thiết kế

Nhập tên cho chân linh kiện vào ô Pin name(s), rồi nhấn OK. Bƣớc 3. Kết nối linh kiện Những linh kiện trong mạch phải đƣợc kết nối bằng dây. Nhấn chọn biểu tƣợng

trên thanh công cụ để kích hoạt Orthogonal Node Tool . Di chuyển con trỏ

đến đầu của chân linh kiện, nhấn và giữ chuột trái và kéo cho đến khi đƣờng dây chạm vào chân của linh kiện nào mà mình muốn kết nối tới. Chú ý dấu chấm đen nhỏ thể hiện cho sự kết nối giữa hai đƣờng dây dẫn. Với qui trình tƣơng tự, ta sẽ kết nối cho toàn bộ mạch số sao cho đúng với chức năng hoạt động mà ta mong muốn. Nếu trong quá trình kết nối dây ta kết nối sai dây dẫn nào đó ta có thể xóa dây dẫn đó đi bằng cách nhấn chọn dây dẫn đó rồi nhấn phím Delete (Del) trên bàn phím. Sau khi hoàn thành kết nối dây, ta nhấn biểu tƣợng

để kích hoạt chức năng Select and Smart Drawing Tool . Bây giờ ta có thể

sắp đặt lại vị trí của mạch sao cho dễ nhìn bằng cách chọn linh kiện hoặc dây dẫn và di chuyển chúng đến một vi trí thích hợ p hơn. Hình 4.17 dƣới đây là ví dụ hoàn chỉnh: 10

Bài 1.


Hình 1-17 Thiết kế hoàn chỉnh

Sau khi mạch hoàn chỉnh, file lƣu lại mạch sẽ đƣợc lƣu dƣới định dạ ng .bdf. V í dụ light.bdf

Trình biên dịch Với dữ liệu vào là file định dạng .bdf (light.bdf) nhiều công cụ trong phần mềm Quartus II đƣợc dùng để phân tích, tổng hợp mạch đã đƣợc thiết kế ở phần trên, rồi sau đó sẽ tạo ra một file thực thi dùng để nạp lên FPGA. Những công cụ đƣợc sử dụng trong quá trình này đƣợc gọi là trình biên dịch. Để thực thi quá trình biên dịch, ta thực hiện các bƣớc sau: Bƣớc 1. Chọn Processing



Start Compilation hoặc nhấn chọn biểu tƣợng

trên thanh công cụ. Sau khi quá trình biên dịch đƣợc hoàn tất, một bảng báo cáo đƣợc tạo ra nhƣ hình dƣới

11

Bài 1.


Hình 1-18

Cửa sổ trình biên dịch report

Bƣớc 2. Để xem lại quá trình biên dịch, ta chọn : Processing Compilation Report hoặc nhấn chọn biểu tƣợng



trên thanh công cụ

Message window

Phần mềm Quartus II sẽ hiển thị thông tin trong suốt quá trình biên dịch trên cửa sổ Message widow. Nếu sơ đồ mạch điện đƣợc thiết kế trong phần Graphic Editor

hoàn toàn đúng thì một thông báo “The compilation was successful” đƣợc hiển

thị. Trong trƣờng hợp quá trình biên dịch xuất hiện lỗi thì có nghĩa đã có lỗi xảy ra trong quá trình thiết kế trên Graphic Editor . Mỗi thông báo tƣơng ứng với một lỗi đƣợc tìm thấy sẽ xuất hiện trên cửa sổ Message. Nhấp đúp vào thông báo lỗi đó ta sẽ biết rõ hơn về lỗi đã xảy ra trên mạch số. Tƣơng tự, trình biên dịch cũng thông báo một số cảnh báo “Warning”. Ngoài ra ta cũng có thể tìm hiểu thêm thông tin về lỗi cũng nhƣ cảnh báo bằng cách nhấn chọn vào thông báo đó rối nhấn phím F1 trên bàn phím. Gán pin

12

Bài 1.


Vì ta chƣa thực hiện gán pin trên FPGA cho linh kiện trong mạch số đã thiết kế ở

trên nên khi thực hiện biên dịch thì trình biên dịch Quartus II đã gán chân của linh kiện với pin của FPGA một cách ngẫu nhiên. Tuy nhiên, giả sử trong thiết kế cổng XOR đơn giản ở trên, sau khi thiết kế đƣợc biên dịch và nạp lên FPGA ta muốn hai ngõ vào SW[0] tới SW[7] đƣợc điều khiển bở i hai Switch SW0 tới SW7 còn kết quả ngõ ra LEDR[0] tới LEDR[7] sẽ đƣợc thể hiệ n trên LEDR0 tới LEDR7 (các SW và LED đƣợc ghi trên Kit). Mặt khác ta biế t Switch SW0 đƣợc kết nối cố định với pin N25 của FPGA, tƣơng tự vậ y S witch SW1 đƣợc kết nối cố định với pin N25 của FPGA và tƣơng tự các chân khác trong file pin của Altera. Để thực hiện đƣợc điều đó ta phải gán chân linh kiện trên mạch (SW[0] tới SW[7] và LEDR[0] tới LEDR[7]) với pin tƣơng ứng trên FPGA (N25, N26, …). Để gán pin ta thực hiện các bƣớc sau Bƣớc 1. Chọn Assignments > Pins, một cửa sổ nhƣ hình dƣới sẽ xuất hiện

Hình 1-19 Cửa sổ mapped pin giữa thiết kế và FPGA

Bƣớc 2. Trong mục Category chọn Pin. Nhấp đúp lên mục <> trong cột To. Một cửa sổ nhƣ hình dƣới xuất hiện

13

Bài 1.


Hình 1-20 Cửa sổ gán pin

Bƣớc 3. Nhấn chọn x1 để gán pin trƣớc, tiếp đến nhấp đúp lên mục ngay bên phải của SW[0] trong cột Location, một cửa sổ nhƣ hình dƣới sẽ xuất hiện

Hình 1-21 Cửa sổ liệt kê danh sách pin của

FPGA

Bƣớc 4. Ta nhấp chọ n PIN_N25. Bƣớc 5. Tƣơng tự, ta gán pin cho chân ngõ vào SW[1] tới pin PIN_N26, và các chân còn lại tới các pin tƣơng ứng. Sau khi gán pin hoàn tất, ta sẽ đƣợc nhƣ hình dƣới 14

Bài 1.


Hình 1-22 Cửa sổ sau gán pin

Bƣớc 6. Lƣu lại kết quả gán pin: File

 Save

Bƣớc 7. Ta phải biên dịch lại thiết kế ở trên với kết quả gán pin này (vì nhƣ đã trình bày, trong quá trình biên dịch ở trên trình biên dịch Quartus II chỉ gán pin một cách ngẫu nhiên nên sẽ không đúng với yêu cầu thiết kế, do đó pin phải đƣợc gán lại cho đúng với yêu cầu rồi phải chạy lại quá trình biên dịch) Lúc này trình biên dịch Quartus II sẽ sử dụng những pin mà ta đã gán cho chân của mạch trong thiết kế để phân tích, tổng hợp và tạo ra một file để thực thi việc nạp xuống cho FPGA. Ngoài ra ta cũng có một cách khác để gán pins cho thiết kế (design), đặc biệt là rất hữu ích trong thiết kế có nhiều chân vì ta không thể ngồi gán pin cho từng chân đƣợc, sẽ tốn rất nhiều thời gian. Quartus II cung cấp một phƣơng pháp giúp ta gán nhiều pin vào hoặc gỡ nhiều pin ra cùng một lúc bằng một file có định dạng đặc biệt dùng cho mục đích này, là định dạng .CSV. Định dạng (format) của file này nhƣ sau Nếu ta dùng Microsoft Excel, thì ta sẽ có format nhƣ sau:

15

Bài 1.


Hình 1-23 Dùng Microsoft Excel để tạo file gán pin

Sau khi tạo file có format nhƣ trên, ta sẽ thực hiện việc gán pin nhƣ sau Bƣớc 1. Chọn Assignments



Import Assignments, một hộp thoại nhƣ

hình dƣới xuất hiện

Hình 1-24 Nhập vào (Import) file gán pin

Bƣớc 2. Nhấn vào (click) button “…” , chỉ đƣờng dẫn của file ta vừa tạo ở trên rồi nhấn OK.

16

Bài 1.


Để thuận tiện cho ngƣời sử dụng, Altera đã cung cấp một file .CSV có tên DE2_pin_assignments, file này liệt kê tất

cả các pin của FPGA, có format nhƣ sau:

Hình 1-25 File gán pin tạo sẵn bởi Alt era

Nếu ta muốn sử dụng file có sẵn này vào việc gán pin cho thiết kế thì một yêu cầu bắt buộc là tên của chân linh kiện phải trùng với tên trong cột To của file này. Ví dụ, nếu ta muốn hai chân ngõ vào của cổng XOR đƣợc điều khiển bởi hai Switch 0 và Switch 1 trên Kit DE2 thì ta phải đặt tên cho hai chân này lần lƣợt là SW[0], SW[1] nhƣ trong cột To của file này. Do đó ta phải tham khảo file này trƣớc khi đặt tên cho chân linh kiện nếu muốn sử dụng file .csv đƣợc tạo sẵn này. Sau khi gán pin xong, ta biên dịch lại.

3.

 Start



Re-compiling design: Processing

Compilation



Review Compilation report: Processing  Compilation Report

Mô phỏng mạch đã thiết kế: Bƣớc 1. Tạo input waveform: vào menu File

 Waveform

File

17



New  Other Files

 Vector

Bài 1.


Hình 1-26 Tạo waveform

Bƣớc 2. Nhấn OK

Hình 1-27

Cửa sổ tạo waveform

Bƣớc 3. Chọn thời gian thực hiện mô phỏng: Vào menu Edit

 End

Time

Bƣớc 4. Nhập thời gian thực hiện mô phỏng. Bƣớc 5. Fit window: Vào menu View

 Fit

in Window

Bƣớc 6. Tạo waveform cho inputs: Vào menu Edit

18

 Insert

Node or Bus

Bài 1.


Hình 1-28

Nhập tên cho các tín hiệu của thiết kế

Bƣớc 7. Chọn Node Finder

Hình 1-29 Dùng chức năng Node Finder

Bƣớc 8. Chọn Filter: “ Pins: all ” Bƣớc 9. Nhấn button List Bƣớc 10. Chọn tín hiệu (signal) bên “ Nodes found ”; nhấn “>>” để chuyển sang bên “Selected Nodes” Bƣớc 11. Nhấn OK 19

Bài 1.


Hình 1-30 Tạo input waveform

Bƣớc 12. Chọn một input signal bằng cách nhấp chuột vào signal đó . Bƣớc 13. Chọn biểu tƣợng mũi tên con trỏ Bƣớc 14. Di chuyển con trỏ sang màn hình waveform . Bƣớc 15. Nhấn và giữ chuột và kéo rê (left) trong một khoảng thời gian (giả sử ta muốn trong khoảng thời gian từ 40ns



60 ns, SW0 signal có giá trị “1”, thì ta nhấn ,

giữ và rê chuột trong khoảng thời gian từ 40ns

20

 60ns.

Bài 1.


Hình 1-31 Tạo mức logic "1"

Bƣớc 16. Nhấn button “1” phía bên trái màn hình

Hình 1-32 Mức logic "1" đã đƣợc tạo

Bƣớc 17. Tƣơng tự cho những tín hiệu inputs khác, không tạo waveform cho outputs (XXX). 21

Bài 1.


Bƣớc 18. Lƣu File Waveform: vào menu File  Save As Bƣớc 19. Thiết lập thực hiện mô phỏng: Assignments

 Setting

Hình 1-33 Thiết lập chế độ mô phỏng (simulation)

Bƣớc 20. Chọn “Simulator Settings ” Bƣớc 21. Chọn Simulation mode: Functional / Timing Bƣớc 22. Chỉ đƣờng dẫn của input waveform vừa tạo. Bƣớc 23. Nhấn OK Bƣớc 24. Tạo simulation netlist: Processing



Generate

Simulation Netlist

Bƣớc 25. Chạy mô phỏng: Processing  Start Simulation. Bƣớc 26. Quan sát waveform của Output và debug nếu có lỗi.

22

Functional

Bài 1.


Hình 1-34 Waveform sau khi chạy mô phỏng 4.

Nạp mạch đã thiết kế lên FPGA Bƣớc 1. Kết nối Kit DE2 với máy tính qua cổng USB -Blaster (phải cài đặt driver

trƣớc ). Bƣớc 2. Bật nguồn Kit DE2. Có 2 mode cho việc nạp: JTAG và Active Serial modes JTAG mode

Bƣớc 3. Trên Kit DE2, chuyển Switch RUN/PROG về vị trí RUN Bƣớc 4. Trên màn hình chính Quantus II, chọn Tool s  Programmer

Hình 1-35

Nạp thiết kế lên FPGA

Bƣớc 5. Nhấn Hardware Setup, chọn USB -Blaster[USB-0] (Chú ý: phải cài đặt driver cho USB-Blater trƣớc).

23

Bài 1.


Hình 1-36 Thiết lập cổng giao tiếp giữa

kit DE2 và Computer

Bƣớc 6. Nhấn Close Bƣớc 7. Chọn Mode JTAG Bƣớc 8. Nhấn Add File, chỉ đƣờng dẫn đến File .sof (đƣợc tạo ra khi chạy Compilation).

Bƣớc 9. Check box Program/Configure

Hình 1-37 Chọn cấu hình nạp thiết kế

Bƣớc 10. Nhấn Start. Bƣớc 11. Quan sát trên Kit DE2, bật và tắ t các Switch SW0 tới SW1 và quan sát LEDR tƣơng ứng. Active Serial Mode

Bƣớc 12. Chọn Assignments  Devide

24

Bài 1.


Hình 1-38 Thiết kế chế độ nạp lên FPGA bằng AS

Bƣớc 13. Chọn Family: Cyclone II Bƣớc 14. Chọn “Available devices”: EP2C35F672C6 Bƣớc 15. Nhấn “ Device & Pin Option ” Bƣớc 16. Chọn Tab Configuration

Hình 1-39 Chọn loại ROM tƣơng ứng

25

mode

Bài 1.


Bƣớc 17. Chọn Configuration device: EPCS64 (họ EPPROM trên Kit DE2, dùng để lƣu chƣơng trình để nạp cho FPGA mỗi khi mở nguồn). Tƣơng tự JTAG ở những bƣớc kế tiếp: Bƣớc 18. Trên Kit DE2, chuyển Switch RUN/PROG về vị trí RUN Bƣớc 19. Trên màn hình chính Quantus II, chọn Tools

 Programmer

Bƣớc 20. Chọn Hardware Setup: USB -Blaster[USB-0] Bƣớc 21. Chọn Mode: Active Serial Programming Bƣớc 22. Nhấn “ Add File”, chỉ đƣờng dẫn đến file .pof (File đƣợc tạo ra trong quá trình chạy Compilation).

Hình 1-40 Chọn file thiết kế .pof

Bƣớc 23. Check box Program/Configure. Bƣớc 24. Nhấn Start để programming chƣơ ng trình cho EPPROM. Bƣớc 25. Nhấn Phím Restart trên Kit DE2, Bƣớ c 26. Quan sát trên Kit DE2, S witch SW0 tới SW7 và quan sát LED.

1.4

Bài tập ôn tập 1.

Hãy

thiết kế mạch điện đơn giản theo sơ đồ sau và thực hiện theo các bƣớc

nhƣ hƣớng dẫn bên trên.

26

Bài 1.


27

Error! Reference source not found. VẼ MẠCH THEO HÀM ĐƠN GIẢN

Bài 2.

VẼ MẠCH THEO HÀM ĐƠN GIẢN

Mục tiêu

2.1

Sau khi thực hiện xong bài thực hành, sinh viên có khả năng sử dụng các linh kiện và các kết nối đơn giản để thể hiện các mạch điện theo các hàm cho trƣớc. Và kết nối chúng với những ngõ vào và ngõ ra của mạch đến FPGA. Trong Lab này, ta sẽ sử dụng switch trên Kit DE2 nhƣ là ngõ vào của mạch và sử dụng LED nhƣ là ngõ ra của mạch. Để làm tốt Lab 2, sinh viên cần phải nắm trƣớc ở nhà về cách thiết kế, biên dịch và mô phỏng một mạch điện đơn giản trên Quartus II.

Nội dung thực hành

2.2

Sinh

viên tiến hành vẽ mạch theo hàm logic sau đây, sau đó tiến hành mô phỏng

hoạt động của mạch bằng phần mềm và nạp vào kit DE2 để thử nghiệm hoạt động của mạch


2.3 1. 2.

Tạo một project Quartus mới, đặt tên : E/lab2/lab2_MSSV_part1 Thiết kế một mạch theo mạch logic sau:

3. 4. 5. 6.

Gán pin cho mạch trên Biên dịch để phân tích, tổng hợp và tạo ra file .sof. Mô phỏng mạch trên wareform. Nạp file thực thi lên FPGA. Kiểm tra hoạt động của mạch.

2.4


Vẽ mạch theo các hàm sau và thực hiện mô phỏng trên phần mềm: 28

Error! Reference source not found. VẼ MẠCH THEO HÀM ĐƠN GIẢN

a.

X = ABC(D+C)

b.

X=

29

Error! Reference source not found. RÚT GỌN HÀM VÀ VẼ MẠCH

Bài 3.

RÚT GỌN HÀM VÀ VẼ MẠCH

Mục tiêu

3.1

Sinh viên sẽ vẽ mạch theo hàm cho trƣớc. Sau đó rút gọn các hàm và vẽ lại mạch theo hàm rút gọn. Từ đó so sánh mạch trƣớc và sau khi rút gọn bao gồm độ phức tạp của mạch và thời gian mô phỏng. Trong Lab này, ta sẽ sử dụng switch trên Kit DE2 nhƣ là ngõ vào của mạch và sử dụng LED nhƣ là ngõ ra của mạch. Để làm tốt Lab 3, sinh viên cần phải nắm trƣớc ở nhà về cách thiết kế, biên dịch và mô phỏng một

mạch điện đơn giản trên Quartus II .


3.2

Sinh viên tiến hành vẽ mạch theo hàm logic sau đây, sau đó tiến hành mô phỏng hoạt động của mạch bằng phần mềm và nạp vào kit DE2 để thử nghiệm hoạt động của mạch

3.3 3.3.1 1. 2.

Hƣớng dẫn thực hành Vẽ mạch theo hàm chƣa rút gọn Tạo một project Quartus mới, đặt tên : E/lab3/lab3_MSSV_part1 Thiết kế một mạch theo mạch logic sau:

3. Gán pin cho mạch trên 4. Biên dịch để phân tích, tổng hợp và tạo ra file .sof. 5. Mô phỏng mạch trên wareform. 6. Nạp file thực thi lên FPGA. Kiểm tra hoạt động của mạch.

3.3.2 1.

Rút gọn hàm và vẽ mạch Tạo một project Quartus mới, đặt tên: 30

E/lab3/lab3_MSSV_part2

Error! Reference source not found. RÚT GỌN HÀM VÀ VẼ MẠCH

2. 3. 4. 5. 6.

Rút gọn hàm logic trên và t hiết kế một mạch theo mạch logic sau khi rút gọn Gán pin cho mạch trên Biên dịch để phân tích, tổng hợp và tạo ra file .sof. Mô phỏng mạch trên wareform. Nạp file thực thi lên FPGA. Kiểm tra hoạt động của mạch.

Bài tập ôn tập

3.4 1.

Rút gọn, vẽ mạch và tiến hành mô phỏng trên phần mềm các hàm logic sau: a.

31

Error! Reference source not found. THIẾT KẾ MẠCH CỘNG

Bài 4.

THIẾT KẾ MẠCH CỘNG

Mục tiêu

4.1

Giúp sinh viên làm quen với việc thiết kế các mạch toán học, đầu tiên là mạch cộng một bit. Và dựa vào mạch cộng 1 bit này sinh viên có thể thực hiện các mạch cộng nhiều bit theo các bài tập làm thêm.


4.2 4.2.1

Thiết kế mạch cộng theo bảng sự thật

4.2.2

Tạo Symbol mạch cộng

Đóng gói mạch cộng 1 bit đã thiết kế thành 1 module nhƣ hình bên trên để có thể sử dụng trong các bài thực hành sau này

4.3 4.3.1

Hƣớng dẫn thực hành Thiết kế mạch cộng

1.

Tạo một project Quartus mới, đặt tên:

2.

Thiết kế một mạch theo mạch logic đã thiết kế bên trên 32



3.

Gán pin cho mạch trên

4.

Biên dịch để phân tích, tổng hợp và tạo ra file .sof

5.

Mô phỏng mạch trên wareform.

6.

Nạp file thực thi lên FPGA. Kiểm tra hoạt động của mạch.

4.3.2

Tạo Symbol mạch cộng

Từ mạch trong phần 1, thực hiện các bƣớc sau để đóng gói mạch. Mạch sau khi đóng gói sẽ nhƣ một đối tƣợng (symbol) mà ta có thể tái sử dụng nhiều lần. Hƣớng dẫn cách đóng gói và tái sử dụng 1 mạch đã thiết kế : 1.

Tạo 1 file .bdf, vẽ mạch cần sử dụng lại trên đó. Có thể copy mạch đã thiết kế trên phần 1 để dán vào

2.

Chọn File -> Create / Update - > Create symbol file for current file, tạo ra file .bsf

3.

Sau khi tạo ra file .bsf, sử dụng lại mạch này bằng cách chọn Symbol Tool

4.

Nếu mạch đóng gói sử dụng trên cùng project làm việc, ta có thể thấy symbol tƣơng ứng trong mụ c Project.

5.

Nếu mạch đóng gói sử dụng không cùng project làm việc, ta có thể lấy symbol bằng cách chỉ đƣờng dẫn đến file .bsf tƣơng ứng.

33


4.4


Dựa vào mạch cộng 1 bit, thiết kế mạch cộng 4 bit theo hình sau:

2.

d

34

Error! Reference source not found. THIẾT KẾ MẠCH GIẢI MÃ LED 7 ĐOẠN

Bài 5.

THIẾT KẾ MẠCH GIẢI MÃ LED 7 ĐOẠN

Mục tiêu

5.1

Sinh viên sẽ vẽ bảng chân trị cho mạch giải mã LED 7 đoạn. Sau đó dựa vào bảng chân trị thiết kế mạch giải mã LED 7 đoạn. Trong Lab này, ta sẽ sử dụng switch trên Kit DE2 nhƣ là ngõ vào của mạch và sử dụng LED 7 đoạn và LED đơn nhƣ là ngõ ra của

mạch. Để làm tốt Lab 5, sinh viên cần phải nắm trƣớc ở nhà về cách thiết

kế, biên dịch và mô phỏng một mạch điện đơn giản trên Quartus II .


5.2 5.2.1

Thiết kế mạch giải mã LED 7 đoạn

Cho mạch sau:

Dƣới đây là bảng sự thật của mạch giải mã cho LED -7-đoạn trên dùng hiển thị các kí tự từ 0 đến 9 (các giá trị khác không quan tâm)



Sinh viên hoàn thành bảng sự

thật trên. Chú ý:

Các đoạn LED tích cực mức thấp – mức 0 đoạn LED sáng, mức 1 đoạn LED tắt

Các giá trị X mang ý nghĩa không quan tâm (don‟t care)

35


Dựa vào bảng sự thật, thiết mạch giải mã cho LED -7-đoạn trên. 5.2.2

Thiết kế mạch cộng 2 số BCD

Sử dụng mạch giải mã LED 7 đoạn và mạch cộng 4 bit ở lab 4 để thực hiện mạch cộng hai số BCD. Hiển thị số A lên HEX0, số B lên HEX1 và Tổng lên HEX2,3

5.3 5.3.1

Hƣớng dẫn thực hành Thiết kế mạch giải mã LED 7 đoạn

1.


2.

Thiết kế một mạch theo mạch logic đã thiết kế bên trên

3.

Gán pin cho mạch trên

4.


5.


6.


5.3.2


Thiết kế mạch cộng 2 số BCD

1.


2.

Thiết kế một mạch theo yêu cầu đề bài . Chú ý việc thiết kế mạch hiển thị số


BCD có hai chữ số đƣợc thực hiện nhƣ mạch sau:

36


Trong đó: Mạch Comparator để kiểm tra số lớn hơn 9: 

nếu số nhỏ hơn 9 thì mạch chọn sẽ chọn cổng số 0 tức là V0V1V2V3 sẽ đƣợc đƣa ra m0m1m2m3 để hiển thị lên d0, và d1 sẽ hiển thị số 0.



Nếu số lớn hơn 9 thì d1 sẽ hiển thị số 1, và d0 sẽ hiển thị số m0m1m2 từ Circuit A.

Mạch Circuit A hoạt động theo bảng sau:

3.

V0v1v2v3

m1m2m3

1010 (số 10)

000 (số 0 ở d0 và số 1 ở d1)

1011 (số 11)

001

1100 (số 12)

010

1101 (số 13)

011

1110 (số 14)

100

1111 (số 15)

101

Gán pin cho mạch trên 37


4.


5.


6.


Bài tập ôn tập

5.4 5.4.1

Thiết kế mạch so sánh hai số A, B

Hƣớng dẫn làm bài 1.

Tạo một project Quartus mới, đặt tên: E /lab5/lab5_MSSV_part3

2.

Thiết kế một mạch so sánh 2 số nhƣ sau: 

Đầu tiên ta thiết kế một mạch so sách 1 bit với A, B là 2 bit đầu vào cần so sánh, G là 1 bit đầu vào cho phép so sánh. Khi G =1 thì tiến hành so sánh, nếu A lớn hơn B thì đầu ra AlonB = 1, khi A bằng B thì đầu ra AbangB =1, các trƣờng hợp còn lại thì đầu ra AlonB = AbangB = 0. Khi G = 0 thì 2 đầu ra AlonB = AbangB =0.



Mạch so sánh 2 số 4 bit đƣợc thực hiện theo biểu thức logic sau:



(A=B) tƣơng đƣơng (A3=B3) (A2=B2) (A1=B1) (A0=B0)



(A>B) tƣơng đƣơng (A3>B3) + (A3=B3) (A2>B2) + (A3=B3) (A2=B2) (A1>B1) + (A3=B3) (A2=B2) (A1=B1) (A0>B0)



Ta thấy khi: AbangB = AlonB = 0 khi A < B. Từ đó để thêm output AbeB thi ta cần thêm cổng NOR nhận AbangB và AlonB làm đầu vào và cho thêm 1 đầu ra AbeB



Dùng mạch giả i mã LED-7-đoạn ở phần 1 để hiển thị 2 số A và B lên LED-7-đoạn

và hiển thị kết quả so sánh tƣơng ứng với các led đơn trong

phần gán pin. 3.

Mô phỏng mạch trên wareform

4.

Gán pin cho mạch trên 

SW[13:10]

=> A[3:0]



SW[17:14]

=> B[3:0]



HEX[1] hiện thị giá trị của số A. 38

Error! Reference source not found. THIẾT KẾ MẠCH GIẢI MÃ LED 7 ĐOẠN 

HEX[2] hiện thị giá trị của số B.



AlonB là LEDR0



AbangB là LEDR2



AbeB là LEDR4

5.

Biên dịch để phân tích, tổng hợp và tạo ra file .sof.

6.

Nạp file thực thi lên FPGA, kiểm tra hoạt động của mạch.

39

Error! Reference source not found. THIẾT KẾ MẠCH ĐẾM BẤT ĐỒNG BỘ

Bài 6. 6.1

THIẾT KẾ MẠCH ĐẾM BẤT ĐỒNG BỘ

Mục tiêu Trong bài lab này s inh

viên sẽ thiết kế một mạch đếm bất đồng bộ. Sau đó nạp

vào kit DE2 để hiển thị giá trị đếm lên LED 7 đoạn và LED đơn. Trong Lab này, ta sẽ sử dụng switch trên Kit DE2 nhƣ là ngõ vào của mạch và sử dụng LED 7 đoạn và LED đơn nhƣ là ngõ ra của mạch. Để làm tốt Lab 5, sinh viên cần phải nắm trƣớc ở nhà về cách thiết kế, biên dịch và mô phỏng một mạch điện đơn giản trên Quartus II .

6.2

Nội dung thực hành Thiết kế một mạch đếm bất đồng bộ 4 bit nhƣ hình sau:

Với yêu cầu: CLK là clock 1Hz

trong module có sẵn

Đầu vào J, K của tất cả các flip -flop nối với +5V Hiển thị kết quả đếm trên LED 7 đoạn và LED đơn đỏ

6.3


1. Tạo một project Quartus mới, đặt tên: E/lab6/lab6_MSSV_part1 2. Thiết kế một mạch theo sơ đồ nhƣ hình bên trên 3. Gán pin cho mạch trên 4. Biên dịch để phân tích, tổng hợp và tạo ra file .sof 5. Tạo wareform và mô phỏng hoạt động của mạch trên phần mềm trong 2 chế độ. 6. Nạp file thực thi lên FPGA. Kiểm tra hoạt động của mạch. 40

Error! Reference source not found. THIẾT KẾ MẠCH ĐẾM BẤT ĐỒNG BỘ

6.4


Thiết kế mạch đếm bất đồng bộ đếm lên MOD-12.

2.

Thiết kế mạch đếm bất đồng bộ đếm xuống từ 15 xuống 5.

41

Error! Reference source not found. THIẾT KẾ MẠCH ĐẾM

Bài 7.

ĐỒNG BỘ

THIẾT KẾ MẠCH ĐẾM ĐỒNG BỘ

Mục tiêu

7.1

Trong bài lab này s inh

viên sẽ thiết kế một mạch đếm đồng bộ. Sau đó nạp vào

kit DE2 để hiển thị giá trị đếm lên LED 7 đoạn và LED đơn. Trong Lab này, ta sẽ sử dụng switch trên Kit DE2 nhƣ là ngõ vào của mạch và sử dụng LED 7 đoạn và LED đơn nhƣ là ngõ ra của mạch. Để làm tốt Lab 5, sinh viên cần phải nắm trƣớc ở nhà về cách thiết kế, biên dịch và mô phỏng một mạch điện đơn giản trên Quartus II .


7.2

Thiết kế một mạch đếm bất đồng bộ 4 bit nhƣ hình sau:

Với yêu cầu: CLK là clock 1Hz trong module có sẵn Đầu vào J, K của flip -flop đầu tiên và CLR của tất cả các flip -flop nối với +5V

Hiển thị kết quả đếm trên LED 7 đoạn và LED đơn đỏ

7.3 1. 2. 3.

Hƣớng dẫn thực hành Tạo một project Quartus mới, đặt tên: E/lab7/lab7_MSSV_part1 Thiết kế một mạch theo sơ đồ nhƣ hình bên trên Gán pin cho mạch trên 42

Error! Reference source not found. THIẾT KẾ MẠCH ĐẾM

4. 5. 6.

ĐỒNG BỘ

Biên dịch để phân tích, tổng hợp và tạo ra file .sof Tạo wareform và mô phỏng hoạt động của mạch trên phần mềm trong 2 chế độ. Nạp file thực thi lên FPGA. Kiểm tra hoạt động của mạch.

7.4 1.

Bài tập ôn tập Sử dụng D -FF để thiết kế mạch đếm đồng bộ thực hiện chuỗi đếm sau: 000, 010, 100, 101, 111, 011 và lặp lại . Lƣu ý: những trạng thái không có trong chu trình đếm sẽ chuyển vào trạng thái 000 ở xung clock tiếp theo .

2.

Thiết kế mạch đếm đồng bộ đếm lên MOD -13.

3.

Thiết kế mạch đếm đồng bộ đếm xuống từ 14 xuống 4.

43

HDTH Nhap Mon Mach So

Recommend Documents