3.4. Variantes • Si on veut convertir un NAND en inverseur, on voit dans la table de vérités ci-
X
Y
NAND
0
0
1
0
1
1
contre, que laisser une entrée à 1 (HI) suffirait. Pour ce faire, on pourrait laisser une
1
0
1
entrée « en l’air », mais elle serait trop sensible au bruit. On pourrait relier l’entrée
1
1
0
inutilisée à l’autre entrée, mais on augmenterait C L. On va donc relier l’entrée
X
Y
NOR
inutilisée à V CC .
0
0
1
Maintenant, si on veut transformer un NOR en inverseur, c’est en LO qu’il faut
0
1
0
1
0
0
1
1
0
laisser une entrée : on la relie donc à la masse via une basse impédance. Cependant, pour une résistance de l’ordre de 1k, on atteint la limite V iL et la résistance pull-down ne met plus l’entrée au niveau LO acceptable : la notion de résistance pull-down est donc peu utile en TTL.
• Sortie Tristate : on ajoute ici une entrée G (Gate) ou OE (Output Enable) qui permet de définir un troisième état dit « haute impédance » (HiZ), ou encore Tristate. Si on place G à l’état HI, on vérifie que T 4, T 5 (jonction BE passante) et T 6 (diode à côté de G passante) sont coupés, et la borne de sortie a donc une impédance élevée vis-à-vis de la masse et de V CC . Ce tristate permet la création de bus dans lesquels les lignes de connexion peuvent être partagées entre plusieurs dizaines de circuits.
• TTL Schottky : On place ici une diode de Schottky entre B et C, qui présente une tension de seuil de 0,3V et ne stocke pas de charges minoritaires en conduction (coupure plus rapide). Ainsi, si on augmente i B1 , V CE baisse et approche la saturation. Lorsque V CE atteint 0,3V, la diode vient passante et dérive le courant pour maintenir le transistor faiblement saturée (V CE,SAT > 0,3V).
4.
Emitter Coupled Logic (ECL) La structure est ici du même type que les ampli différentiels, et les niveaux logiques sont moins écartés (-0,9 pour HI et -1,75 pour LO). On voit ci-contre un OR. Pour un niveau HI, il sature le transistor correspondant et coupe l’autre, mais la sortie n’est pas un niveau compatible avec une entrée ECL (il faut un étage supplémentaire en émetteur-suiveur). Ce genre de famille est réservée pour des circuits à hautes performances comme les super-ordinateurs des années 70-80. Le temps de propagation est très faible (1ns) car la logique est non saturée et optimisée (facteur de mérite important). Par contre, ces familles disposent d’une faible immunité au bruit.
Electronique Numérique | Chapitre 2 :
8
