Circuitos Digitales 2 Máquinas De Estado Ejercicio (Morris Mano) Esteban Florido Vega
6.16. El enlace USB (Universal Serial Bus) requiere un circuito que rodu!ca la secuencia """""""#$ Debe dise%ar un circuito secuencial s&ncrono que co'ience roduciendo esta secuencia ara la entrada E#$ Una ve! que se co'ience la secuencia se debe co'letar$ Si E# durante la lti'a salida de la secuencia* se reite la secuencia$ Si no* si E si E "* "* la salida er'anece constante a #$
a) Dibuje Dibuje El Diagrama Diagrama De Estados Estados De Moore Moore Para El Circui Circuito. to.
Figura1. Maquina De Estados Para Para El Ejercicio Ejercicio 6.16
Circuitos Digitales 2 Máquinas De Estado Ejercicio (Morris Mano) Esteban Florido Vega
b) Encuentre la tabla de estados y realice una asignación de estados. ENTRADAS ESTADO PRESENTE S1 S2 S3 S4 S5 S6 S7 S8
SALIDAS
E 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
S 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1
ESTADO FUTURO S1 S2 S3 S3 S4 S4 S5 S5 S6 S6 S7 S7 S8 S8 S1 S1
+abla # Descrici,n del diagra'a de estados ara la secuencia ("""""""#)$
Circuitos Digitales 2 Máquinas De Estado Ejercicio (Morris Mano) Esteban Florido Vega La entrada abilitadora se describe como E !enable) y " !salida) ser# la $ariable que me generara la secuencia.
c) Dise%e el circuito usando &li'(&lo' D y las 'uertas lógicas necesarias.
•
-nicial'ente reali!a'os una tabla de transici,n ara los .li/.los tio D ENTRADAS
SALIDAS
ESTADO PRESENTE (S1)
Q2 0
Q1 0
Q0 0
(S2)
0
0
1
(S3)
0
1
0
(S4)
0
1
1
(S5)
1
0
0
(S6)
1
0
1
(S7)
1
1
0
(S8)
1
1
1
E 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
S 1 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1
ESTADO FUTUR0 D2 D1 (S1) 0 0 (S2) 0 0 (S3) 0 1 (S3) 0 1 (S4) 0 1 (S4) 0 1 (S5) 1 0 (S5) 1 0 (S6) 1 0 (S6) 1 0 (S7) 1 1 (S7) 1 1 (S8) 1 1 (S8) 1 1 (S1) 0 0 (S1) 0 0
abla.*. Descri'ción de entradas y salidas 'ara los &li'(&lo' ti'o D
D0 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0
Circuitos Digitales 2 Máquinas De Estado Ejercicio (Morris Mano) Esteban Florido Vega
•
+ora 'rocedemos a reali,ar la res'ecti$a reducción 'or el m-todo de ma'as de arnaug.
E Q2
Reducción para S "" "# ##
#"
Q1 q0 00 01 11 10
# " " "
" " " "
" " " "
" # # "
"/ 020130*E2 0010*
E Q2 Q1 Q0 00 01 11 10
Reducción para D0 "" "# ##
" # # #
" " " "
" " " "
#"
# # # #
D0 = Q0´Q1´Q2 +Q0´E´ + Q0´Q1
E Q2 Q1 Q0 00 01 11 10
•
Reducción para D1 "" "# ## #" Reducción para D2 E Q2 "" "# ##
0 1 0 1 Q1 Q0 0 1 0 1 0 0 1 00 0 1 0 1 1 1 0 01 0 1 0 1 1 1 0 11 D1=Q0´Q1 +Q0'q1 0 0 1 10 D2=Q1´Q2 +Q0´Q2+Q0q1q2´
#"
0 1 1 0
Posteriormente 'rocedemos a reali,ar la im'lementación en un so&t4are que nos 'ermita acer la re'resentación de nuestras m#quinas de estados.!05+5")
Circuitos Digitales 2 Máquinas De Estado Ejercicio (Morris Mano) Esteban Florido Vega
6-17. Repita el Prole!a 6"16 para la #e$%e&$ia '01111110
%e #e %tili*a e& %& +eter!i&a+o proto$olo +e $o!%&i$a$io&e# +e re+,
a) Dibuje El Diagrama De Estados De Moore Para El Circuito.
Figura*. M#quina De Estados Para El Ejercicio 6.17
Circuitos Digitales 2 Máquinas De Estado Ejercicio (Morris Mano) Esteban Florido Vega
b) Encuentre la tabla de estados y realice una asignación de estados.
ENTRADAS ESTADO PRESENTE S1 S2 S3 S4 S5 S6 S7 S8
E " # " # " # " # " # " # " # " #
S # " # # # # # # # # # # # # " "
+abla 0 Descrici,n del diagra'a de estados
SALIDAS ES+1D FU+U3 S# S2 S0 S0 S4 S4 S5 S5 S6 S6 S7 S7 S8 S8 S# S# ara la secuencia$
Circuitos Digitales 2 Máquinas De Estado Ejercicio (Morris Mano) Esteban Florido Vega
La entrada abilitadora se describe como E !enable) y " !salida) ser# la $ariable que me generara la secuencia.
c) Dise%e el circuito usando &li'(&lo' D y las 'uertas lógicas necesarias.
ENTRADAS
SALIDAS
ESTADO FUTUR0 D2 D1 (S1) 0 0 (S2) 0 0 (S3) 0 1 (S3) 0 1 (S4) 0 1 (S4) 0 1 (S5) 1 0 (S5) 1 0 (S6) 1 0 (S6) 1 0 (S7) 1 1 (S7) 1 1 (S8) 1 1 (S8) 1 1 (S1) 0 0 (S1) 0 0
ESTADO PRESENTE (S1)
Q2 0
Q1 0
Q0 0
(S2)
0
0
1
(S3)
0
1
0
(S4)
0
1
1
(S5)
1
0
0
(S6)
1
0
1
(S7)
1
1
0
(S8)
1
1
1
E 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
S 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0
D0 0 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0
abla.8. Descri'ción de entradas y salidas 'ara los &li'(&lo' ti'o D
•
+ora 'rocedemos a reali,ar la res'ecti$a reducción 'or el m-todo de ma'as de arnaug. Reducción para S E Q2 Q1 Q0 00 01 11 10
""
"#
##
#"
1 1 1 0
1 1 1 1
1 0 0 1
1 1 1 1
E Q2 Q1 Q0 00 01 11 10
E Q2 Q1 Q0 00 01 11 10
Reducción para D0 "# ## #" "" Reducción para D2 E Q2 "" "# ## #" 1 0 0 0 1 1 0 0 Q1 Q0 1 1 0 0 0 0 00 1 0 1 1 0 0 1 1 01 0 1 D0 = Q0´Q1´Q2 +Q0´E + Q0´Q1 1 1 0 1 11 Reducción para D1 0 0 10 1 0 Po • "# ## #" D2=Q1´Q2 +Q0´Q2+Q0Q1Q2´ s teriormente "" 'rocedemos a reali,ar la im'lementación en un so&t4are 0 1 0 1 que nos 'ermita acer la 0 1 0 1 re'resentación de nuestras 0 1 0 1 m#quinas de estados. 0 1 0 1 !05+5") D =Q0´Q1 +Q0Q1´ 1
618. 9a secuencia del roble'a 6/#7 es un .lag e'leado en las co'unicaciones de red : reresenta el rinciio de un 'ensaje$ Este .lag ;a de ser nico$ : S$ Cuando aarece el quinto # en =* se inserta un " en la secuencia de salida que aarece en > al tie'o que la salida S# indica que el circuito de inserci,n de ceros está .uncionando : que el circuito de entrada debe detenerse* no generando una nueva entrada durante un ciclo de reloj$ Esto es necesario uesto que la inserci,n de " en la secuencia de salida la ;ace ser 'ás larga que la secuencia de entrada sin la arada$ Se ilustra la inserci,n de ceros 'ediante las siguientes secuencias de eje'lo? Secuencia en 9 sin arada? Secuencia en 9 con las aradas? Secuencia en : ? Secuencia en " ?
"#####""#######""""#"####"#"# "######""########""""#"####"#"# "#####"""#####"##""""#"####"#"# """"""#"""""""#""""""""""""""""
a) Encuentre el diagrama de estados 'ara el circuito.
Figura.;. Diagrama De
1 continuaci,n ;are'os la reresentaci,n or 'edio de el diagra'a de estado ara el sub bloque detector de secuencia del ejercicio 6#8$
Figura8. M#quina De Estados Para El Ejercicio 6.1=
(b) Encuentre la tabla de estados ara el circuito : realice una asignaci,n de estados$ (c) Encuentre una i'le'entaci,n del circuito usando .li/.lo D : uertas l,gicas$
REFERENCIAS -1./, /orri# /a&o (2005) F%&+a!e&to# +e +i#eo li$o +e $o!p%ta+ora#, Pear#o& Pre&ti$e all -2.Pe+ro&i , A, (2008), Digital Electonics and Design with VHDL. /ora& a%!a&&, -3. ttp9::per#o&ale#,%&i$a&,e#:!a&*a&o!:Pla&a&ti%o:EDiital;:RE<<4,p+