Aplicaciones de los Flio-Flop’s : Contadores. I.
Conceptos básicos.
Un circuito secuencial que pasa a través de una secuencia prescrita de estados bajo la aplicación de pulsos de entradas se denomina contador. Básicamente, son circuitos capaces de contar los impulsos que llegan por una línea. El valor de la cuenta se expresa mediante un código, que en la mayoría de los casos es binario natural, y a veces, BCD. Los impulsos de entrada que son capaces de detectar son los flancos de la señal de entrada. Los pulsos de entrada, llamados pulsos de conteo pueden ser pulsos de reloj, o pueden originarse en una fuente externa y pueden ocurrir a intervalos de tiempos prescritos o aleatorios. En un contador, la secuencia de estados puede seguir un conteo binario o cualquier otra secuencia de estados. Cuenta decimal
Cuenta binaria
Q1 Q0 1
0 1 2 3 0 1
Pulsos de cuenta Contador
Pulsos de conteo
0
2 0 1 0 1 0 1
2 0 0 1 1 0 0
Inicialmente Después del pulso 1 Después del pulso 2 Después del pulso 3 Después del pulso 4 Después del pulso 5
Un análisis de la tabla de verdad para un contador de 4 pulsos, permite observar que el bit menos significativo Q0, cambia a cada pulso de reloj, generando la secuencia 0, 1, 0, 1, 0, 1…... Para implementar este efecto basta con conectar un FF-JK de la siguiente forma:
J0
PR
Q0
Q0
1
CL
3
4
5
6
7
8
Reloj
FF-0 K0
2
Salida Q0
0
1
0
1
0
1
0
1
Salida Q0
Q0
1 Fig.2
FF conectado en basculación
El dígito más significativo siguiente, es decir Q1, genera la secuencia 0, 0, 1, 1, 0, 0, 1, 1…respecto de los pulsos de reloj. Pero, esto es equivalente a la secuencia 0, 1, 0, 1, 0, 1…... respecto de Q0. Para obtener la implementación de este resultado, existen dos formas de lograrlo: 2.1 Implementación de un contador. Alternativa 1. Observando la salida Q 0 de la figura se tiene que los flancos de subida de esta salida se producen después de cada par 0,1 de Q0 (y cada dos pulsos de subida del reloj). 1
2
3
4
5
6
7
8
Reloj Salida Q0
0
Salida Q0
Sistemas Secuenciales
1
0
1
0
1
0
Par 0 1 de Q0 entre flancos de subida de Q 0
1
flanco de subida de Q0
1
Entonces, conectando la salida Q 0 , a la entrada de reloj de otro FF (FF-1), conectado de la misma forma que FF-0 (es decir, J1 = K1 = 1), se logra que el FF-1 genere la salida deseada (es decir, 0, 0, 1, 1, 0, 0, 1… cada dos pulsos de reloj). Esta conexión y su correspondiente diagrama de tiempos se muestran en la figura 3.
1 J0
PR
Q0
Q0
J1
FF-0 K0
Q1
Q1
K1
1
Cuenta
1 Fig.3
0
1
Salida Q1
Q1
CL
3
4
5
6
7
8
Reloj Salida Q0
FF-1 Q0
CL
PR
2
1
0
0
1
1
0
0
0
1
1
0
0
1
1
0
1
2
3
0
1
2
3
Contador asíncrono de dos bits con ambos FF activos Alto.
La conección de Q 0 al reloj de FF-1 hace que FF-1 sea activado en el flanco de subida de la salida negada de FF-0, lo que, para un FF activado en flanco de bajada, es equivalente a ser activado en el flanco de bajada de Q0, por lo que si se elige FF-1 con reloj activado en flanco de bajada se tiene el circuito de la figura 4: 1 J0
PR
Q0
Q0 J1
FF-0 K0
Q1
FF-1 Q0
CL
PR
Q1
K1
CL
Q1
3
4
5
6
7
8
Salida Q0
0
1
0
1
0
1
0
1
Salida Q1
0
0
1
1
0
0
1
1
0
1
2
3
0
1
2
3
Cuenta
1
1
2
Reloj
Fig. 4. Contador asíncrono de dos bits con FF-0 y FF-1 activos Bajo Finalmente se puede obtener el mimo resultado utilizando dos FF activos en Bajo, conectados como se muestra en la figura 5. 1 J0
PR
Q0
Q0 J1
FF-0 K0
CL
1
PR
Q1
FF-1 Q0
K1
1
CL
Q1
Q1
2
3
4
5
6
7
8
Reloj Salida Q0
0
1
0
1
0
1
0
1
Salida Q1
0
0
1
1
0
0
1
1
0
1
2
3
0
1
2
3
Cuenta
Fig. 5. Contador asíncrono de dos bits con FF-0 activo Alto y FF-1 activo Bajo Esta forma de conectar los FF, caracterizada porque los pulsos de reloj no se aplican a todos los FF en forma simultánea, se conoce como contadores asíncronos. Siguendo el procedimeinto descrito para cada caso, se pueden construir contadores a 8 (tres FF), a 16 (4 FF), etc. Además de lo señalado hasta aquí, se tiene que la frecuencia de la señal de Q0 es la mitad de la frecuencia del reloj, es decir, la salida del FF divide la frecuencia de su entrada en dos. Entonces si agregásemos un tercer FF a la cadena, tendría una frecuencia igual a un octavo de la frecuencia del reloj y así sucesivamente. Usando el número adecuado de FF, este circuito podría dividir una frecuencia entre cualquier potencia de dos.
Sistemas Secuenciales
2
Específicamente, usando N Flip-Flop produciría una frecuencia de salida del último Flip-Flop igual a 1/2N de la frecuencia de entrada. En general, en cualquier contador, la señal del último FF (es decir el MSB) tendrá una frecuencia de salida igual a la frecuencia de entrada del reloj dividida por el valor de la cuenta máxima del contador.
Alternativa 2. Una forma alternativa de lograr el mismo efecto de obtener la secuencia 0, 0, 1, 1, 0, 0, 1, 1… en la salida del segundo FF (Q1), es conectándolos como se muestra en la figura 6. 1 J0
PR
Q0
Q0 J1
FF-0 K0
CL
PR
Q1
FF-1 Q0
K1
CL
1
Q1
Q1
2
3
4
5
6
7
8
Reloj Salida Q0
0
1
0
1
0
1
0
1
Salida Q1
0
0
1
1
0
0
1
1
0
1
2
3
0
1
2
3
Cuenta
Fig. 6. Contador síncrono de dos bits Para analizar el funcionamiento de este contador, se debe tener presente que los FF, como todo dispositivo físico, se demora algún tiempo, distinto de cero, en cambiar de estado, por lo que, en el preciso instante en que se aplica el pulso de reloj, a todos los FF, las entradas presentes de estos, son las mismas que antes de aplicar el pulso de reloj. Gráficamente, lo anterior es: Pulso de reloj
Q0 Q1 Retardo
tr
En el instante en que se produce la bajada del pulso de reloj, Q0, cuyas entradas son J0 = K0 =1, cambia de estado, pero, debido al retardo, este cambio se manifiesta en Q0, solo tr (nseg) después, por lo que el pulso de reloj sorprende a FF-1 con sus entradas J1 y K1 en 0, razón por la Q1 no cambia de estado (sigue en 0).
Fig. 7. Retardo de propagación desde que se aplica el reloj a respuesta de Q0 Primero supongamos que el contador se encuentra en la cuenta 0, es decir las dos salidas de los FF Q0 y Q1 son 0. Cuando se aplica el primer flanco positivo del primer pulso reloj (Ck = 1), FF-0 cambia el nivel de salida (bascula), por lo que Q0 se pone a nivel alto. FF-1 no cambia de estado, porque sus entradas, en el instante de la subida del reloj, están ambas en cero ya que están conectadas a la salida Q0, el cual debido al retardo aun no ha cambiado de estado. Entonces, después de ocurrido Ck = 1, Q0 = 1 y Q1 = 0 (que corresponde a la cuenta 110). Cuando se produce el flanco de subida del segundo pulso de reloj (Ck-2), FF-0 bascula y por lo tanto Q0 = 0. Puesto que, en el momento del pulso de reloj, FF-1 tiene un nivel alto en sus entradas (Q0 = 1), bascula y Q1 pasa a nivel alto. Por consiguiente después de Ck-2, Q0 = 0 y Q1 = 1 (que corresponde a la cuenta 210). Cuando ocurre Ck-3, FF-0 bascula (siempre lo hace ya que sus entradas están fijas en 1), es decir Q0 = 1 y FF-1 permanece con Q1 = 1, ya que sus entradas J1 y K1 están ambas en nivel bajo (Q0 = 0). Tras este flanco de reloj (Ck-3), Q0 = 1 y Q1 = 1 (que corresponde a la cuenta de 310). Finalmente, tras el flanco Ck-4, Q0 y Q1 se ponen a nivel bajo dado que ambos FF están en modo de basculación, debido al valor presente de sus entradas J y K. A continuación, el contador inicia un nuevo ciclo, a partir de su estado original. Por el hecho que, los pulsos de reloj se aplican simultáneamente a todos los FF, este contador recibe el nombre de contador síncrono Sistemas Secuenciales
3
II. Clasificación de los contadores. Como se ha visto, los FF pueden conectarse entre sí para realizar la función de contar. Se ha visto también que la forma en que actúa el reloj sobre los FF que forman el contador da origen a dos tipos de contadores: Síncronos y Asíncronos siendo esta una primera clasificación de los contadores, los que además se pueden clasificar de atendiendo a otros conceptos.
2.1. Atendiendo al valor máximo de la cuenta. Un contador que es capaz de contar hasta k eventos distintos, se le denomina Contador Módulo k, abreviándose, “Contador MOD-k”. Un contador MOD-k tiene k estados distintos, desde el 0 hasta k-1 Reloj 0
1
2
k-1
0
1
Un contador MOD-k tiene k estados y estos se pueden implementar con n biestables (Flip-Flop), existiendo una relación entre k y n dada por 2n −1 ≤ k ≤ 2n . Ejemplo. Un contador MOD-24 (es decir, un contador con 24 estados, que cuenta desde 0 hasta 23) requiere de 5 FF, ya que 24 < 24 <25. Esto significa que con 4 FF (24) se tienen 16 estados mientras que con 5 (25) se tienen 32 estados. Es evidente que los estados sobrantes “se pierden”. Normalmente los contadores se construyen utilizando el menor número de FF posibles y si estos tienen un módulo que es potencia de 2, suelen identificarse también como Contadores de N bits.
2.2. Atendiendo al sentido de conteo. Un contador puede ser construido para progresar en cualquier dirección a lo largo de cierta secuencia. Esta puede ser ascendente como los contadores vistos hasta aquí, es decir progresan incrementado la cuenta 0, 1, 2, ………k o también puede ser descendente, en la forma k, k-1, k-2,………,2,1,0, k, k-1….. Un contador que progresa en forma creciente se denomina Contador ascendente y si lo hace en forma decreciente se denomina Contador descendente. Existen contadores que, dependiendo de una señal de control, son capaces de progresar en cualquier dirección a lo largo de cierta secuencia determinada, estos reciben el nombre de contadores Ascendentes/Descendentes (UP/DOWN, por su sigla en Inglés). Algunas veces son llamados también Contadores bi-direccionales
2.3. Atendiendo a la posibilidad de preselección Un contado puede ser diseñado de tal forma que puedan ser pre-establecibles; en otras palabras, se pueden preestablecer en cualquier valor de conteo inicial deseado dentro de la secuencia, ya sea en forma asíncrona (independiente de la señal de reloj) o síncrona (en la transición activa de la señal de reloj). A estos contadores se les denomina Contadores de carga paralelo. Los contadores que no son de carga paralelo se les denomina Contador de carga inicial.
2.4. Atendiendo al código que cuentan. En relación con la forma de la secuencia que siguen, los contadores pueden ser diseñados de forma que éste siga una secuencia cualquiera, distinta de la secuencia de cuenta natural (0, 1, 2,... ) vista hasta aquí. Existen contadores diseñados para que sigan una secuencia particular, con características que las distinguen y que dan su nombre al contador que la sigue. Entre los contadores de secuencia especial se tienen: Contador Binario Natural. Contador BCD. Contador en anillo. Contador en Gray. Contador Jonson.
Sistemas Secuenciales
4
2.5. Atendiendo a la forma de propagarse la señal de reloj internamente Contador asíncrono, también llamado Contador Rizado, o Contador Ripple, caracterizado porque el pulso de reloj no llega simultáneamente a todos los FF que lo forman, sino que este se propaga a través de los FF del contador. Por esta razón son llamados también Contador con propagación. Contador síncrono. Los pulsos de reloj se aplican simultáneamente a todos los FF que lo forman. Dentro de los contadores síncronos se tiene una subdivisión en relación con el acarreo de señales internas generadas por la lógica requerida en su diseño. Se tienen Contador síncrono con acarreo serie y Contador síncrono con acarreo paralelo.
III. Construcción de contadores. En general, en Sistemas digitales se utilizan dos procedimientos para el diseño y construcción de dispositivos digitales; el procedimiento sistemático de obtener el diagrama de estados y a partir de este el correspondiente circuito y un procedimiento no sistemático como el seguido hasta ahora para diseñar los contadores de dos bits que se han visto, procedimiento utilizado frecuentemente en la síntesis de circuitos complejos. El procedimiento no sistemático de síntesis utilizado hasta aquí, permite introducir los conceptos fundamentales de los contadores en forma simple, además de obtener circuitos sencillos. La gran importancia de los contadores en sistemas digitales amerita un estudio detallado que se realizará a continuación y donde se utilizarán ambos métodos de síntesis.
3.1 Contadores Asíncronos. La figura 8 muestra un contador asíncrono de tres bits y su correspondiente diagrama de tiempos. Cada FlipFlop tiene sus entradas J y K conectadas a nivel 1, de modo que cambiará de estados (basculará) siempre que la señal en su entrada de reloj pase de alto a bajo. Los pulsos de reloj se aplican solo a la entrada Clock del FF Q0. La salida Q0 está conectada a la entrada de reloj de Q1 y la salida de Q1 está conectada a la entrada de reloj de Q2. Las formas de onda muestran como los Flip-Flop cambian de estado a medida que se aplican los pulsos. 20 21 22 J0
K0
PR
CL
Q0
J1
Q0
K1
PR
CL
Q1
J2
Q1
K2
1
1
Pulsos de Reloj
0
1
2
PR
CL
Q2
Q2
1
3
4
5
6
7
0
1
Q0 = 20
0
1
0
1
0
1
0
1
0
1
Q1 = 21
0
0
1
1
0
0
1
1
0
0
Q2 = 22
0
0
0
0
1
1
1
1
0
0
Fig. 8. Contador básico y su diagrama de tiempos
Sistemas Secuenciales
5
Los siguientes puntos se deben tener en consideración en la construcción de contadores asíncronos: 1. El flip-flop Q0 cambia en la transición con pendiente negativa de cada pulso de entrada de reloj. Así la forma de onda de salida Q0 tiene una frecuencia que es exactamente la mitad de la frecuencia del pulso de reloj. 2. El flip-flop Q1 cambia cada vez que la salida Q0 pasa de alto a bajo ya que Q0 está conectada a la entrada de reloj de Q1 .La forma de onda de Q1 tiene una frecuencia igual a exactamente un medio de la frecuencia de salida de Q0 y por lo tanto igual a un cuarto de la frecuencia del reloj. 3. El flip-flop Q2 cambia cada vez que la salida Q1 pasa de alto a bajo ya que Q1 está conectada a la entrada de reloj de Q2 .La forma de onda de Q2 tiene una frecuencia igual a exactamente un medio de la frecuencia de salida de Q1 y por lo tanto igual a un octavo de la frecuencia del reloj. 4. Cada salida de flip-flop es una onda cuadrada de ciclo de trabajo de 50%. En la Tabla 1 se presentan los resultados en forma tabular. Supongamos que los valores Q2 Q1 Q0 representan un número binario en que Q2 está en la posición 22, Q1 en la posición 21 y Q0 en la posición 20. Los primeros 8 estados Q2 Q1 Q0 en la tabla se deben reconocer como la secuencia de conteo 000 a 111. Después de la primera bajada del reloj, los FF están en el estado 001 (Q2 = 0, Q1 = 0, Q0 = 1 ), el cual representa el 0012 (equivalente al decimal 1), después de la segunda baja del reloj, los estados de los FF son 0102 que es equivalente al 2 decimal, después de tres pulsos los valores de los FF es 0112 = 310 y así sucesivamente hasta después de siete pulsos 1112 = 7. En la octava bajada de reloj, los FF retornan al estado 000 y la secuencia binaria se repite para los siguientes pulsos. Así, para los primeros siete pulsos de entrada, el circuito funciona como un contador binario en el cual los estados de los FF representan un número binario equivalente al número de pulsos que han ocurrido. Con este contador se puede contar hasta 1112 = 710 antes que retorne a 000. Q2 Q1 Q0 2 1 0 2 2 2 0 0 0 Inicialmente 0 0 1 Después del pulso 1 0 1 0 Después del pulso 2 0 1 1 Después del pulso 3 1 0 0 Después del pulso 4 1 0 1 Después del pulso 5 1 1 0 Después del pulso 6 1 1 1 Después del pulso 7
Tabla 1 de estados de los FF de la figura 8. El contador analizado tiene 23 = 8 estados diferentes (000 al 111) y se le denomina contador MOD-8 donde MOD indica el número de estados de la secuencia e conteo. Si se agregara un cuarto FF, la secuencia de estados contaría en forma binaria desde el 0000 hasta 1111, un total de 16 estados y el contador se llamaría MOD-16. En general si se conectan N FF, en la misma configuración analizada hasta aquí, el contador tendrá 2N estados diferentes y por lo tanto será un contador MOD-2N, capaz de contar hasta 2N-1 antes de regresar a su estado 0. Tenemos entonces que, para construir un contador como el analizado: 1. Se debe conectar el pulso de conteo a la entrada de reloj del primer FF, así este cambiará a su estado opuesto cada vez que los pulsos de reloj hagan una transición de alto a bajo.
Sistemas Secuenciales
6
2. La salida normal Q, del primer FF se conecta a la entrada de reloj del segundo FF, de modo que este cambiará de estado cada vez que la salida del primero cambie de alto a bajo. La salida del segundo se conecta a la entrada de reloj del tercero y así sucesivamente hasta la cantidad N de FF que se conecten de acuerdo a la cuenta final que se desee. 3. Si se conectan N FF, las salidas QN QN-1 ……Q0 representan un número binario de N bits, con QN como el Bit Más Significativo (MSB). 4. Una vez ocurrido el N+1 pulso de reloj, a partir del estado 0, el contador vuelve al estado 0 (es decir todos los FF quedan en 0). 5. Un contador con N FF se denomina contador MOD-2N y realiza una cuenta de 2N-1, antes de regresar a su estado 0. Este contador, en que la salida de un FF excita la entrada de reloj del siguiente se denomina Contador asíncrono porque todos los FF no cambian de estado en sincronía con los pulsos de reloj aplicados; sólo el primer FF responde a los pulsos de reloj los demás deben esperan a que se propaguen las respectivas salidas de los FF. Este hecho genera un retardo entre las respuestas sucesivas de los FF. Este retardo es del orden de 5 a 20 ns por FF. Dada la forma que los FF responden, uno después del otro, en una especie de efecto ondulatorio, estos contadores se conocen también con el nombre de Contador rizado (ripple).
Contadores asíncronos MOD < 2N. El contador asíncrono básico de la figura 8, está limitado a números MOD que son iguales a 2N, donde N es el número de FF. En realidad este valor es el número MOD máximo que se puede obtener usando N FF. El contador básico se puede modificar para producir números MOD menores que 2N, forzando que el contador vuelva a cero antes de finalizar la cuenta de 2N. Una forma de hacer esto es como se muestra en la figura 9.
J0
K0
1
PR
CL
Q0 Q0
J1
Q0
K1
1
PR
CL
Q1 Q1
J2
Q1
K2
PR
CL
Q2 Q2
Q2
1
Fig. 9. Contador Módulo 8 modificado a MOD-6. Sin considerar todavía la compuerta NAND, se tiene que el contador es MOD-8 que contará desde 000 a 111. Sin embargo, la presencia de la compuerta NAND modifica esta secuencia de la siguiente manera. 1. La salida de la compuerta NAND está conectada a las entradas asíncronas CLEAR de todos los FF. Mientras la salida de la NAND sea Alta, no tendrá efecto en el contador (ya que es activa en 0). Sin embargo cuando pase a Baja, borrará todos lo FF (colocará un 0 en todas las salidas Q de cada FF), pasando el contador al estado 000. 2. Las entradas de la compuerta NAND son las salidas de los FF Q1 y Q2 y por consiguiente, la salida de la compuerta NAND pasará al estado Bajo cuando Q1= Q2 = 1. Esta condición ocurrirá cuando el contador pase del estado 101 al 110 en la bajada de reloj 6. La salida Baja de la NAND colocará al contador en 000 en unos pocos nanosegundos. Una vez que los FF retornen al estado 0, la compuerta NAND pasará al estado Alto ya que la condición Q1= Q2 = 1 ya no existe.
Sistemas Secuenciales
7
3. El diagrama de tiempos y la secuencia de conteo se muestran en la figura 10. Q2 Q1 Q2 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0
Pulsos de Reloj
1
2
3
4
5
6
7
8
9
10
11
12
Q0 = 20
0
1
0
1
0
1
0
1
0
1
0
1
Q1 = 21
0
0
1
1
0
0
0
0
1
1
0
0
Q2 = 22
0
0
0
0
1
1
0
0
0
0
Estado de borrado Fig. 10. Tabla de conteo y diagrama de tiempo de contador MOD-6
Aunque el contador pasa al estado 110, permanece allí solo durante algunos nanosegundos antes de pasar al estado 000. De esta forma se dice que este contador cuenta de 000 (cero) hasta 101 (cinco) y luego se reinicia en 000. En esencia omite 110 y 111, de tal forma que pasa por seis estados diferentes por lo que se trata de un contador MOD-6. En general, para construir un contador que inicie una cuenta a partir de cero y que cuente en MOD-X se procede de la siguiente forma: 1. Se busca el menor número de FF de tal forma que 2N ≥ X y se conectan como contador Ripple. Si X = 2N se omiten los pasos 2 y 3 siguientes. 2. Se conecta la salida de la puerta NAND a las entradas asíncronas CLEAR de todos los FF. 3. Se determina cuales FF estarán en el estado Alto a la cuenta de X y se conectan las salidas Qi de esos FF a las entradas de la compuerta NAND.
Contador asíncrono de Décadas y Contadores BCD. Al contador MOD-10 de la figura 11, se le denomina Contador de décadas. De hecho un contador de decenas es cualquier contador que tenga 10 estados diferentes, sin importar la secuencia. A un contador de décadas que cuenta en secuencia de 0000 (cero) a 1001 (9 decimal), también se le denomina Contador BCD, porque solo emplea 10 palabras del código BCD: 0000, 0001, 0010, ……..1001. Para reiterar lo anterior, cualquier contador MOD-10 es un contador de decenas y cualquier contador de decenas que cuente en binario de 0000 a 1001 es un contador BCD.
J0
K0
1
PR
CL
Q0 Q0
J0
Q0
K0
1
PR
CL
Q1 Q1
J0
Q1
K0
1
PR
CL
Q2 Q2
J0
Q2
K0
PR
CL
Q3 Q3
Q3
1
Fig.11. Contador de décadas o contador BCD Los contadores de décadas y en particular los contadores BCD tienen una amplia gama de aplicaciones en las que se deben contar pulsos para luego presentarlos en algún tipo de dispositivo de lectura decimal. Un
Sistemas Secuenciales
8
contador de décadas se emplea frecuentemente también para dividir una frecuencia de pulsos exactamente por 10. Los pulsos de entrada se aplican al FF Q0 y los pulso de salida se toman se toman de Q3 el cual tiene una frecuencia de un décimo de la entrada.
Ejemplo 1. Para el circuito de la figura:
J0
30 Khz
K0
1
PR
CL
Q0 Q0
J0
Q0
K0
PR
CL
Q1 Q1
J0
Q1
K0
1
PR
CL
Q2 Q2
J0
Q2
K0
1
PR
CL
Q3 Q3
Q3
1
Fig. E-1. Circuito del ejemplo 1. 1. Indique el tipo de contador y determine el MOD.
Sol. Se trata de un contador síncrono de cuatro bits que normalmente contaría de 0000 a 1111. Las entradas de la compuerta NAND son Q3 Q2 y Q1 lo cual significa que el contador pasa a cero inmediatamente después que la cuenta llegue a 1110 (14 decimal). De esta forma el contador tiene 14 estados estable y por lo tanto cuenta desde 0000 hasta 1101 siendo entonces un cantador MOD-14. 2. Determine la frecuencia de salida de Q3.
Sol. Como la frecuencia de entrada (reloj) es de 30 Khz y el contador es MOD-14, la frecuencia de salida de Q3 será:
Frecuencia de reloj 30 Khz = MOD − X 14 3. Suponga que el contador está en el estado 0101. ¿Cual será el estado (cuenta) después de aplicar 16 pulsos?
Sol. Como es un contador MOD-14, después de 14 pulsos de reloj este volverá a l punto de partida, es decir transcurridos 14 pulsos el contador estará en 0101, el estado siguiente es 0110 (pulso 15) y por lo tanto al pulso 16 la salida Q3 será 0111. 4. Suponga que el contador se encuentra en 0000. A partir de este estado se aplican pulsos de reloj durante cierto tiempo, transcurrido el cual se detiene el reloj y los FF del contador quedan en la cuenta 0011. ¿Cuántos pulsos de reloj ocurrieron?
Sol. Aparentemente la respuesta es 3 puesto que 0011 es el equivalente binario de 3. Sin embargo con la información proporcionada no es posible determinar si el contador se ha reiniciado o no. Esto significa que pudieron ser 17 pulsos de reloj. Los primeros 14 llevan al contador de regreso a 0000 y los siguientes 3 al valor 0011. De la misma forma pudieron haber transcurrido 31 pulsos (dos ciclos completos y luego tres más) o 57 pulsos, etc.
Sistemas Secuenciales
9
Ejemplo 2 Se requiere que un contador cuente el número de elementos que pasan por una banda transportadora. Se emplea una combinación de una fotocelda y una fuente emisora de de luz para generar un solo pulso cada vez que un elemento cruza la trayectoria. El contador debe tener una capacidad de cuenta de 1000 elementos. ¿Cuantos FF se requieren?
Fuente de luz Contador V Detector
Sol. Es fácil determinar qué valor de N se necesita de manera que, 2N ≥ 1000. Como 29 = 512, 9 FF no serán suficientes. 210 1024, por lo tanto con 10 FF se tendrá un contador que puede llagar hasta 11111111112 =102310. Así se requieren 10 FF para cumplir las especificaciones. Se podrían utilizar más FF, pero sería un desperdicio ya que cualquier FF adicional estaría demás. Ejemplo 3. Construir un reloj digital consiste básicamente en contar pulsos. Sabemos que la alimentación de corriente alterna de la casa es de 220 Volt y 50 Hz. El primer paso sería reducir los 220 V, utilizando un transformador de 220V a 9V (por ejemplo). A la salida de este tenemos entonces 9V y 50 Hz. Para generar una señal cuadrada de 50 Hz. a partir de una señal alterna, existen en el mercado circuitos integrados que permiten hacerlo. Una vez generada la señal cuadrada de 50 Hz, lo que tenemos que hacer es dividir estos 50 Hz por cincuenta para obtener 1 Hz (un pulso por segundo). Luego debemos contar 60 pulsos de 1 Hz para obtener 1 minuto y si contamos 60 minutos tenemos una hora. Se pide diseñar un contador asíncrono MOD-60.
Sol. No existe una potencia entera de 2 igual a 60. La más cercana es 26 = 64. Así un contador con seis FF actuaría como contador MOD-64. El contador debe comenzar de cero cuando llegue a la cuenta de 6010 es decir, 1111002. Por lo tanto las salidas de los FF Q5, Q4, Q3, y Q2 se deben conectar a la entrada de una compuerta NAND cuya salida se debe conectar a las entradas CLEAR de todos los FF del contador.
J0
K0
P
CL
Q5
J0
Q5
K0
1
1
P
CL
Q4
J0
Q4
K0
1
P
CL
Q3
J0
Q3
K0
P
CL
1
Q2
J0
Q2
K0
1
P
CL
Q1
J0
Q1
K0
P
CL
Q0
Q0
1
Fig. E-3. Contador MOD-60
Preguntas de repaso. 1. Una señal de reloj de 20 Khz se aplica a un FF JK con J = K = 1. Cual es la frecuencia de la forma de onda de salida del FF?. 2. ¿Cuantos FF se requieren para que un contador cuente de 0 a 25510? ¿Cual es el MOD de este contador? 3. ¿Cual es la frecuencia de salida del octavo FF de un contador cuando la frecuencia del reloj es 512Khz?. 4. Si el contador anterior se inicializa en 00000000. ¿Cuál es su estado después de 520 pulsos?. 5. Cual será la cuenta de un contador MOD-16, inicializado en 0101, después de 27 pulsos de reloj?
Sistemas Secuenciales
10
3.2 Contadores Síncronos. Los problemas de los contadores asíncronos o de Ripple, se deben a los retardos de propagación acumulados de los Flip-Flop’s, dicho de otra manera, los F-F no cambian de estado simultáneamente en sincronía con los pulsos de entrada. Estas limitaciones se superan con los contadores síncronos, también llamados en paralelo, en los cuales todos los F-F se disparan simultáneamente mediante los pulsos de entrada de reloj.
3.2.1 Contador Síncrono Binario de tres bits. La figura 12 muestra el circuito de un contador síncrono binario de 3 bit (MOD-8) y su diagrama de tiempos. Como se puede observar, este circuito, a diferencia del contador asíncrono de tres bits, requiere de compuertas adicionales para formar el tercer bit. Esto se debe a que dado que los pulsos de entrada se aplican a todos los F-F, se debe emplear algún medio para controlar cuando un F-F debe cambiar de estado y cuando debe permanecer sin cambio ante un pulso de reloj Q0 Q1 1
J0
K0
PR
Q0
J1
Q0
CL
K1
PR
CL
Q1
J2
Q1
K2
PR
CL
Q2
Q2
Q2
Ck Fig. 12 a) Circuito contador Síncrono MOD-8
Pulsos de Reloj
0
1
2
3
4
5
6
7
0
1
Q0 = 20
0
1
0
1
0
1
0
1
0
1
Q1 = 21
0
0
1
1
0
0
1
1
0
0
Q2 = 22
0
0
0
0
1
1
1
1
0
0
Pulso Q2 Q1
Q2
0
1
1
1
1
1
1
0
2
1
0
1
3 4
1 0
0 1
0 1
5
0
1
0
6
0
0
1
7
0
0
0
Secuencia de estados del contador MOD-8
Fig. 12 b) Diagrama de tiempos de contador síncrono MOD-8
En general, comparando la configuración del circuito para el contador síncrono con su contraparte asíncrona de la figura 8, se pueden observar tres diferencias notables:
Las entradas de reloj de todos los F-F están conectadas entre sí de modo que la señal de entrada de reloj se aplica a cada F-F de manera simultánea.
Solo el primer F-F, el LSB (menos significativo) tiene sus entradas J y K conectadas permanentemente a nivel alto. Las entradas de los otros F-F se excitan por alguna combinación de las salidas de los F-F.
El contador síncrono requiere de más circuitería que el asíncrono.
El funcionamiento del circuito es el siguiente. En primer lugar observar que Q0 cambia a cada pulso de reloj, a medida que el contador avanza desde su estado original hasta su estado final, para luego iniciar un nuevo ciclo a partir del estado original. Para conseguir este funcionamiento F-F0 tiene que mantenerse en modo basculación, aplicando constantemente niveles altos en sus entradas J0 y K0. Por otra parte Q1 pasa al estado contrario cada vez que Q0 está en 1. Este cambio se produce en Ck2, Ck4, Ck6 y Ck8. El pulso Ck8 hace que el contador inicie un nuevo ciclo. Para conseguir este modo de operación se conecta Q0 a las entradas de J1 y K1 de F-F1. Cuando Q0 está en 1 y se produce un impulso de reloj, F-F1 se encuentra en modo basculación y, por lo tanto, cambia de estado. El resto de las veces, cuando Q0 es 0, F-F1 está en modo no cambio, quedando en su estado actual. Sistemas Secuenciales
11
Para conseguir que F-F2 cambie de estado en los instantes adecuados, observar que las dos veces que Q2 cambia de estado debe cumplirse la única condición de que tanto Q0 como Q1 esté en nivel alto. Esta condición se detecta mediante una compuerta AND cuya salida se aplica a las entradas J2 y K2 de F-F2. Siempre que Q0 y Q1 está en nivel alto, la salida de la puerta AND hace que las entradas J2 y K2 de F-F2 se pongan a nivel alto y F-F2 bascula en el siguiente pulso de reloj. El resto del tiempo las entradas J2 y K2 de FF2 se mantienen a nivel bajo al igual que la salida de la puerta AND, y F-F2 no cambia de estado.
3.2.2 Contador síncrono binario de cuatro bits La figura 13 a) muestra un contador binario de cuatro bits y la figura 13 b) muestra su diagrama de tiempos. En este caso, el contador se implementa con Flip-Flop’s disparados con flanco negativo. El razonamiento para controlar las entradas JK de los tres primeros F-F, es el mismo que para el caso del contador tres bits del punto 3.2.1. La cuarta etapa, el F-F3 varía solo dos veces en la secuencia. Observar que estas dos transiciones ocurren justo cuando Q0, Q1 y Q2 están a nivel alto. Esta condición se decodifica mediante la puerta AND de forma que cuando se produce un impulso de reloj, F-F3 cambia de estado. En los demás casos las entradas J3 y K3 de F-f3 está a nivel bajo, por lo no se produce cambio Q0 Q1 Q2 1
J0
K0
PR
CL
PR
Q0
J1
Q0
K1
CL
Q1
J2
Q1
K2
PR
CL
Q2
J3
Q2
K3
PR
Q3
Q3
Ck
Fig. 12 a) Circuito contador Síncrono MOD-8
Pulsos de Reloj
Sistemas Secuenciales
0
1
2
3
4
5
6
7
0
1
Q0 = 20
0
1
0
1
0
1
0
1
0
1
Q1 = 21
0
0
1
1
0
0
1
1
0
0
Q2 = 22
0
0
0
0
1
1
1
1
0
0
12
Circuitos Integrados de Contadores Asíncronos Existen varios contadores asíncronos en CI, tanto TTL como CMOS. Uno de ellos es el TTL 74293 (74LS293, etc.). La figura XX muestra el diagrama lógico para el 74293 como aparecería en un libro de datos TTL del fabricante. Parte de la nomenclatura es diferente de la que se ha empleado hasta este momento, pero debe ser fácil averiguar lo que significa. Note los siguientes puntos:
Q0 J0
PR
Q1
Q0
J0
Q0
K0
PR
Q2
Q1
J0
Q1
K0
PR
Q3
Q2
J0
Q2
K0
PR
Q3
CP0 K0
1
CL
CL
1
1
CL
CL
Q3
1
MR1 MR2
CP1
1. El 74293 tiene cuatro flip-flops J-K Con salidas Q0 Q1 Q2 y Q3, donde Q0 Corresponde al LSB y Q4 al MSB. La distribución de los FF es tal que el LSB se encuentra en el extremo izquierdo para satisfacer la convención de que las señales de entrada al circuito aparezcan a la izquierda. 2. Cada FF tiene una entrada CP (Pulso de reloj), que es sólo otro nombre para la entrada CLK. Se puede tener acceso externo a las entradas de reloj para Q0 y Q1 marcadas Como CP 0 y CP1 , respectivamente. Las barras de inversión sobre estas entradas indican que se activan por una TPN.
Q0 Q1 Q2 Q3 CP1 CP0
MR1 MR2
74LS293
3. Cada FF tiene una entrada asíncrona CLEAR activa en bajo, CD. Éstas se encuentran conectadas entre sí a la salida de una Compuerta NAND de dos entradas MR1 y MR2, donde MR denota reiniciación maestra. Ambas entradas MR deben estar ALTAS para borrar el contador y ponerlo en 0000. 4. Los flip-flops Q1, Q2, y Q3 ya están conectados como un contador de rizo de tres bits. El flip-flop Q0 no está conectado internamente a nada. Esto permite que el usuario opte por conectar Q0 a Q1 para formar un contador de cuatro bits, o usar Q0 en forma separada, si así lo desea.
Ejemplo 1 de uso del CI 74ls293. Utilizar el CI contador asíncrono 74LS293 como contador MOD-16 con una frecuencia de entrada de 1 Kz. Determine la frecuencia de salida. Un contador MOD-16 requiere de cuatro FF y por lo tanto se debe conectar la salida Q0 a CP1 , la entrada de reloj del FF Q1. Los pulsos de 10 Khz se aplican a CP 0 , la entrada de reloj de Q0. La frecuencia de salida será de 1/16 de la frecuencia de entrada del reloj.
Q0 Q1 Q2 Q3
10 Khz
CP1 CP0
10/16 Khz
MR1 MR2
74LS293
Sistemas Secuenciales
13
Ejemplo 1 de uso del CI 74ls293. Utilice el CI 74 LS293 como contador MOD-10. Un contador MOD-10 requiere cuatro FF así que necesitamos conectar Q0 como entrada de reloj de Q1 ( CP1 ). Además necesitamos que el contador recicle a la cuanta de 10. Es decir debemos ponerlo a cero cuando llegue a la cuenta de 10102 (1010). Por lo tanto las salidas de Q3 y Q1 se deben conectar a la entrada del circuito de reestablecimiento, cuando las dos pasen a Alto en la cuenta 1010. La salida de la compuerta NAND interna del Chip, colocará la cuenta en cero.
Q0 Q1 Q2
100 Hz
Q3 CP1
10 Khz
MR1 MR2
CP0
74LS293
Contador asíncrono descendente. Los contadores vistos hasta aquí cuentan desde cero hacia arriba, es Q2 Q1 Q2 decir, contadores ascendentes. Es relativamente simple construir 1 1 1 contadores rypple descendentes, los cuales contarán hacia abajo , hasta 1 1 0 cero, a partir de un conteo máximo. Antes de analizar el circuito para un 1 0 1 contador descendente veamos la secuencia de cuenta para un contador Se recicla de tres bits. Q1 Q2 y Q3 representan los estados de salida de FF a medida 1 0 0 que el contador pasa por su secuencia. Se observa que el FF LSB, Q0 0 1 1 cambia de estado, conmuta, en cada etapa de la secuencia como lo hace 0 1 0 el contador ascendente. El FF Q2 cambia de estado cada vez que Q0 pasa 0 0 1 de Bajo a Alto; Q2 cambia de estado cada vez Q1 pasa de Bajo a Alto. Así, 0 0 0 en un contador descendente cada FF excepto el primero, deben cambiar de estado cuando el FF anterior pasa de Bajo a Alto. Si los FF tienen entradas Ck que responden a entradas negativas (de Alto a Bajo) entonces se puede poner un inversor enfrente de cada entrada Ck.; sin embargo, se puede lograr el mismo efecto excitando cada entrada de Ck del FF desde la salida invertida del FF anterior. Esto se muestra en la figura XX para un contador descendente MOD-8.
J0
PR
K0
CL
Q0 Q0
J1
Q0
K1
CL
Q1
J2
Q1
K2
1
1 Pulsos de Reloj
Sistemas Secuenciales
Q1
PR
0
1
PR
CL
Q2 Q2
Q2
1 2
3
4
5
6
7
0
1
Q0 = 20
0
1
0
1
0
1
0
1
0
1
Q1 = 21
0
1
1
0
0
1
1
0
0
1
Q2 = 22
0
1
1
1
1
0
0
0
0
1
14
La aplicación de los contadores descendente no es tan común como las de los ascendentes. Su aplicación principal es en situaciones en las que se debe saber cuándo ha ocurrido un número deseado de pulsos de entrada. En estas situaciones el contador descendente se preestablece con el número deseado y luego se permite que cuente hacia abajo a medida que se apliquen los pulsos. Cuando el contador llega al estado cero, esto se detecta mediante una compuerta lógica cuya salida indica que el número prefijado de pulsos ha ocurrido.
Contadores Ascendentes/descendentes (Up/Down). Teniendo en cuenta lo visto hasta aquí, es posible realizar circuitos contadores asíncronos en los que se pueda programar la forma en que se realiza la cuenta; es cuestión de conmutar debidamente las señales de salida Qi negada y sin negar, hacia la entrada Ck de los siguientes FF. La figura XX muestra un ejemplo de circuito contador ascendente/descendente.
J0
K0
PR
CL
Q0 Q0
J1
Q0
K1
PR
CL
Q1 Q1
J2
Q1
K2
1
1
PR
CL
Q2 Q2
Q2
1
U/D Reset
Fig.
Contador asíncrono Up/Down
Mediante la señal de control U / D (Up / Down) se selecciona el modo de cuenta: para U / D = 1 , la cuenta es decreciente porque selecciona la salida negada de Q, y para U / D = 0 es creciente porque la salida seleccionada es la directa (Qi)
Sistemas Secuenciales
15
