Diseño de Una ALU

DISEÑO DE UNA UNIDAD ARITMÉTICO-LÓGICA SIMPLE SIMPLE

Objetivos: • • • •

•

 Afianzar  Afianzar el conocimiento conocimiento de los dispositiv dispositivos os lógicos lógicos modulares. modulares. Diseñar circuitos combinacionales utilizando lógica modular. Conocer el funcionamiento y diseñar unidades aritméticas lógicas. Utilizar software de diseño en modalidad captura de esquemticos y de simulación. !mplementar circuitos digitales utilizando el software logisim

EQUIPOS Y ELEMENTOS NECESARIOS: •

"oftware de diseño digital logisim

PREINORME: #ealice el diseño de la unidad aritmética lógica que le corresponde seg$n su grup grupo o de trab traba% a%o& o& util utilic ice e bloq bloque ues s bsic sicos os de dise diseño ño como como comp compue uert rtas as&& multiple'ores& multiple'ores& decodificadores& decodificadores& semi(sumadores semi(sumadores y sumadores sumadores completos. completos. )n el preinforme debe e'plicar claramente el diseño *%errquico+ y presentar el diagrama de bloques. ,a unid unidad ad lógi lógica ca a impl implem emen enta tarr debe debe codif odific icar ar los los n$me n$mero ros s util utiliz izan ando do complemento a dos. ,as entradas son dos n$meros a - bits *A y + y la salida es otro n$mero de cuatro bits */+.  Adems se se tienen las entradas entradas de control control *0& 12& 12& 13& 14+ 14+ que sirven sirven para definir definir el tipo de operació operación n a realiza realizar. r. #ecuerde #ecuerde que la A,U debe debe generar generar también también las salidas de acarreo y desbordamiento *C56ut y 6verflow+.

A

B 4

4

M X0 X1

CO OV

X2

4 Z

,as operaciones a realizar por la A,U estn dadas por la siguiente tabla7

T!b"! No # 12 13 14 A,U4 8ara 094 *6peraciones lógicas+ 4 4 ' A or : 4 3 ' A: 3 4 ' A or  3 3 ' ;A 16#  8ara 093 *6peraciones aritméticas+ 4 4 4 A < : 4 4 3 A( 4 3 4 A: < 4 3 3  3 4 4 A= < 3 3 4 3 : = A: 3 3 4 A 3 3 3 A<<3

,a unidad a diseñar depende del residuo *o módulo+ de la suma de los $ltimos dos d>gitos de la cédula de los integrantes del grupo dividido cuatro. "i ? y @ son los $ltimos d>gitos& la unidad a diseñar se calcula as>7 *?<@+ mod -.

$e%!%&'(! )e "! ALU*

Nive" #

i+'%! #

Ci%,'ito ALU )n la figura 3 se muestra una unidad aritmético lógica *A,U+ con - entradas de selección *0& 13& 12& 1+ a 3 bit que funciona con base en la tabla 3& donde 094 realiza las parte lógica y 093 la parte aritmética de la A,U& para 2 entradas *A& + y una salida */+ a - bits.

Nive" 

i+'%!  )n la figura 2 se puede observar la unidad aritmética y la unidad lógica& donde se activar uno u otra dependiendo de la entrada de selección *0+ del multiple'or.  Adicionalmente  Adicionalmente se tiene que la salida de desbordamiento desbordamiento *6@B+ y acarreo de salida *Cout+ solo se activaran para la unidad aritmética& esto se logró con el arreglo de dos multiple'ores como puede verse en la figura.

Nive" . U/i)!) L0+i,! 1LU2 3 bits

i+'%! . )n la figura  se tiene un arreglo de - unidades lógicas una para cada bit de las entr entrad adas as *A& *A& +& +& dond donde e con la ayud ayuda a de un bus bus se agru agrupa pan n los los bits bits que representan la salida.

U/i)!) !%it45ti,! 1AU2 3 bits

i+'%! 3

"e tiene en la figura - una unidad aritmética *AU+ con una salida de - bits esta a su vez est conformado por una AU a cada bit& un acarreo de entrada *Cgen+ y un bloque de incremento *suma 3+ conectados al bit menos significativo seg$n la tabla 2& adems se tiene un indicador de desbordamiento y de acarreo de salida.

T!b"!  6

6#

67

8

4 4 4 4 3 3 3 3

4 4 3 3 4 4 3 3

4 3 4 3 4 3 4 3

 A < :  A (   A: <   A =  < 3 : = A:  A  A<<3

Nive" 3

U/i)!) L0+i,! 1LU2 # bit

i+'%! 

A/ 9/ C+e

i

 A  A  4  A  A  A  A

4 4 4 4 3 4 4 3

      4 

4 3 4 4 3 3 4 4

)l circuito de la figura  representa las funciones lógicas pedidas en la tabla 3& donde dependiendo de las entradas de *12 y 13+ sin importar el valor de 1 se escoge la operación requerida.

U/i)!) !%it45ti,! 1AU2 #bit

i+'%! ; ,a figura E se observa como est conformada la unidad aritmética& donde las entradas del multiple'or estn acondicionada a los valores *An y n+ de la tabla 2& una entrada de acarreo *Cin+ y un valor de incremento *i+& también se tienen dos sumadores para realizar las operaciones mencionadas en dicFa tabla.

Ci%,'ito C+e/

i+'%! < )l circuito de la figura G satisface los valores de la columna Cgen de la tabla 2 para completar y Facer postile las operaciones indicadas& indicadas& cabe mencionar que los valores dicFos son sumados a la AU del bit menos significativo.

Ci%,'ito i/,%e4e/to 1=#2

i+'%! >

)n la figura H se tiene el circuito que ayuda a completar la operación de sumar 3 al bit menos significativo& este se necesitó para poder satisfacer las operaciones de la columna / de la tabla 2 ya que el Cgen en este caso no era suficiente para realizar las e'presiones7 A=<3 y A<<3