INFORME PRÁCTICA 3: ALU, MULTIPLICADOR Y CONTROL DE CERRADURA
INTEGRANTES Marly R. Valverde V. Merly R. Martinez M. Freddy A. Chavarro F. Jaime E. Fals. M.
PRESENTADO A: ING. FERNANDO A. URBANO M.
CIRCUITOS DIGITALES I INGENIERÍA ELECTRÓNICA Y TELECOMUNICACIONES FIET UNIVERSIDAD DEL CAUCA 2010
2. RESUMEN En esta práctica; como en prácticas anteriores se utilizo como herramienta básica el software Quartus II de Altera facilitando el diseño para la realización de este laboratorio; teniendo en cuenta un previo análisis de la descripción textual y las especificaciones del funcionamiento deseado (Algebra de Boole, tablas de verdad, circuito secuencial, maquinas de estado, biestables a usar) para cada uno de los puntos a desarrollar. A continuación se implementaron los ejercicios dados en la FPGA obteniendo como resultado el diseño y simulación de ellos mismos (Diseño de control de las operaciones de la unidad aritmético lógica (ALU) de 8 bits, Diseño del Multiplicador de 8bits, Diseño del control de cerradura).
3. TABLA DE CONTENIDO
2.
RESUMEN………………………………… RESUMEN………………………………………………………………… ………………………………………………….... …………………................. CONTENIDO…………………………………………………………................... ……………………….............................. 3. TABLA DE CONTENIDO………………………………… 4. INTRODUCCION………………………… INTRODUCCION…………………………………………………………… ………………………………………………………………. ……………………………. 4.1 Diseño de control de las operaciones de la unidad aritmético lógica (ALU) de 8 bits………... 8bits…………………………………………………………………… … 4.2 Diseño del Multiplicador de 8bits………………………………………………………………… 4.3 Diseño del control de cerradura……………………………………………………… cerradura…………………………………………………………………….. …………….. OBJETIVOS……………………………………………………………………… ……………………………………………………….. ……………………….. 5. OBJETIVOS……………………………………… 6. DISCUSIÓN DE RESULTADOS………………………………………………………………………… Punto A…………………………………………………………… A………………………………………………………………………………………………… ………………………………………. …. Punto B…………………………………………………………… B…………………………………………………………………………………............. …………………….......................... Punto C………………………………………………………… C……………………………………………………………………………………………… …………………………………………. ……. 7. CONCLUSIONES………………… CONCLUSIONES…………………………………………………… ……………………………………………………………………… …………………………………… REFERENCIAS……………………………………………………… …………………………………………………………………… …………………………………… 8. REFERENCIAS………………………
2 2 2 3 3 4 6 6 6 8 10 22 23
4. INTRODUCCIÓN Los sistemas digitales tienen de acuerdo a su funcionalidad un comportamiento en diferentes estados. El diseño de estos dispositivos consiste en describir los estados del sistema de tal manera que se cumpla con los requerimientos establecidos por el cliente. En este caso se simularon tres diseños digitales, un control de la unidad aritmético lógica, un multiplicador de 8bits y un control de cerradura donde se tuvo en cuenta el concepto de maquinas de estado, circuitos secuenciales y procedimiento requerido para la implementación, utilizando flip flops tipo D, que son los mas adecuados para estos tres sistemas.
4.1 Diseño de Control de las Operaciones de la Unidad Aritmético Lógica (ALU) de 8bits. En computación, la Unidad Lógica Aritmética (ALU), o Arithmetic Logic Unit (ALU), es un circuito digital que calcula operaciones aritméticas (como suma, resta, multiplicación, etc.) y operaciones lógicas (si, y, o, no), entre dos números. Las operaciones de una ALU son controladas a través de tres puertos dispuestos para la selección de estas. Para seleccionar una operación se requiere asignar a estos puertos el valor correspondiente al número de la operación que se desea realizar con la ALU. La selección de estas operaciones también puede ser manejada por un sistema de control que permita seleccionar la operación. Para el sistema de control de operaciones de la ALU se ideo lo siguiente: Cada operación va hacer representada por un estado, estos estados serán llamados OP1,OP2,OP3,OP4,OP5,OP6,OP7 y OP8 que corresponden a la operaciones de 0 a 7 respectivamente a continuación se muestra una tabla con el numero de operación el nombre asignado, la descripción de esta y el valor binario.
NUMERO 0 1 2 3 4 5 6 7
NOMBRE
DESCRIPCION
VALOR BINARIO
OP1 OP2 OP3 OP4 OP5 OP6 OP7 OP8
Complemento de A A and B Transferencia de A A or B Decremento de A Suma Resta Incremento de A
000 001 010 011 100 101 110 111
TABLA 1. Descripción de Estados
Se utilizan dos señales que permiten cambiar de una operación a otra, estas señales son:
A: Señal para avanzar en una operación, es decir para seleccionar la siguiente operación de acuerdo a la tabla anterior.
R: Señal para retroceder en una operación, las señales A y R como ya se dijo cambian de operación avanzando o retrocediendo respectivamente cuando estas se activan como se describe a continuación:
A = 1 Es activo
R = 1 Es activo
De acuerdo a como se activan las señales el diagrama de estados es el siguiente:
Diagrama de Estados
A continuación se muestra la tabla de verdad para el estado siguiente, obtenida a partir del diagrama de estados.
ESTADO SIGUIENTE
ESTADO ACTUAL Q2 Q1
OP1 OP2 OP3 OP4 OP5 OP6 OP7 OP8
AR = 00
AR = 01
AR = 10
AR = 11
Q0 D2 D1 D0 D2 D1 D0 D2 D1 D0 D2 D1
D0
0
0
0
0
0
0
1
1
1
0
0
1
0
0
0
0
0
1
0
0
1
0
0
0
0
1
0
0
0
1
0
1
0
0
1
0
0
0
1
0
1
1
0
1
0
0
1
1
0
1
1
0
1
0
1
0
0
0
1
1
1
0
0
1
0
0
0
1
1
1
0
1
1
0
0
1
0
1
1
0
1
1
0
0
1
1
0
1
0
1
1
1
0
1
1
0
1
0
1
1
1
1
1
1
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
TABLA 2.Tabla de Verdad para el Estado Siguiente ECUACIONES DE ESTADO SIGUIENTE
Aplicando algebra booleana se encontraron las siguientes ecuaciones:
(t+1) = ( ) ( ) Q2 (t+1) =
) + (
Q2 (t+1) =
) + ( (
) + ( ( Q0 (t+1) = )+ Q0 (t+1) = Q1 (t+1) =
4.2 Diseño del Multiplicador de 8bits Es un circuito digital capaz de multiplicar dos palabras de 8bits para obtener un resultado de 8bits. A veces el tamaño del resultado está limitado al mismo tamaño que las entradas. Los multiplicadores combinacionales son aquellos operadores que permiten realizar la operación de la multiplicación mediante circuitos combinacionales, esto es, sin que exista la posibilidad de realimentación o de almacenamiento de la información. El multiplicador que se ha implementado es un multiplicador por sumas y desplazamientos utilizando sumadores completos (basado en Full Adders).
El método de multiplicación por sumas y desplazamientos tiene una implementación combinacional prácticamente directa.
En algunos sistemas se tienen limitaciones de hardware, como es en el caso del multiplicador de 8 bits, el cual solo tiene 8 bits de entrada para asignar datos. Cuando se requiere utilizar este tipo de entradas para asignar valores a diferentes variables del sistema, es necesario hacer uso de registros que permitan almacenar datos que posteriormente se pueden utilizar en operaciones. Para el multiplicador de 8 bits se implementó un registro de 8 bits.
4.3 Diseño del Control de Cerradura La seguridad es parte fundamental de la vida de las personas y es una de las cosas por las cuales hay más preocupación, y buscar la manera de tener la mejor seguridad conlleva a realizar sistemas que se encarguen de proporcionarla. Para el caso de la electrónica digital es posible crear sistemas de contraseñas para restringir el acceso a lugares que requieren de personal autorizado. El diseño que se presenta a continuación consiste en un control de una cerradura para brindar seguridad. Este debe cumplir con los siguientes requerimientos: Solicitar un número de acceso de 4 dígitos para activar o desactivar la cerradura, permitir realizar el cambio de la contraseña e indicar al escribir el cuarto digito si la contraseña es correcta o no. Se establecieron 4 estados denominados D1, D2, D3 y D4, que significan digitación del número de turno de 1 a 4. Los valores binarios de los 4 estados son los siguientes D1 = 00 D2 = 01 D3 = 10 D4 = 11 Algunos elementos requeridos para pensar en el diseño y escoger los estados son: Memorias de 4 dígitos de 3 bits: Son dos memorias basadas en flip flops tipo D, en las cuales se escribe la clave ingresada por el usuario, una de ellas guarda la contraseña de acceso y la otra se utiliza para intentar activar la cerradura. Estas memorias poseen un selector para indicar que cifra será modificada. Comparador de 4 dígitos: Consiste en un circuito basado en compuertas XNOR para determinar si dos números de 4 cifras son iguales, donde cada cifra es de 3 bits. Con los dos módulos mencionados se construye el Comparador de dos Claves, que está compuesto por las dos memorias, el comparador de 4 dígitos y un selector de memoria que tiene como función habilitar para escritura la memoria de intentos o la memoria de contraseña, este selector requiere de una señal para cambiar de memoria.
Control para botón Enter: Consiste en un circuito con 2 flip flops tipo D que detectan el momento en que se presiona físicamente el botón Enter, generando una señal llamada E que se sincroniza con la señal de Reloj, la cual indica que Enter fue presionado cuando E=1. El estado inicial es D1. Para el cambio de estados se tiene en cuenta que cuando el usuario escribe un digito y al presionar el botón Enter, este digito es guardado en la memoria justo antes de pasar al siguiente estado, pero cuando se digita el cuarto número en el estado D4 y se presiona Enter, solo se guarda el cuarto digito la primera vez que Enter es presionado. Esto quiere decir que para pasar a los estados D2, D3 y D4 a partir de D1, es necesario guardar un digito, es decir presionar Enter después de escoger un número. Una vez guardado el cuarto digito, se habilita una señal que indica el final del ciclo, esta se usa para habilitar la comparación de la clave ingresada con la clave de contraseña, que está representada por la letra C, y a la vez es una señal que interfiere en los cambios de estado. Se ideó permitir el cambio de estado de D4 a D1 cuando la clave es correcta y se presiona Enter, lo cual también permite realizar el cambio de contraseña, habilitando a la vez una señal llamada cm (cambio de memoria) que habilita la memoria de la contraseña para escritura. Con esto se permite escribir una nueva contraseña ya que para realizar el ciclo completo del control de cerradura se requiere guardar dígitos como se explicó en el párrafo anterior. Si el estado es el inicial (D1) y E=1 el estado siguiente será D2, de la misma manera cuando el estado actual es D2 y E=1 el estado siguiente será D3 y cuando el estado actual es D3 y E=1 el estado siguiente será D4; pero cuando el estado actual es D4 y si C=0 (Clave incorrecta) y E=1 el estado siguiente será D4, y cuando el estado actual es D4 y si C=1 (Clave correcta) y E=1 el estado siguiente será D1. Por último si se presiona Enter en cualquier momento, independiente del estado actual entonces el estado siguiente será D1. A continuación se muestra el diagrama de estados:
Diagrama de Estados
De acuerdo a este diagrama de estados, la tabla de verdad es la siguiente
ESTADO ACTUAL
D1 D2 D3 D4
ESTADO SIGUIENTE EC=01 EC=10 Q1 Q0 Q1 Q0
EC=00 Q1 Q0
EC=11 Q1 Q0
Q1
Q0
0
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
1
0
1
0
1
0
1
0
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
TABLA 3. Tabla de Verdad de Estados
FUNCIONES DE ESTADO SIGUIENTE
( ) E + Señal Guardar g La señal guardar se activa cuando se presiona el botón enter y se está solicitando un digito para ingresar. Sea F la señal que indica en qué momento se han digitado los cuatro números y ésta se activa cuando se está solicitando el cuarto numero y se presiona enter. Cuando presiona enter y la señal f no es activa osea cuando se están solicitando los números, se permite guardar esto quiere decir que una vez digitado el cuarto numero se bloquea la señal guardar Con esta explicación la tabla de verdad para la señal G es la siguiente:
E
F
G
0
0
0
0
1
0
1
0
1
1
1
0
TABLA 4. Tabla de verdad de la Señal Guardar
La señal F es un estado por eso se utiliza un Flip Flop. Se estudia de acuerdo al estado de la maquina principal en que momento se activa y se desactiva. De acuerdo a la explicación anterior cuando el estado actual de F=0 el estado siguiente para F es 1 si se está en el estado actual principal D4 y E=1 cuando la señal.
Estados señal F 000
001
010
011
100
101
110
111
D
D
D
D
D
D
D
D
0
0
0
0
0
0
0
0
1
1
0
0
0
1
0
0
0
1
F
TABLA 5.Señal de Estado Final
5. OBJETIVOS
Consolidar las diferencias entre sistemas combinacionales y secuenciales y con ello identificar los biestables necesarios a usar. Diseñar a partir de las limitaciones que tenemos con el hardware, en este caso la FPGA debido a que en esta solo se cuenta con 8 switches. Familiarizarse con el diseño y la construcción de maquinas de estado finitas. Entender las instrucciones básicas para el funcionamiento de los puntos dados en la práctica
Obtener más destreza en el uso de la herramienta Quartus II de Altera para el desarrollo, análisis e implementación de circuitos digitales.
6. DISCUSIÓN DE RESULTADOS Punto A. Diseño de Control de las Operaciones de la Unidad Aritmético Lógica (ALU) de 8bits.
Figura 1. Alu 8bits con Control de Operaciones
En la figura 1 se muestra el circuito principal de la ALU de 8 bits con control de operaciones. Ya que la ALU es de 8 bits y se tiene limitaciones de hardware debido a que se dispone solo de 8 bits de entrada de datos, se tiene un registro de 8 bits que se conecta en sus entradas las entradas disponibles del circuito principal y en sus salidas la entrada A de la ALU. Esto permite almacenar la variable A en un Registro. Se puede ver que la entrada B de la ALU se conecta directamente a la entrada de datos del circuito principal. El control de operaciones conecta sus salidas con la entrada de selección de operaciones de la ALU.
Figura 2. Alu 8Bits
La figura 2 muestra el diagrama circuital de la ALU de 8 bits, se observa que se compone para cada bit de salida de 3 subcomponentes, el circuito lógico, el circuito aritmético y el sumador completo. Para 8 bits se conectan en cascada 8 ALUs de 1 bit a través de los acarreos de los sumadores completos (Full Adders). En las figuras 3, 4 y 5 se muestran los diagramas circuitales del circuito aritmético, el circuito lógico y el Full Adder.
Figura 3. Circuito Aritmético
Figura 4.Circuito Lógico
Figura 5. Full Adder
En la figura 6 se ve el diagrama circuital del decodificador 7 segmentos utilizado para visualizar los resultados de las operaciones y el numero de operación que se encuentra realizando la ALU.
Figura 6. Decodificador 6 Segmentos (BCD)
Figura 7. Registro de 8bits
En la figura 7 se muestra el circuito de un registro de 8 bits basado en flip flops tipo D. Se observa que la señal de entrada Guardar se conecta a las entradas de reloj de los flip flops para realizar la función que su mismo nombre los dice: Guardar, pues guarda la entrada D en los flip flops cuando se detecta un flanco de subida en Guardar.
Figura 8. Control para Botones Avanzar y Retroceder
Se requirió implementar un control para los botones de avanzar y retroceder, ya que si conectamos estos botones directamente al circuito encargado del funcionamiento de la máquina de estados, tal vez no funcione correctamente debido a los rebotes que se puedan presentar. Este control se encarga de detectar el momento en que se presiona un botón; inicialmente un primer flip flop tipo D que está configurado para comportarse como divisor de frecuencia de 1 bit, se encuentra en el estado Q1=0, este valor cambia a Q1=1 al recibir un flanco de subida en su entrada de reloj. Precisamente se ve que en ambas entradas de los botones se conecta un inversor que convierte un flanco de bajada en un flanco de subida, haciendo que cuando un botón sea presionado el flanco de subida aparezca en la entrada de reloj del flip flop, guardando en este la salida Q1=1. Luego de guardar en una memoria el evento de presionar un botón, este evento pasa a ser detectado por otro flip flop que se encarga de sincronizar el botón y la máquina de estados. El segundo flip flop tiene en su entrada D una compuerta And que habilita la detección del evento, cuando su salida es Q2=0, esto lo hace a través del inversor conectado a la salida Q2 y a una entrada de la compuerta And. Se ve en la figura 8 que también se sincroniza la señal Q2 con el reloj a través de la entrada de reloj CLK, ya que este flip flop responde a sus cambios. Finalmente también es necesario reiniciar el primer flip flop para permitir la detección de un nuevo pulso del botón. La figura 9 presenta el control de operaciones de la ALU. Observando el circuito se puede ver que se incluye l control de los botones para obtener un correcto funcionamiento del bloque SeñalesD que es el encargado de obtener el estado siguiente. En este módulo también se incluye un divisor de frecuencias que permite obtener una frecuencia cómoda para el usuario, en este caso es de aproximadamente 3hz, éste módulo se explica más adelante. Los tres flip flops de este bloque entregan el valor del estado de la máquina de estados principal.
Figura 9. Control de Operaciones de la ALU
La simulación del control de la ALU se muestra a continuación:
Al inicio se activa la señal guardar almacenando el valor 4 en la memoria A, luego se activa la señal AVANZAR para cambiar de operaciones, además por cada pulsación de avanzar se cambia el resultado en los displays. El formato visualizado para los displays en esta simulación es “gfedcba”, siendo las letras de a a g las correspondientes a los segmentos del display 7 segmentos. Se puede notar el cambio de los displays en el momento de activar en bajo las señales AVANZAR y RETROCEDER.
PUNTO B. Diseño del Multiplicador de 8bits
Figura 10. Registro de 8bits
La figura 10 presenta el registro de 8 bits utilizado para guardar el valor de la variable A del multiplicador de 8 bits.
Figura 11. Full Adder
El full Adder mostrado en la figura 11 es utilizado en el sumador de 8 bits mostrado en la figura 14. El sumador de 8 bits está basado en Full Adders y se utiliza para realizar la operación multiplicación con la técnica de sumas y desplazamiento de bits.
Figura 12. Suma de Producto
Figura 13.Multiplicador
El módulo Suma de Producto de la figura 12, se encarga de realizar la técnica de sumas y desplazamiento de bits, para ello deben sumarse los bits de una suma anterior con una multiplicación de un vector A por un bit B. Sus salidas son: el bit menos significativo que pasa a formar parte del resultado de la multiplicación principal, un vector resultante de la suma que se envía a otro módulo Suma de producto como suma anterior, y un bit de acarreo que también se envía al siguiente módulo Suma de producto. Estos dos últimos se envían al siguiente módulo para realizar la siguiente suma y actualizar el resultado para la siguiente multiplicación del vector A por el bit B siguiente. En la figura 13 se muestra el Multiplicador de 8 bits utilizando el módulo suma de producto y en la figura 14 el sumador de 8 bits.
Figura 14. Sumador de 8 bits
Figura 15. Multiplicador de 8 bits
Finalmente en la figura 15 se observa el circuito principal del multiplicador de 8 bits utilizando el registro de 8 bits y entregando al módulo de multiplicación las entradas A y B. Los resultados se muestran en 4 display 7 segmentos.
La simulación del multiplicador de 8 bits se muestra a continuación:
Al igual que en la ALU de 8 bits, en el momento que se activa la señal guardar, se guarda el valor de entrada A en la memoria y al cambiar el valor de A se cambia el resultado en los displays ya que se multiplica la memoria por el valor de la entrada.
PUNTO C. Diseño del control de cerradura
Figura 16. BCD
En la figura 16 se muestra el diagrama circuital del decodificador 7 segmentos utilizado para mostrar el estado en el control de la cerradura. Al igual que en el control de operaciones de la ALU también se requiere de un divisor de frecuencias para obtener una frecuencia cómoda para el control de los botones y de la máquina de estados. Un flip flop se puede comportar como un divisor de frecuencias si se conecta la entrada D con la salida Q a través de un inversor. Para obtener un divisor de frecuencias con una frecuencia de salida de aproximadamente 3 hz a partir de una frecuencia base de 50 Mhz, se requiere conectar 24 flip flops tipo D tal como se muestra en las figuras 17 y 18.
Figura 17. Divisor de Frecuencia de 4bits.
Figura 18. Divisor de Frecuencia de 24 bits.
El comparador de 3 bits se diseñó para comparar dígitos de 3 bits. Este que se presenta en la figura 19 utiliza compuertas xnor y su salida es activa en alto cuando los dos dígitos son iguales. Este es utilizado también para comparar 4 dígitos de 3 bits como lo muestra la figura 20.
Figura 19. Comparador de 3 bits
Figura 20. Comparador de 4 Dígitos de 4 bits
Figura 21. Demux 1 a 4
El demux de 1 a 4 también es requerido para permitir seleccionar un digito de una memoria de 4 dígitos en el cual se va a escribir. A continuación en la figura 21 se muestra un registro de 3 bits que permite almacenar un digito.
Figura 22. Registro de 3Bits.
Conectando el demux de 1 a 4 y 4 registros de 3 bits como se muestra en la figura 23, se obtiene una memoria de clave. Esta permite escoger el dígito que se va a modificar con la señal dirección y la señal guardar.
Figura 23. Memoria de Clave.
Figura 24. Comparador de Claves.
Al unir los dos módulos de memoria de 4 dígitos y el comparador de dos números de 4 dígitos, se forma un comparador de memorias. El comparador de memorias implementado se muestra en la figura 24, éste permite seleccionar en que memoria se va a escribir un dígito. La señal guardar para esta memoria es habilitada mientras no se llega al final del ciclo y se presione Enter. Y la señal F es activada después de guardar el cuarto bit. La figura 25 muestra el circuito de la señal F y Guardar.
Figura 25. Señal de Guardar.
Para el control de cerradura se implemento el control para el botón Enter tal como se hizo con los botones de la ALU, la figura 26 muestra el control de esta señal.
Figura 26. Control del Botón Enter.
El módulo de control para los estados siguientes se muestra en la figura 27. Este módulo se utiliza para el control de la cerradura presentado en la figura 28.
Figura 27. Señales D.
Figura 28. Control de Cerradura.
Figura 29. Sistema de control de Cerradura.
Finalmente está Circuito principal del sistema del control de cerradura mostrado en la figura 29. Se observa que el botón Enter es controlado para evitar rebotes, la frecuencia de 50 Mhz se divide a aproximadamente 3hz, las señales Guardar y la señal Digito se envían al comparador de claves para escribir en las memorias, el valor del estado que se encuentra en la salida del control de cerradura se envía a la entrada dirección del comparador de claves indicando que digito se va a modificar. El estado es mostrado por medio de un display 7 segmentos.
La simulación del control de cerradura se muestra a continuación:
Se observa que al presionar 4 veces Enter se guarda 4 ceros “0000”, y ya que esta es la contraseña por defecto, entonces se activa la señal Cout indicando que la clave es correcta y permitiendo el acceso al final del ciclo que es indicado por la señal Fout, y luego de esto al presionar Enter otra vez, Mout se activa indicando que se va a escribir en la memoria de contraseña.
Se tiene a continuación otra simulación para el caso de escribir la clave incorrecta. Se observa que la clave digitada es “0010” que no es igual a la contraseña por defecto “0000”, por eso al presionar Enter para guardar el cuarto digito, se activa la señal de Error.
DE es la salida del display que indica el número de cifra de la clave que se va a
“
”
modificar.
7. CONCLUSIONES 1. Para cambiar de operaciones en un a ALU se puede realizar de diferentes maneras una de las cuales es avanzando en el número de operación o retrocediendo. Si un maquina que utiliza una ALU requiere de una operación de esta con el diseño implementado puede tener dicha operación avanzando el número de veces equivalentes al número de la operación requerida partiendo desde la operación 000.
2. Para poder realizar una operación en un sistema que tiene limitaciones en los puertos de entrada, como es el caso del multiplicador de 8bits que solo cuenta con 8bits de entrada que permiten ingresar datos; es necesario implementar un registro del tamaño de la entrada en el cual se almacenen un valor ingresado por el usuario.
3. En el diseño del sistema de cerradura fue necesario implementar algunas señales internas como maquinas de estado, debido a que estas cambian por efectos de funcionamiento al realiza cambios de estado del sistema principal.
4. Para tener un desarrollo optimo de un sistema diseñado con maquina de estados es importante realizar a cabalidad los pasos sugeridos por los diseñadores.
5. Cuando se diseña un sistema es más cómodo realizar módulos para funcionamientos internos de tal manera que estos se comporten como subcomponentes de los cuales su función depende de las señales principales, es decir las señales internas del sistema principal tanto entradas como señales adicionales requeridas.
8. REFERENCIAS [1] Internet: http://www.angelfire.com/al2/Comunicaciones/Laboratorio/multiple.html http://es.wikipedia.org/wiki/Unidad_aritm%C3%A9tico_l%C3%B3gica
[2] Urbano M., Fernando A. Notas de clase. Circuitos Digitales I. Departamento de Telemática, FIET. Ingeniería Electrónica y Telecomunicaciones. Universidad del Cauca. Popayán, Colombia. Mayo de 2010. [3] PRACTICAL PROGRAMMABLE CIRCUITS - James D. Broesh AP. Academic.
