Conversor A/D de Doble Rampa de 8 Bit’s Laboratorio de diseño lógico. Facultad de Ingeniería. Universidad Rafael Urdaneta. Maracaibo. Venezuela.
EXTRACTO El conv conver erti tido dorr A/D A/D es el únic único o elem elemen ento to tota totalm lmen ente te indisp indispens ensabl able e en un sistem sistema a de adqui adquisic sición ión de datos. datos. Además el por si solo puede constit tituir un SAD. Gen General eralm mente ente suele uele ser ser el mas caro aro de todo todos s los los elementos que constituyen el SAD aunque, por supuesto, su precio depende de la calidad de las prestaciones que se le pidan. Estas serán: la exactitud, que depende de los errores que se produzcan y de la resolución (numero de bits), y la velocidad. A nivel de elemento de circuito, el A/D se cara caract cter eriz iza a por por una una entr entrad ada a anal analóg ógic ica, a, una una sali salida da digital y varias señales de control y alimentación.
OBJETIVOS • • •
Estudio de: Descripción de la lógica de funcionamiento de conversor Descripción de los bloques principales Medidas de las principales señales en el circuito
MATERIALES MATERIALES UTILIZADOS •
• •
Unidad básica para sistema IPES (Unidad de alimentación mod. PS1PSU/EV PSU/EV,, Caja Caja de soport soporte e de los módulo módulos s mod. mod. MU/EV MU/EV,, Unida Unidad d de control individual mod. SIS1/ SIS2/ SIS3) Osciloscopio Generador de funciones
BASES TEÓRICAS La figura muestra el esquema de bloques que realiza un conversor A/D de doble rampa. A continuación se describen las dos secciones principales: La primera, en la cual la señal de entrada se integra por un intervalo de tiempo constante To determinado por una red secuenciadora en base a la frecuencia de reloj: La segund segunda, a, en la cual cual el conta contador dor cuent cuenta a un numero numero de impuls impulsos os proporcional a la tensión de entrada Vi. •
•
Como se ha dicho antes la tensión de entrada Vi se integra por un intervalo de tiempo equivalente a To To por lo que la tensión en la salida del bloque integrador resulta igual a:
Al termino del intervalo de tiempo To, el conmutador conmuta de la tensión de entrada Vi a la tensión de referencia VREF; esta tensión de referencia se integra a su vez dando origen a una rampa decreciente de igual duración de T2, Durante el intervalo T2 la lógica de control esta habilitada y los impulsos de reloj pueden alcanzar el contador. contador. El ciclo se interrumpe en lo que la salida del integrador alcanza el valor cero (el paso para el cero se señaliza con el bloque comparador). Este evento bloq bloque uea a la cuen cuenta ta en curs curso o y prep prepar ara a el sist sistem ema a para para una una nuev nueva a conversión. A través del análisis del funcionamiento se entiende como exista una proporcionalidad directa entre el numero de impulsos contados por el contador y la tensión Vi por convertir; de hecho, cuanto más elevada es Vi, mayor será el valor de la tensión de salida del integrador tras un tiempo T0 y, en consecuencia, mayor será el intervalo de tiempo T2 requerido para situar en cero la tensión de salida del integrador. integrador.
RESULTADOS
ANALISIS DE LOS RESULTADOS Al comienzo de la parte practica del laboratorio se conectaron los puentes J1 y J2, se situó el interruptor RANGE INPUT OUTPUT en la posición 0-8V, se sumini suministr stro o a la entrad entrada a ANALOG ANALOG INPUT INPUT una señal señal conti continua nua de ampli amplitud tud equivalente a 3V. En la pregunta Q1 se tomo la opción 4 debido a que la tensión de entrada Vi se integra por un intervalo de tiempo equivalente a To To.. Luego se situó el interruptor S10 en posición ON. Se pudo notar que el componente que presentaba un comportamiento anómalo era la señal de salida del bloque de CLOCK ya que se atenuaba. Se situó el interruptor S20 en posición ON y se noto que todos los bits de salida permanecían encendidos. Se situó de nuevo el interruptor S20 en posición OFF y el interruptor 12 en ON. Se noto que el bit de sali salida da LSB LSB no func funcio iona naba ba corr correc ecta tame ment nte e así así que que de ahí ahí prov proven enía ía el comportamiento anómalo. anómalo. Se situó de nuevo el interruptor S12 en posición OFF y el S16 en ON. Notamos que la señal de salida del integrador se anulaba.
Bibliografía: Lógica Digital Digital y Diseño de Computadores. Autor: Morris Mano. Editora Prentice/Hall Prentice/Hall Internacional, 1989
CONCLUSIONES Francisco Cugno: Al realizar la práctica de Conversor de A/D de doble rampa se logro describir la lógica de funcionamiento del conversor y aprender la descripción de los bloques principales. Al final de la practica podemos decir que este tipo de inversor tiene una buena linealidad y precisión. La ventaj ventaja a mas mas import important ante e que este tipo tipo de conve converso rsorr presen presenta ta es su insensibilidad a los efectos de ruido y perturbaciones en la red. Los errores res
y
las
incertidu idumbres res
del
comparador
de
cero
están
automaticmente tanto durante la rampa ascendente como durante la descendente.
Conclusión Jonathan Chourio. 19138554 Finalizada la practica y habiendo cumplido los objetivos puedo decir que Este Este tipo tipo de conv conver erso sore res s comp compar aran an el tiem tiempo po nece necesa sario rio para para carg cargar ar el condensador mediante la corriente suministrada suministrada por la tensión tensión a medir, medir, con el tiempo necesario para descargarlo hasta el nivel inicial mediante una corriente conocida generada por la fuente de referencia.
República Bolivariana de Venezuela Ministerio del Poder Popular para la Educación Superior Universidad Rafael Urdaneta Escuela de Ingeniería Asignatura: Laboratorio de Diseño Lógico Profesor: Claudio Bustos
Práctica
-
Integrantes: CUGNO Francisco CI: 19.211.863 - CHOU CHOURI RIO O Jona Jonath than an.. 1913 191385 8554 54 - FERR FERRER ER Andr Andrea ea 19. 19.9 988. 88.882 882 - Raul
Maracaibo, 20 de julio de 2009
