SEP
SNEST
DGEST
Dirección General de Educación Superior Tecnológica Instituto Tecnológico Superior de Champotón
Ingeniería en Sistemas Computacionales NOMBRE:
MATRICULA:
Br. Rosendo Yohan Hernández.
091080036
Br. Eduardo Lira Parrao
071080131
Br. Jorge Adan Gil Quiab
091080021
Br. José Antonio Tax Sales
091080045
Br. Fernando Ivan Tun Cortez
091080062
NOMBRE DEL CURSO:
NOMBRE DEL PROFESOR:
Arquitectura de Computadoras
Eduardo González Ehuan
TEMA: Análisis de componentes
ACTIVIDAD: Investigación sobre las arquitecturas de CPU(RISC vs CISC)
(CPU)
1
FECHA: 06/09/2011
Champotòn, Campeche a 24 de Agosto de 2011. Ingeniería En Sistemas Computacionales
5 Semestre
Grupo
A
“
”
Contenido Tipos De Arquitecturas ............................................................................................ 3 VLSI ..................................................................................................................... 3 Arquitectura RISC ................................................................................................ 3 Arquitectura CISC ................................................................................................ 3 Características de las CPU ..................................................................................... 4 Arquitecturas CISC.................................................................................................. 5 Arquitecturas RISC.................................................................................................. 5 RISC frente a CISC: ................................................................................................ 6 Objetivos de RISC ................................................................................................... 7 Bibliografía .............................................................................................................. 8
2
Ingeniería En Sistemas Computacionales
5 Semestre
Grupo
A
“
”
Tipos De Arquitecturas VLSI Las CPU de la época tenían sus componentes distribuidos en varios procesadores. Esto traía consigo la una baja del rendimiento derivado de la lentitud de las transferencias de datos entre los distintos componentes de una CPU. El surgimiento de las arquitecturas VLSI (Very Large Scale Integration) representan la posibilidad de mejorar esta situación, al permitir la integración de un número muy alto de transistores en un procesador. Este hecho representaría un incremento inmediato de las velocidades de procesamiento, al disminuir el tiempo de las transferencias de datos entre subcomponentes de una CPU.
Arquitectura RISC Y si por un lado CISC representó lo que estaba haciendo la corriente principal en el desarrollo de arquitecturas de computadores, RISC representó a la tendencia precisamente contraria, que entendía que CISC era un concepto al cual había que oponerse, lo que se hizo replanteando la arquitectura de los procesadores desde la perspectiva de su uso real.
Arquitectura CISC Vale la pena considerar que CISC no representa una propuesta de arquitectura de procesador en el sentido usual. CISC refleja la forma en que se desarrollaban y las mejoras que se habían introducido a las arquitecturas de procesadores hasta, más o menos, 1975. CISC, el Computador con un Conjunto Complejo de Instrucciones (Complex Instruction Set Computer), representa el nombre la corriente principal desarrollada en arquitectura de computadores y, quizás, podríamos entender que es el nombre que se dio a la tendencia a la cual el movimiento RISC se oponía.
Ingeniería En Sistemas Computacionales
5 Semestre
Grupo
A
“
”
3
Características de las CPU Esto nos hace suponer que RISC reemplazará por completo al CISC, pero la respuesta a esta cuestión no es tan simple ya que: Para aplicar una determinada arquitectura de microprocesador son decisivas las condiciones de realización técnica y sobre todo la rentabilidad, incluyendo los costos de software. Existían y existen razones de compatibilidad para desarrollar y utilizar procesadores de estructura compleja así como un extenso conjunto de instrucciones.
La meta principal es incrementar el rendimiento del procesador, ya sea optimizando alguno existente o se desee crear uno nuevo. Para esto se deben considerar tres áreas principales a cubrir en el diseño del procesador y éstas son:
La Arquitectura. La Tecnología de Proceso. El Encapsulado.
La Tecnología de proceso , se refiere a los materiales y técnicas utilizadas en la fabricación del circuito integrado, El Encapsulado se refiere a como se integra un procesador con lo que lo rodea en un sistema funcional, que de alguna manera determina la velocidad total del sistema. Aunque la tecnología de proceso y de encapsulado son vitales en la elaboración de procesadores más rápidos, es la arquitectura del procesador lo que hace la diferencia entre el rendimiento de una CPU (Control Process Unit) y otra. Y es en la evaluación de las arquitecturas RISC y CISC donde se centra nuestra atención Dependiendo de cómo el procesador almacena lo operandos de las instrucciones de la CPU, existen tres tipos de juegos de instrucciones:
Juego de instrucciones para arquitecturas basadas en pilas. Juego de instrucciones para arquitecturas basadas en un acumulador. Juego de instrucciones para arquitecturas basadas en registros.
Las arquitecturas RISC y CISC son ejemplos de CPU con un conjunto de instrucciones para arquitecturas basadas en registros.
Ingeniería En Sistemas Computacionales
5 Semestre
Grupo
A
“
”
4
Arquitecturas CISC La microprogramación es una característica importante y esencial de casi todas las arquitecturas CISC, podríamos mencionar por ejemplo: Intel 8086, 8088, 80286, 80386, 80486. Motorola 68000, 68010, 68020, 68030, 6840. La microprogramación significa que cada instrucción de máquina es interpretada por una microprograma localizada en una memoria en el circuito integrado del procesador. En la década de los sesentas la microprogramación, por sus características, era la técnica más apropiada para las tecnologías de memorias existentes en esa época y permitía desarrollar también procesadores con compatibilidad ascendente. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones. Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de microinstrucciones almacenadas en una ROM interna. Para esto se requieren de varios ciclos reloj (al menos uno por microinstrucción).
Arquitecturas RISC Buscando aumentar la velocidad del procesamiento se descubrió en base a experimentos que, con una determinada arquitectura de base, la ejecución de programas compilados directamente con microinstrucciones y residentes en memoria externa al circuito integrado resultaban ser más eficientes, gracias a que el tiempo de acceso de las memorias se fue decrementando conforme se mejoraba su tecnología de encapsulado. De bido a que se tiene un conjunto de instrucciones simplificado, éstas pueden implantar por hardware directamente en la CPU, lo cual elimina el microcódigo y la necesidad de decodificar instrucciones complejas. En investigaciones hechas a mediados de la década de los setentas, con respecto a la frecuencia de utilización de una instrucción en un CISC y al tiempo para su ejecución se observó lo siguiente: Alrededor del 20% de las instrucciones ocupa el 80% del tiempo total de ejecución de un programa.
Ingeniería En Sistemas Computacionales
5 Semestre
Grupo
A
“
”
5
Existen secuencias de instrucciones simples que obtienen el mismo resultado que secuencias complejas predeterminadas, pero requieren tiempos de ejecución más cortos. Daniel Zamora O. http://cedicyt.usach.cl/microcomputadores/2004/grupo5/Daniel%20Zamora/Pagina%20Tecno logia%20Cisc%20y%20Risc/Cisc-Risc.html
RISC frente a CISC: Existen varios mitos que contraponen las ventajas de la tecnología RISC frente a la CISC, que es importante descalificar: A. Los procesadores RISC ofrecen peor soporte para los lenguajes de alto nivel o HLL (High Level Language) que lo CISC. Esta creencia se argumenta en que un conjunto de instrucciones de "alto nivel" (CISC) es mejor soporte para lenguajes de alto nivel. Sin embargo, la característica fundamental de los lenguajes de alto nivel, implica que el programador sólo interacciona con el ordenador a través del propio lenguaje de alto nivel (programación, depuración, mensajes del sistema, etc.), por lo que todos los problemas a "bajo nivel", deben de ser transparentes y desconocidos para él. Por ello, son de nulas consecuencias para el programador y los lenguajes de alto nivel, como se implementan las funciones, en función del tipo de CPU. B. Es más complicado escribir compiladores RISC que CISC. Dado que los procesadores CISC tienen un mayor número de instrucciones y modos de direccionamiento, existen por tanto más formas de hacer la misma tarea, lo que puede confundir tanto al compilador como al que lo escribe. Por ello, subjetivamente es posible escoger una forma de hacerlo poco adecuada, por el tipo de instrucciones o por el tiempo de ejecución que requieren. En cambio, en un procesador RISC, hay menos opciones, por lo que el compilador es más simple, aunque se genere, habitualmente, un 20-30% más código; a cambio, se consigue un incremento de la velocidad de hasta un 500%. C. Un programa es más rápido cuanto más pequeño. La velocidad a la que un programa puede ser ejecutado no depende en absoluto de su tamaño, sino del tiempo de ejecución de cada una de sus instrucciones. Dado que las instrucciones RISC son más rápidas, y admiten mejor los pipelines, puede haber mayor paralelismo y simultaneidad en la ejecución de pequeñas
Ingeniería En Sistemas Computacionales
5 Semestre
Grupo
A
“
”
6
secciones de código. Dichas secciones de código pueden ser ejecutadas en una fracción del tiempo que requiere una sola instrucción CISC. D. No es un hecho meramente académico, sino puramente comercial y económico. La "era RISC" ha alcanzado a todos los fabricantes de semiconductores: AMD, Intel, MIPS, Motorola, ROSS,...; y todos ellos son productos usados por fabricantes de ordenadores y estaciones de trabajo: Apple, DEC, HP, IBM, SUN, etc. y sus correspondientes clónicos. E. El tiempo de diseño de estos productos se reduce sensiblemente, lo que disminuye su coste final, y por tanto, se incrementan sus expectativas, al poder llegar al mercado en un tiempo más adecuado, y con menos posibilidades de errores. F. Además, son globalmente más eficaces, de menores dimensiones y más bajo consumo, ofreciendo siempre claras ventajas técnicas frente a los más avanzados CISC. Actualmente, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología SPARC: superSPARC e HyperSPARC. Está claro que el futuro pertenece a los RISC y a los sistemas multiprocesador, a no ser que la física y la electrónica logren superar las barreras tecnológicas para incrementar muy por encima de las cotas actuales, las velocidades y prestaciones de una única CPU. También cabe esperar, y por qué no, la pronta aparición de otras tecnologías que compitan con CISC y RISC. Autor: Jordi Palet Publicado por: Unix Systems (Abril 1995)
Objetivos de RISC Los objetivos de RISC son: 1. Disminuir el tiempo de proceso de cada instrucción para aumentar la frecuencia de funcionamiento y la eficiencia de la segmentación. 2. Minimizar los accesos a memoria. 3. Liberar recursos hardware que puedan ser usados para otras tareas más productivas.
Ingeniería En Sistemas Computacionales
5 Semestre
Grupo
A
“
”
7
4. Mover la complejidad de muchas tareas (predicción de salto, implementación de operaciones complejas) a los compiladores.
Bibliografía Jesús Jiménez Herranz; http://oposcaib.wikispaces.com (Herranz). Francisco Javier García Pilar; Universidad Autónoma de Aguascalientes;(Pilar, 2008). Daniel Zamora O.; http://cedicyt.usach.cl/microcomputadores/2004/grupo5/Daniel%20Zamora/ Pagina%20Tecnologia%20Cisc%20y%20Risc/Cisc-Risc.html (O.) Arquitectura RISC vs CISC; Universidad Autónoma Metropolitana José Ignacio Vega Luna, Roberto Sánchez Gonzáles, etc. (Arquitectura RISC vs CISC)
8
Ingeniería En Sistemas Computacionales
5 Semestre
Grupo
A
“
”
