Informe de Laboratorio de Sistemas Digitales
INFORME N°3 REGISTROS I. INTRODUCCIÓN: En este laboratorio, se desarrolla el análisis funcional de los circuitos secuenciales desarrollados con los biestables (Latch y Flip Flops); ue per permite miten n reali eali!a !arr func funcio ione nes s di"e di"ers rsas as con con la info inforrmaci maci#n #n digi digita tall (des (despl pla! a!am amie ient nto, o, con" con"er ersi sion ones es seri serie$ e$pa para rale lelo lo,, paral aralel elo$ o$se seri rie, e, almacenamiento, etc) los cuales representan tareas importantes en un dise%o digital "iabili!ando las funciones a desarrollar en una aplicaci#n de un sistema digital de l#gica cableada&
II. OBJETIVOS: 1. OBJETIVOS GENERALES 'nal 'nali! i!ar ar e Imp Implem lement entar los di"er "ersos sos circu ircuiitos tos de regist gistrros de despla!amiento despla!amiento (Shift register), registros de almacenamiento, almacenamiento, registro uni"ersal; utili!ando dispositi"os integrados L y *+S& 'duirir destre!a para el montae y cableado de circuitos digitales en el protoboard&y-o en circuito impreso& .ue el estudiante aprenda utili!ar los principios básicos para el análisis de circuitos digitales secuenciales mediante simuladores y ue tenga la capacidad de reali!ar la detecci#n de fallos, corregirlos y comprobar su buen funcionamiento&
2. OBJETIVOS ESPECIFICOS /usca /uscarr las las refer referenc encias ias corr corresp espon ondi dient entes es en los los manu manuale ales s t0cn t0cnico icos s adecuados y-o internet& Se anali!ara la operaci#n de los circuitos secuenciales para determinar su respuesta en el tiempo (desarrollo de abla de estados y construcci#n del diagrama de tiempo)& Implementar cada circuito en protoboard, anali!ar su funcionamiento y luego luego comprob comprobar ar el funciona funcionamien miento to de cada cada uno de ellos; ellos; utili!an utili!ando do "isuali!adores led para las se%ales de salidas&
III.MARCO TEÓRICO:
Informe de Laboratorio de Sistemas Digitales
Los registros son circuitos secuenciales conectados por una serie de biestables conectados en cascada& ienen di"ersas aplicaciones prácticas como1 •
ransmitir y recibir datos en serie y en paralelo&
•
on"ersi#n de datos en formato serie y paralelo y "ice"ersa&
•
'lmacenamiento de informaci#n (memoria)&
Los registros se clasi2can en1 Serie-Serie: s#lo
la entrada del primer 3ip$3op y la salida del 4ltimo son accesibles e5ternamente& Se emplean como l6neas de retardo digitales y en tareas de sincroni!aci#n& Paralelo-Serie 1
son accesibles las entradas de todos los 3ip$3ops, pero s#lo la salida del 4ltimo& 7ormalmente tambi0n e5iste una entrada serie, ue s#lo altera el contenido del primer 3ip$3op, pudiendo funcionar como los del grupo anterior& Este tipo y el siguiente se emplean para con"ertir datos serie en paralelo y "ice"ersa& Serie-Paralelo: son
accesibles las salidas de todos los 3ip$3ops, pero s#lo la entrada del primero& Este tipo y el anterior se emplean para con"ertir datos serie en paralelo y "ice"ersa, por eemplo para cone5iones serie como el 8S9:9& Paralelo-Paralelo: tanto
las entradas como las salidas son accesibles& Se usan para cálculos aritm0ticos&
Informe de Laboratorio de Sistemas Digitales
n registro de despla!amiento muy utili!ado, ue es uni"ersal (se llama as6 porue puede utili!arse en cualuiera de las cuatro con2guraciones anteriormente descritas) y bidireccional (porue puede despla!ar los bits en un sentido u otro) es el <=>?@=, de cuatro bits de datos& +tros registros de despla!amiento conocidos, fabricados tambi0n con la tecnolog6a *+S, son el <=>?AB (entrada paralelo, salida serie) y <=>?A= (entrada serie, salida paralelo)&
IV. LISTADO DE MATERIALES: ircuitos Integrados I BBB, L1 <=LS
V. IMPLEMENTACION: ?& Implementar el registro GSIS+H mostrado en la Figura& 'nalice su funcionamiento, desarrolle la tabla de estados y construir el diagrama de estados; considerando el dato D''1 ?C??& (Sugerencia sar I <=LS<=)
ara ingresar el dato ?C?? reset en ?, D en ?, Dar un cloc(ingresa ?), para ingresar cero dJC dar otro cloc, para ingresar uno dar otro cloc y para ingresar otro ? dJ? y dar otro cloc, la salida es ?C??&
TABLA DE ESTADOS: TIEMPO:
DIAGRAMA DE
Informe de Laboratorio de Sistemas Digitales 7ro& de ulso L ? 9 : = B A <
. (D9) C C C ? C ? ?
9& Implementar el registro GSI+H de la Figura, analice su funcionamiento, desarrolle su tabla de estados y gra2car su diagrama de tiempo; considerando el dato1 ??C?& (Sugerencia1 sar I <=LS<=)
TABLA DE ESTADOS:
DIAGRAMA DE TIEMPO:
7ro de .C .? .9 .: ulso (D: (D= (DB (D9 L ) ) ) ) ? ? C C C 9 C ? C C : ? C ? C = ? ? C ? B K ? ? C A K K ? ? < K K K ? :& Implementar el registro de almacenamiento as6ncrono de = bits, mostrado en la Figura; analice su funcionamiento entregando datos de = bits, comprobando su transferencia a las salidas del registro&(Sugerencia sar I <=LS
Informe de Laboratorio de Sistemas Digitales
D1
U2 2
0
D0 D1 D2
D4
11 9
Q3
8
Q3
13
E0/1
4
1
10
Q2
D3
D3
14
Q2
7
0
Q1 Q1
6
0
D2
1 15
Q0
3
0
16
Q0
E2/3 74LS75
uando al enable del circuito esta en ? habilita a todas las entradas y al ingresar los datos en cualuiera de ellas de obser"a ue en la salida el mismo "alor ingresado como se puede obser"ar en la tabla mostrada& Esto ocurre en cualuiera de las de los latch tipo D del circuito mostrado en las entradas D?, D9, D:, D= y sus salidas respecti"as .?, .9, .:, .=& uando el enable esta en C ueda registrada el numero y cualuier otra acci#n no altera nada&
TABLA DE ESTADOS E78'D'S
DIAGRAMA DE ESTADOS:
S'LID'S
D
E7'/LE
.
Q
C
?
C
?
?
?
?
C
K
+
Q0
´
=& Implementar el registro de almacenamiento s6ncrono de = bits mostrado en la 2gura ?:, analice su funcionamiento& Q0 ´
D1
U1:A
4
U1:A(CLK)
2 3
S
D
Q
CLK Q
1
0
5
2
6
74LS74
0
S
D
Q
5
2
CLK
1
0
Q
6
74LS74
S
D
D4
U3:A
4
3 R
D3
U2:A
4
3 R
D2
Q
5
2 3
CLK R 1
0
Q
6
74LS74
U4:A
4
D
S
Q
R
Q
5
CLK
1
6
74LS74
Informe de Laboratorio de Sistemas Digitales
•
Las entradas y las salidas se encuentran en paralelo inmediatamente despu0s de introducir simultáneamente todos los bits de datos, estos aparecen en paralelo en las salidas& Este circuito es un registro de almacenamiento s6ncrono debido a ue siempre ue e5ista una se%al de relo la entrada pasara a la salida en caso contrario la salida permanecerá en estado de memoria y no será afectado por la entrada&
•
TABLA DE ESTADOS:
•
DIAGRAMA DE ESTADOS:
VI. CUESTIONARIO: 1. De los !"#!les $%&"'&os o($e"e) los IC TTL * CMOS +#e )e!l',!" l! -#"&'" /e )e0's$)o. a) 8egistro de almacenamiento (<=
b) 8egistro entrada serie-salida paralelo (<=?A= *+S)
Informe de Laboratorio de Sistemas Digitales
c) 8egistro entrada paralelo salida-serie (<=@=)
d) 8egistro uni"ersal <=@B
e) 8egistro uni"ersal <=?@=1
Informe de Laboratorio de Sistemas Digitales
2. Des&)'(! &')&#'$os /e !l'&!&'" /e los )e0's$)os /e /esl!,!'e"$o !l!&e"!'e"$o #"'e)s!l /')e&&'o"!(le.
Generador !"e#doa$ea%or&o' Se on"%r#e on #n re*&"%ro de de"!$a+a,&en%orea$&,en%ando a $a en%rada #na o,.&na&n de 0ar&a" "a$&da"- nor,a$,en%e #n or e$#"&0o en%re e$$a"' #$%&!$&ador "er&e' Se rea$&+a $a ,#$%&!$&a&n ,ed&an%e "#,a" de"!$a+a,&en%o"' Un ee,!$o e" e$ 74LS384' Re*&"%ro de a!ro&,a&one" "#e"&0a"' Se #"a en on0er"ore" A/D' Se 0an a$#$ando $o" .&%" "#e"&0a,en%e- e,!e+ando !or e$ ," "&*n&&a%&0o' ed&an%e #n on0er"or DAC "e o,!ara $a en%rada ana$*&a on $o" re"#$%ado" !ar&a$e"*enerando e$ "&*#&en%e .&%' Re%ardo' Se !#eden #%&$&+ar !ara re%ardar #n .&% #n n,ero en%ero de &$o" de re$o (on"&"%e "&,!$e,en%e en #n on#n%o de .&e"%a.$e" en a"ada- %an%o" o,o &$o" de re$o de"ee,o" re%ardar $o" .&%")'
VII. CONCLUSIONES: • •
#eden rear"e "&"%e,a" de re*&"%ro a %ra0" de &r#&%o" "e#en&a$e"' Lo" "&"%e,a" de re*&"%ro de!enden de #na "e9a$ de re$o o a.&$&%adora' ;odo" $o" %&!o" de "&"%e,a" de re*&"%ro %&enen #n o,!or%a,&en%o <#e 0ar=a en e$ %&e,!o'
VIII. BIBLIOGRAFIA:
A$an aro0&%+ >' D&"e9o D&*&%a$' 2? ed&&n Ed&%or&a$ Gra@ &$$' Enr&<#e andado' S&"%e,a" E$e%rn&o" D&*&%a$e"' 7? Ed&&n' >&.$&o%ea UD>' orr&" ano' D&"e9o D&*&%a$' 1? Ed&&n' Ed&%or&a$ ren%&e a$$' >&.$&o%ea UD>' Bon ' aer$' D&"e9o D&*&%a$- !r&n&!&o" !r%&a"' Ed&%or&a$ ren%&e a$$' Lo#&" Fa"e$"' #nda,en%o" de %eno$o*=a d&*&%a$' 1? Ed&&n' For&e*a Ed&%ore"L&,#"a' Rona$d B' ;o&' S&"%e,a" d&*&%a$e"- !r&n&!&o" a!$&a&one" . >&.$&o%ea UD>'
Informe de Laboratorio de Sistemas Digitales
