DESARROLLO DE LA ACTIVIDAD COMPLEMENTARIADescripción completa
Descripción completa
Descripción completa
Actividad
Actividad 1Descripción completa
Descripción: RESPUESTAS DE LA SEGUNDA EVALUACION DEL CURSO ELECTRONICA DIGITAL SECUENCIAL
Descripción: fjfjfjjjjshsjhsjhsjshjshjshjshjs
aaaDescripción completa
Descripción completa
Full description
Foro 2Descripción completa
Descripción: actividad complementaria u2 para los que no la pueden encontrar bien resuelta
Descripción: semana 3
actividadDescripción completa
solucion actividad 4 electronica digital secuencial senaDescripción completa
Descripción completa
Full description
Descripción completa
Actividad Presentada Por: Anthonny Rafael Acosta Solano.
Actividad Presentada Presentada A: Elvis Elvis Alberto Alberto Arenas Espitia.
SERVICIO EDUCATIVO NACIONAL DE APRENDIAJE SENA.
REGIONAL ATLÀNTICO.
30/04/2013.
Unidad 1. Circuitos secuenciales básicos
Una vez finalizadas las dos actividades complementarias de esta unidad, envíelas a su facilitador a través del medio utilizado para tal fin en el curso.
Actividad complementaria 1 Llenar las siguientes tablas correspondientes al funcionamiento de cada uno de los siguientes circuitos secuenciales. Tenga en cuenta los simuladores que se encuentran en los contenidos de la unidad 1, all í encontrará la manera de realizar la verificación de circuito combinacional, tabla de verdad y diagrama de tiempos de cada circuito secuencial.
Funcionamiento de latch SR con entrada activa en nivel alto Ubica las entradas R y S y las salidas Q y Q (escribiendo en las casillas en blanco) en el siguiente diagrama.
R
Circuito
Q
combinacional
S
Q
Llena la tabla de la verdad de acuerdo al comportamiento de las entradas
Entradas salidas S
R
Q
Qo
0
0
Nc
Nc
Comentario de funcionamiento El latch permanece en el mismo estado.
Tabla de verdad
0
1
0
1
Latch se pone en Reset
1
0
1
0
Latch se pone en Set
1
1
0
0
Condiciòn no valida (funcionamiento
inapropiado).
Raye el cronograma de acuerdo al comportamiento de la tabla de verdad. Ejemplo de c ómo llenar la cuadricula del diagrama de tiempos
Diagrama de tiempos
S R Q Q
Funcionamiento de latch SR con entrada activa en nivel Bajo Ubica las entradas R y S y las salidas Q y Q (escribiendo en las casillas en blanco) en el siguiente diagrama.
Circuito
R
Q
S
Q
combinacional
Llena la tabla de la verdad de acuerdo al comportamiento de las entradas Entradas salidas
Tabla de verdad
Comentario de funcionamiento
S
R
Q
Q
0
0
1
1
Estado Prohibido.
0
1
1
0
El latch se pone a Set.
1
0
0
1
El latch se pone en Reset.
1
1
Nc
Nc
El latch permanece en el mismo estado.
Raye el cronograma de acuerdo al comportamiento de la tabla de verdad. Ejemplo de c ómo llenar la cuadricula del diagrama Diagrama de tiempos
de tiempo
S Q Q R
Actividad complementaria 3 Realice una lista de aplicaciones donde estén implícitos los flip-flop tipo D, T y maestroesclavo.
