S. E. P. D.G.E.S.T. INSTITUTO TECNOLÓGICO DE ORIZABA
DEPARTAMENTO DE INGENIERÍA ELÉCTRICA-ELECTRÓNICA (ÁREA ELECTRÓNICA)
DIODOS Y TRANSISTORES
Resumen unidad TRANSISTORES DE E!ECTO DE CAMPO.
E"#IPO N$.% & INTEGRANTES% Cas'i$ Sn*+e, L$ena C$$na G$n,e, Ai/ai 0ea 0ea Andade 1iam Misae 22222222222222222222222222222222222222222 0$. 3$. M. C. !enand$ 0ea M$n'e$sas
Transistores Transistores de efecto de campo. Introducción El transistor de efecto de campo (FET) es un dispositivo de tres terminales que se utiliza en varias aplicaciones que coinciden, en gran medida, con las del transistor BJT BJT. Aun cuan cuando do exis existe ten n dife difere renc ncia iass impo import rtan ante tess entr entre e los los dos dos tipo tiposs de dispositivos, tami!n "a# muc"as seme$anzas. %as diferencias principales entre los dos tipos de transistor radican en el "ec"o de que& El transistor BJT es un disp dispos osititiv ivo o cont control rolad ado o por por corri corrien ente te,, en tant tanto o que que el tran transi sist stor or JFET JFET es un dispositivo controlado por volta$e. En otras palaras, la corriente ' es una funcin directa del nivel de 'B. *ara el FET la corriente '+ ser una funcin del volta$e -E aplicado al circuito de entrada como se muestra en la figura. En cada caso la corriente del circuito de salida la controla un parmetro del circuito de entrada& en un caso un nivel de corriente, # en el otro un volta$e aplicado. As/ como "a# transistores ipolares npn # pnp, tami!n existen transistores de efecto de campo de canal n# de canal p. 0in emargo,es importante tener en cuenta que el trans transis isto torr BJT BJT es un dispo disposi sititivo vo ipo ipola lar1 r1 el pref prefi$i$o o 2i3 2i3in indi dica ca que que el nive nivell de conduccin es una funcin de dos portadores de carga, electrones # "uecos. El FET es un dispositivo unipolar que depende no slo tanto de la conduccin de electrones (canal n) como de la condicin de "uecos (canal p).
En el FET las cargas presentes estalecen estalecen un campo el!ctrico, el!ctrico, el cual controla controla la ruta de conduccin del circuito de salida sin que requiera un contacto directo entre las cantidades de control # las controladas. uando se introduce un dispositivo
con muc"as aplicaciones seme$antes al que se introdu$o, "a# una tendencia natural a comparar algunas de las caracter/sticas generales de uno con las del otro& 4no de las caracter/sticas ms importantes del FET es su alta impedancia de entrada. A un nivel de varios cientos de megao"ms excede por muc"o los niveles de resistencia de entrada t/picos de las configuraciones del transistor BJT, lo que es una caracter/stica mu# importante en el dise5o de amplificadores de A lineales. *or otra parte, el transistor BJT es muc"o ms sensile a los camios de la se5al aplicada. +ic"o de otro modo, la variacin de la corriente de entrada, en general, es muc"o ma#or para los BJT que para los FET con el mismo camio del volta$e aplicado. *or esta razn& %as ganancias de volta$e de A t/picas para amplificadores de BJT son muc"o ma#ores que para los FET. En general& %os FET son ms estales a la temperatura que los BJT, # en general son ms peque5os que los BJT, lo que los "ace particularmente 6tiles en c"ips de circuitos integrados. %as caracter/sticas de construccin de algunos FET, sin emargo, pueden "acerlos ms sensiles al manipuleo que los BJT. CONSTRUCCION Y CARACTERISTICAS DE LOS JET el JFET es un dispositivo de tres terminales con una terminal capaz de controlar la corriente entre las otras dos. *ara el transistor JFET el dispositivo de canal n ser el dispositivo importante, con prrafos # secciones dedicados a cmo utilizar un JFET de canal p. %a construccin sica del JFET de canal se muestra en la siguiente figura. 7serve que la parte principal de la estructura es el material tipo n, el cual forma el canal entre las capas incrustadas de material p. %a parte superior del canal tipo n est conectada mediante un contacto "mico a un material conocido como drena$e (+), en tanto que el extremo inferior del mismo material est conectado mediante un contacto "mico a una terminal conocida como fuente (0). %os dos materiales tipo p estn conectados entre s/ # a la terminal de compuerta (). En esencia, por consiguiente, el drena$e # la fuente estn conectados a los extremos del canal tipo n # la compuerta a las dos capas de material tipo p. 0in potenciales aplicados, el JFET tiene dos uniones p8n en condiciones sin polarizacin.
En la siguiente figura se aplica un volta$e positivo - +0 a trav!s del canal # la compuerta est conectada directamente a la fuente para estalecer la condicin -09 : -. El resultado son una compuerta # una fuente al mismo potencial # una regin de emporecimiento en el extremo a$o de cada material p similar a la distriucin de las condiciones sin polarizacin. En el instante en que se aplica - ++ (9-+0), los electrones son atra/dos "acia el drena$e # se estalece la corriente convencional '+ con la direccin definida. %a tra#ectoria del flu$o de carga revela claramente que las corrientes a trav!s del drena$e # la fuente son equivalentes.
Es importante oservar que la regin de emporecimiento es ms anc"a cerca de la parte superior de amos materiales tipo p.
onforme el volta$e - +0 aumente, la corriente tami!n lo "ar de acuerdo con la le# de 7"m # en la siguiente imagen se mostrar la grfica de ' + con -+0. %a pendiente constante relativa de la grfica revela que en la regin de valores a$os de - +0, la resistencia en esencia es constante. A medida que - +0 se incrementa # se aproxima un nivel conocido como -p.
uanto ms "orizontal sea la curva, ms alta ser la resistencia, lo que indica que la resistencia se est acercando a un valor 2infinito3 de o"ms en la regin "orizontal. RESISTOR CONTROLADO !OR "OLTAJE %a regin a la izquierda del lugar geom!trico del estrangulamiento de la siguiente figura, se conoce como regin "mica o de resistencia controlada por volta$e. En esta regin el JFET en realidad se puede emplear como un resistor variale cu#a resistencia la controla el volta$e aplicado de la compuerta a la fuente.
%a siguiente ecuacin es una uena primera aproximacin al nivel de resistencia en funcin del volta$e aplicado - 0&
donde r 7 es la resistencia con - 0 9 : - # r + es la resistencia a un nivel particular de -0. DIS!OSITI"OS DE CANAL ! El JFET de canal p se constru#e exactamente de la misma manera que el dispositivo de canal n con los materiales p # n invertidos. %as direcciones de la corriente definidas estn invertidas, del mismo modo que las polaridades reales de los volta$es. *ara el dispositivo de canal p, el canal se estrec"ar al incrementarse el volta$e positivo de la compuerta a la fuente # la notacin de dole su/ndice producir volta$es negativos.
aracter/sticas de un JFET de canal p S#$%OLOS %os s/molos grficos para los JFET de canal n # de canal p se dan en siguiente imagen. 0e oserva que la flec"a apunta "acia dentro para el dispositivo de canal n para representar la direccin en la cual ' fluir/a si la unin p8n se polarizar en directa. *ara el dispositivo de canal p, la 6nica direccin en el s/molo es la direccin de la flec"a.
CARACTERISTICAS DE TRANSERENCIA *ara el transistor BJT la corriente de salida ' # la corriente de control de entrada 'B estn relacionadas por eta, la cual se considera constante para el anlisis que se va a realizar. En forma de ecuacin,
En la ecuacin se da una relacin lineal entre ' e ' B. 0i se duplica el nivel de ' B, ' tami!n lo "ar. +esafortunadamente, esta relacin lineal no existe entre las cantidades de salida # entrada de un JFET. %a ecuacin de 0"oc;le# define la relacin entre '+ # -0
El t!rmino al cuadrado en la ecuacin produce una relacin no lineal entre ' + # -0 %as caracter/sticas de transferencia definidas por la ecuacin de 0"oc;le# no se ven afectadas por la red en la cual se emplea el dispositivo.
Es importante tener en cuenta que las caracter/sticas de drena$e relacionan una cantidad de salida (o drena$e) con otra cantidad de salida (o drena$e)1 amos e$es estn definidos por variales en la misma regin de las caracter/sticas del dispositivo. %as caracter/sticas de transferencia son una grfica de la corriente de salida (o de drena$e) contra una cantidad de control de entrada. Existe, por consiguiente, una 2transferencia3 directa de las variales de entrada a las variales de salida cuando se emplea la curva del lado izquierdo de la figura.
A!LICACI&N DE LA ECUACI&N DE S'OC(LEY %a curva anterior tami!n se puede otener de forma directa con la ecuacin de 0"oc;le# dados simplemente los valores de ' +00 # -p. Estos definen los l/mites de la curva en amos e$es # slo se requiere localizar algunos puntos intermedios en la grfica. %a validez de la ecuacin como origen de la curva de transferencia se demuestra me$or examinando algunos niveles espec/ficos de una variale # determinando el nivel resultante de los dems.
CARACTER#STICAS EL)CTRICAS %as caracter/sticas el!ctricas inclu#en el nivel de -p en las caracter/sticas 2apagado3 e '+00 en las caracter/sticas 2encendido3. En este caso el intervalo de -p
9 -0(apagado) es de :.< - a =.: - # el de ' +00 de > mA a < mA. El "ec"o de que amos var/en de un dispositivo a otro con la misma placa de faricante se deer considerar en el proceso de dise5o. %as dems cantidades se definen en las condiciones que aparecen entre par!ntesis. RE*I&N DE O!ERACI&N Esta "o$a de especificaciones # la curva definida por los niveles de estrangulamiento en cada nivel de -0 definen la regin de operacin de amplificacin lineal en las caracter/sticas de drena$e.
?egin de operacin normal de un dise5o de amplificador lineal. INSTRU$ENTACI&N Existen instrumentos manuales para medir el nivel de cd para el transistor BJT. @o "a# instrumentos seme$antes para medir los niveles de '+00 # -p. 0in emargo, el trazador de curvas presentado para el transistor BJT tami!n puede mostrar en pantalla las caracter/sticas de drena$e del transistor JFET mediante el a$uste apropiado de los diversos controles. %a escala vertical (en miliamperios) # la escala "orizontal (en volts) se a$ustaron para que aparezcan en pantalla todas las caracter/sticas, como se muestra en la siguiente figura
*ara el JFET de la figura =.<, cada divisin vertical (en cent/metros) refle$a un camio de > mA en '+,en tanto que cada divisin "orizontal tiene un valor de > -. El nivel de -p se calcula oservando el valor de -0 en la curva inferior # teniendo en cuenta la distancia de acercamiento entre las curvas a medida que -0 se vuelve ms # ms negativo. En este caso, -p es ciertamente ms negativo que - # quiz -p se aproxime a .< -. 0in emargo, tenga en cuenta que las curvas -0 se contraen con ms rapidez a medida que se aproximan a la condicin de corte, # posilemente -p - sea una me$or opcin.
RELACIONES I$!ORTANTES %as ecuaciones para JFET se definen para la configuracin de la figura =.=a en tanto que las ecuaciones para BJTs se relacionan con la figura =.=.
?ecuerde que -BE9 :.C fue la llave para iniciar un anlisis de la configuracin de un BJT. Asimismo, la condicin ' 9 : A, a menudo es el punto de inicio para el anlisis de una configuracin de JFET. *ara la configuracin de BJT, por lo com6n 'B es el primer parmetro que "a# que determinar. $OSET TI!O E$!O%RECI$IENTO %os t!rminos emporecimiento # enriquecimiento definen su modo sico de operacin1 el nomre D70FET significa transistor de efecto de campo semiconductor de xido metlico. omo "a# diferencias en las caracter/sticas # operacin de los diferentes tipos de D70FET, se aordan en secciones distintas. onstruccin sica %a construccin sica del D70FET tipo emporecimiento de canal n aparece en la figura =.C. 0e forma una placa de material tipo 2p3 a partir de una ase de silicio # se conoce como sustrato. Es la ase sore la cual se constru#e el dispositivo. En algunos casos, el sustrato se conecta internamente a la terminal de fuente. %a fuente # el drena$e estn conectados mediante contactos metlicos a regiones tipo n dopadas vinculadas a un canal n como se muestran en la figura.
Tami!n la compuerta est conectada a una superficie de contacto metlica, aunque permanece aislada del canal n por una capa de ixido de silicio (0i7) mu# delgada. El "ec"o de que la capa de 0i7 sea una capa aislante significa que& @o "a# una conexin el!ctrica entre la terminal de compuerta # el canal de un D70FET. %a razn de la etiqueta de FET semiconductor de xido metlico a"ora es astante ovia& metal por las conexiones del drena$e, fuente, # condiciones de compuerta a la superficie apropiada1 en particular a la terminal de compuerta # al control que dee ofrecido el rea de la superficie de contacto1 xido por la capa aislante de ixido de silicio, # semiconductor por la estructura sica sore la cual se difunden las regiones tipo n # p. %a capa aislante entre la compuerta # el canal dio origen a otro nomre para el dispositivo FET& compuerta aislada, o 'FET, 7peracin # caracter/sticas sicas En la figura =. el volta$e de la compuerta a la fuente se a$usta a : - por la conexin directa de una terminal a la otra # se aplica un volta$e - +0 del drena$e a la fuente. El resultado es la atraccin del potencial positivo en el drena$e por los electrones lires del canal n # la corriente seme$ante a la que se estalece a trav!s del canal del JFET. +e "ec"o, la corriente resultante con - 09 : - se sigue etiquetando '+00, como se muestra en la figura =..
El potencial negativo en la compuerta tender a e$ercer presin en los electrones "acia el sustrato tipo p (las cargas seme$antes se repelen) # a atraer los "uecos del sustrato tipo p (las cargas opuestas se atraen) como se muestra en la figura =.: uanto ms negativa sea la polarizacin, ms alta ser la tasa de recominacin. *or consiguiente, el nivel de la corriente de drena$e resultante se reduce con la polarizacin cada vez ms negativa de -0 como se muestra en la figura =. para - 09 8> -, 8 -, etc. Al nivel de estrangulamiento de 8= -. %os niveles resultantes de la corriente de drena$e # el trazo de la curva de transferencia prosiguen exactamente como se descrii para el JFET. *ara valores positivos de -0,la compuerta positiva atraer ms electrones (portadores lires) del sustrato tipo p deido a la corriente de fuga inversa # estalecer nuevos portadores a causa de las colisiones que ocurren entre las part/culas de aceleracin. %a separacin vertical entre las curvas - 0 9 : - # -0 9 8> - de la figura =. es una clara indicacin de cunto se increment la corriente con el camio de > - de -0. +eido al rpido incremento, el usuario dee tener en cuenta el valor de la corriente de drena$e mximo puesto que podr/a excederse con un volta$e positivo en la compuerta. a la regin de volta$es de compuerta positivos en las caracter/sticas de drena$e o transferencia a menudo se le conoce como regin de enriquecimiento, # a la regin entre los niveles de corte # saturacin de ' +00 como regin de emporecimiento. Es particularmente interesante # conveniente que la ecuacin
de 0"oc;le# contin6e siendo aplicale en el caso de las caracter/sticas de los D70FET tipo emporecimiento tanto en la regin de emporecimiento como en la de enriquecimiento.
EJED*%7 =. Trace las caracter/sticas para un D70FET tipo emporecimiento de canal n con '+00 9 >: mA # -p 9 8G -.
Antes de trazar la curva de la regin positiva de - 0 tenga en cuenta que ' + se incrementa mu# rpido con los valores crecientes positivos de - 0. En otras palaras, sea conservador al seleccionar los valores a sustituir en la ecuacin de 0"oc;le#. En este caso, proamos 8> - como sigue&
D70FET tipo emporecimiento de canal p %a construccin de un D70FET tipo emporecimiento de canal p es exactamente a la inversa de la que aparece en la figura =.C. Es decir, a"ora el sustrato es tipo
n # el canal tipo p, como se muestra en la figura =.a. %as terminales no camian, pero las polaridades del volta$e # las direcciones de corriente se invierten, como se muestra en la misma figura. %as caracter/sticas de drena$e aparecer/an exactamente como en la figura =., pero - +0 con valores negativos, e ' + valores positivos como se indica. %a inversin en - 0 dar una imagen de espe$o (con respecto al e$e ' +) para las caracter/sticas de transferencia como se muestra en la figura =.. En otras palaras, la corriente de drena$e se incrementar desde el valor de corte con -0 9 -p en la regin positiva de - 0 "asta '+00 # luego continuar incrementndose con los valores negativos crecientes de - 0 0/molos, "o$as de especificaciones # construccin de la cpsula %os s/molos grficos para un D70FET tipo emporecimiento de canales n # p se proporcionan en la figura =.. 7serve que los s/molos seleccionados tratan de refle$ar la construccin real del dispositivo. %a falta de una conexin directa (deido al aislamiento de la compuerta) entre la compuerta # el canal est representada por un espacio entre la compuerta # las dems terminales del s/molo. %a l/nea vertical que representa el canal est conectada entre el drena$e # la fuente # esta 2soportada 2por el sustrato. *or cada tipo de canal se proporcionan dos s/molos para refle$ar el "ec"o de que en algunos casos el sustrato est disponile de manera externa, en tanto que en otros no. %a "o$a de especificaciones de un D70FET tipo emporecimiento es similar a la de un JFET. 0e dan los niveles de -p e ' +00 $unto con una lista de valores mximos # caracter/sticas t/picas de 2encendido 2# 2apagado3. por lo com6n, se da otro punto que refle$a un valor t/pico de ' + con alg6n volta$e positivo (para un dispositivo de canal n). *ara la unidad de la figura =.G, '+ se especifica como ' +(encendido) 9 mA de cd, con - +0 9 >: # - 0 9 .< -.
$OSET TI!O ENRI+UECI$IENTO D70FET tipo enriquecimiento de canal n. 0i ien existen algunas seme$anzas en la construccin # modo de operacin entre los D70FET tipo emporecimiento # los tipo enriquecimiento, las caracter/sticas del D70FET tipo enriquecimiento son mu# diferentes de cualesquiera otras otenidas "asta a"ora. %a curva de transferencia no est definida por la ecuacin de 0"oc;le# # la corriente de
drena$e a"ora es la de corte "asta que el volta$e de la compuerta a la fuente alcance una magnitud espec/fica. En particular, el control de corriente en un dispositivo de canal n a"ora se ve afectado por un volta$e positivo de la compuerta a la fuente en lugar de por los volta$es negativos encontrados en los JFET de canal n # en los D70FET tipo emporecimiento de canal n. CONSTRUCCI&N %,SICA %a construccin sica del D70FET tipo emporecimiento de canal n se da en la figura =.<. 0e forma una losa de material p con una ase de silicio # de nuevo se conoce como sustrato. omo con el D70FET tipo emporecimiento, el sustrato en ocasiones se conecta internamente a la terminal fuente, en tanto que en otros casos se pone a la disposicin una curva terminal para el control externo de su nivel de potencial. %a fuente # el drena$e se conectan de nuevo mediante contactos regiones tipo
n
metlicos
dopadas,
a
pero
oserve que en la figura =.< no "a# un canal entre las dos regiones tipo n dopadas. Hsta es la diferencia principal entre la construccin de los D70FET tipo emporecimiento # el tipo enriquecimiento& la ausencia de un canal como componente construido del dispositivo. %a capa de Si O 2
sigue presente para aislar la plataforma metlica de la compuerta de la
regin entre el drena$e # la fuente pero, a"ora, simplemente est separada de una seccin del material tipo p. En suma, por consiguiente, la construccin de un D70FET tipo enriquecimiento es mu# parecida a la del D70FET tipo emporecimiento excepto porque no "a# un canal entre el drena$e # la fuente. O!ERACI&N Y CARACTER#STICAS %,SICAS 0i -0 se a$usta a : - # se aplica un volta$e entre el drena$e # la fuente del dispositivo de la figura =.<, la ausencia de un canal n (con su generoso n6mero
de portadores lires) producir una corriente de efectivamente : A1 mu# diferente del D70FET tipo emporecimiento # el JFET, donde '. @o es suficiente contar con una gran acumulacin de portadores (electrones) en el drena$e # la fuente (deido a las regiones tipo n dopadas) si una tra#ectoria de$a + ' +00 de existir entre los dos. on un cierto volta$e positivo de -+0 , -0 de : - # la terminal 00 directamente conectada a la fuente, existen en realidad dos uniones p8n polarizadas en inversa entre las regiones tipo n dopadas el sustrato que se oponen a cualquier flu$o significativo entre el drena$e # la fuente. En la figura =.= tanto +0 como - se a$ustaron a un determinado volta$e positivo de ms de : -, para estalecer el drena$e # la compuerta a un potencial positivo con respecto a la fuente. El potencial positivo en la compuerta e$ercer presin en los "uecos (puesto que las cargas seme$antes se repelen) en el sustrato p en el orde de la capa de
SI O2
para que aandonen el rea # lleguen a regiones ms
profundas del sustrato p, como se muestra en la figura. Al aplicar la le# de volta$es de Iirc""off a los volta$es en las terminales del D70FET de la figura =.C, encontramos que 0i - 0 se mantiene fi$o a alg6n valor como - # - se incrementa de - a < -, el volta$e DS −¿ V GS DG =¿ V ¿ V ¿
GS −¿ V r V DS ¿ V ¿ sat
$OSET tipo enri-uecimiento de cana p %a construccin de un D70FET tipo enriquecimiento de canal p es exactamente a la inversa de la que aparece en la figura =.<, como se muestra en la figura =.G>a. Es decir, a"ora "a# un sustrato tipo n # regiones tipo n dopadas a$o las conexiones del drena$e # la fuente. %as terminales no camian, pero todas las polaridades del volta$e # las direcciones de la corriente se invierten.
.
$ANEJO DEL $OSET %a delgada capa
SIO 2
entre la compuerta # el canal de los D70FET tiene el
efecto positivo de proporcionar una caracter/stica de alta impedancia de entrada para el dispositivo, pero su mane$o se dificulta por su capa extremadamente delgada, %o que no suced/a con los transistores BJT o JFET. A menudo se acumula suficiente carga esttica (captada de los alrededores) para estalecer una diferencia de potencial a trav!s de la delgada capa que puede destruirla # estalecer onduccin a trav!s de ella. Es por consiguiente imperativo de$ar la envoltura de emarque (o anillo) de cortocircuito (o conduccin) conectando los cales entre s/ "asta que el dispositivo se va#a a insertar en el sistema. El anillo de cortocircuito evita que se aplique un potencial a trav!s de dos terminales cualesquiera del dispositivo. on el anillo, la diferencia de potencial entre dos terminales cualesquiera se mantiene a : -. En el 6ltimo de los casos siempre tocan tierra para
que se descargue la carga esttica acumulada antes de manipular el dispositivo siempre toca al transistor por su cpsula. A menudo existen valores transitorios (camios agudos de volta$e o corriente) en una red cuando se quitan o insertan elementos si la energ/a est conectada. %os niveles transitorios a menudo pueden ser ma#ores que los que el dispositivo puede mane$ar # por consiguiente la energ/a 0iempre deer estar desconectada cuando se "agan camios en la red. El volta$e mximo de la compuerta a la fuente normalmente viene en la lista de valores mximos del dispositivo. 4n m!todo de asegurarse de que este volta$e no sea excedido (tal vez por efectos transitorios) con cualquier polaridad es introducir dos diodos ener, como se muestra en la figura =.G<. %os ener se conectan espalda con espalda como proteccin contra cualquier polaridad. 0i amos son eners de : - # aparece un transitorio positivo de G: -, el ener de menor valor se 2encender3 a : - # el ma#or se encender con una ca/da de : - (idealmente, para la regin de 2encendido3 positiva de un diodo semiconductor) a trav!s del 7tro diodo. El resultado es un mximo de : - para el volta$e de la compuerta a la fuente. 4na desventa$a introducida por la proteccin ener es que la resistencia en la situacin de apagado +e un diodo ener es menor que la impedancia de entrada estalecida por la capa de 0i7 .El resultado es una reduccin en la resistencia de entrada pero, aun as/, sigue siendo
lo
astante alta para la ma#or/a de las aplicaciones. As/ pues, muc"os de los
dispositivos distintos
a"ora
tienen proteccin ener para que algunas de las cuestiones antes citadas no provoquen prolemas. 0in emargo, sigue siendo me$or proceder con cuidado cuando se mane$en dispositivos de D70FET distintos.
