UNIVERSIDAD TECNOLÓGICA DEL PERÚ
TEORIA DEL PIPELINE Laboratorio I de la Asignatura de Aruite!tura de Co"#utadoras
C$o!!e C$oue% &i!$el 'unis 'unis &otta% C$ristian C$ristian An!$irai!o Gar!(a% Ri!ardo Gu)"*n &ar!os% +$onat,an Ra-l
.A/o de la !onsolida!i0n del &ar de Grau1 Li"a% 23 de enero del 2453
Introdu!!i0n Para comenzar a hablar de la ejecución segmentada de instrucciones (Pipeline), primero tenemos que tener en cuenta que este se aplica en los procesadores con arquitectura RICS (Reduced Intruction Set Computer). a arquitectura computacional RISC es un tipo de dise!o de CP" generalmente utilizado en microprocesadores. #l objeti$o de dise!ar maquinas con esta arquitectura es posibilitar la segmentación % el paralelismo en la ejecución de instrucciones % reducir los accesos a memoria. #sta arquitectura surgió por el hecho de que las caracter&sticas que eran incluidas en los dise!os tradicionales de CP" para aumentar la $elocidad estaban siendo ignoradas por los programas que eran ejecutados en ellas. 'dems, la $elocidad del procesador en relación con la memoria de la computadora que acced&a era cada $ez ms alta. #sto conlle$o la aparición de numerosas tcnicas para reducir el procesamiento dentro del CP", as& como de reducir el n*mero total de accesos a memoria.
TEOR6A DEL PIPELINE
Pipeline (+uber&as) es un trmino que pertenece a la ingenier&a de sot-are % consiste en una cadena de elementos de procesamiento ordenados de tal manera que la salida de cada elemento es la entrada del siguiente elemento con almacenamiento temporal de datos o buering entre todos los procesos. #sta arquitectura es mu% com*n en el desarrollo de programas para el intrprete de comandos, %a que se pueden concatenar comandos cilmente con tuber&as (pipe). +ambin es una arquitectura mu% natural en el paradigma de programación uncional, %a que equi$ale a la composición de unciones matemticas.
Gra7i!o 458 Diagra"a de tie"#os #i#eline
1Arquitectura de Computadoras (2014). Patricia Quiroga.Pag.75
#l pipeline es com*n $erlo en sistemas operati$os multitarea %a que ejecutan una serie de procesos de manera simultnea, los cuales son ejecutados luego de manera secuencial mediante una administradora de tareas dndoles dierente prioridad % capacidad de procesamiento, alternando entre este sistema (/pipeline 0) % los dems.1
Pi#elines gr*7i!os Se encuentran en la ma%or&a de las tarjetas gricas, el cual consiste en m*ltiples unidades aritmticas o CP" completas, el cual implementan $ariados escenarios de operaciones t&picas, por ejemplo, clculos de luz % colores, la pro%ección de perspecti$a, etc.
Pi#elines de So7t9are o Tuber(as Consiste en m*ltiples procesos ordenados de tal orma que el lujo de salida de un proceso alimenta la entrada del siguiente proceso. Por ejemplo, los pipelines de "ni2 (permite conectar procesos, permitiendo que la salida estndar de un proceso de alimentación sea la entrada estndar de otro proceso).
A#li!a!iones de Pi#elines en In7or"*ti!a •
Pipelines gricos se encuentran en la ma%or&a de las tarjetas gricas % consiste en m*ltiples unidades aritmticas o CP"s completas que implementan $ariados escenarios de operaciones t&picas, por ejemplo, clculos de luz % colores rende rizada pro%ección de perspecti$a entre otros 3.
2 Microprocesadores Inte (200!).
"arr# ". "re#. Pag.50$55
•
#n sot-are o tuber&as consiste en $arios procesos ordenados de tal orma que el lujo de salida de un proceso alimenta la entrada del siguiente proceso. Como, por ejemplo, los pipelines de "ni2.
Consu"o en la Aruite!tura Pi#eline ' in de reducir consumo se in$estiga una solución de compromiso entre la resolución por etapa % la cantidad de etapas. #l mtodo de escalamiento de capacitores est descrito para reducir la potencia con el cual se ha sobredimensionado en las *ltimas etapas del caso de una arquitectura Pipeline con$encional. +ambin
el uso de la corrección
digital permite eliminar los eectos no deseados causados por imperecciones en los comparadores utilizando circuitos digitales de bajo consumo % no mu% alto costo4.
Cara!ter(sti!as de Pi#eline Se puede hablar de ni$eles de paralelismo caracterizados de la siguiente manera56
&ulti#rogra"a!i0n : &ulti#ro!esa"iento6 #stas acciones se toman a ni$el de Programa o +rabajo.
Tarea o Pro!edi"ientos; 'cciones que se toman dentro de un mismo programa ejecutndose procesos independientes en orma simultnea.
Interinstru!!iones; 'cciones a ni$el de instrucción o sea dentro de mismo proceso o tarea se pueden ejecutar instrucciones independientes en orma simultnea.
&rgani'acin # Arquitectura de Computadores 7 *dicin. +iiam ,taings. P-g.4%.
%
4*structura # ecnoog/a de Computadores (200). iego pe'. P-g. !2 5 Arquitectura de Computadores (2005). Mancia Anguita pe'. P-g. 27
Seg"enta!i0n
Captación de instrucción (7etch Instruction, 7I)
8ecodiicación de la instrucción (8ecode Instruction, 8I)
Calculo de operandos (Calculate 9perands, C9) (i.e. #'s)6 Calcular la #' de c:operando.
Captación de operandos (7etch 9perands, 79)
#jecución de instrucciones (#2ecute Instruction, #I)
#scritura de resultados (;rite 9perand, ;9)
Sobre posicionamiento de estas operaciones
Venta>as : Des?enta>as "na lista parcial e2tra&da de a 7acultad de Ingenier&a de
Venta>as
Permite comprender el comportamiento de entrada:salida de un sistema como la composición del comportamiento de los iltros indi$iduales.
7acilita el mantenimiento % crecimiento
Soporte de ejecución concurrente.
7acilita la reutilización de transormaciones.
#s intuiti$o.
Relati$amente sencillo de implementar, a ni$el concurrente % secuencial.
Des?enta>as
>o son buenos para aplicaciones interacti$as.
Pueden complicarse al tener que mantener dos lujos separados pero relacionados.
! Microprocesadores Inte. (200!). "arr# ". "re#. P-g.7%
Puede ser necesario agregar los iltros con$ersión de datos de entrada % salida.
#s di&cil soportar interacciones basadas en e$entos.
Con!lusi0n
Se conclu%e que el importante la utilidad de Pipeline en sistemas operati$os, %a que ejecutan una serie de procesos
de
manera
simultnea,
los cuales
son
ejecutados luego de manera secuencial mediante un administrador de tareas dndoles dierente prioridad % capacidad de procesamiento.
Re7eren!ias @ibliogr*7i!as &i!ro#ro!esadores Intel8 'rquitectura, Programación e Interaz Sptima #dición (1??=). @arr% @. @re%. #ditorial6 Prentince Aall : Pearson.
Aruite!tura de Co"#utadoras <245=8 Patricia Buiroga. #ditorial6 'laomega.
Aruite!tura de Co"#utadores <244B=8
Organi)a!i0n : Aruite!tura de Co"#utadores Edi!i0n8 ;illiam Stallings. #ditorial6 Prentince Aall : Pearson.
