Sistemas_Microprocesados

REALIZADO POR: MIGUEL CALLE ROMERO

ESCUELA POLITECNICA NACIONAL FACULTAD DE INDENIERIA ELECTRICA Y ELECTRONICA DEPARTAMENTO DE ELECTRONICA, TELECOMUNICACIONES Y REDES DE LA INFORMACION SISTEMAS MICROPROCESADOS MATERIA

Contenido 1.

2.

3.

#.

CAPITULO I...............................................................................................................................................2 1.1

Introducción..........................................................................................................................................2

1.2

Que es un computador?’..................................................................................................................3

1.3

Arquitectura de !istema "icroprocesador. ................................................................................3

1.#

$escripción de %oques &uncionaes' memorias' peri&(ricos. .....................................................5

1.)

!istemas de "emoria. .....................................................................................................................7

CAPITULO II..............................................................................................................................................8 2.1

Introducción a micro controador A*+ AT",-A1#P ............................................................8

2.2

$ia/rama de %oques de Atme/a1#P..........................................................................................9

2.3

$istri%ución de pines.....................................................................................................................10

2.#

$escripción de Pines. .....................................................................................................................11

2.)

A*+ CPU Core................................................................................................................................13

2.

+e/istro de ,stado.........................................................................................................................15

2.0

"odeo de pro/ramación..............................................................................................................15

2.

Operaciones en os 32 +e/istros..................................................................................................17

2.

"odos de direccionamiento e instrucciones de moimientos de datos. ................................17

2.14

Instrucciones ó/icas5aritm(ticas ................................................................................................17

2.11

Instrucciones de testeo de %its. ....................................................................................................17

2.12

Instrucciones de sato ....................................................................................................................17

2.13

!u%rutinas.......................................................................................................................................17

Capituo III...............................................................................................................................................17 3.1

Con&i/uración 6 mane7o de pórticos ............................................................................................17

3.2

Interrupciones. ...............................................................................................................................17

3.3

Conersión A8$ ..............................................................................................................................17

3.#

Timmers..........................................................................................................................................17

3.)

Comunicación !eria......................................................................................................................17

9I9LIO-+A:IA .......................................................................................................................................18

1


1. CAPITULO I 1.1

Introducción. •

*aria%es; o

$iscretas

o

Continuas; 

Anaó/ica; Una aria%e continua que se representa proporcionamente por medio de otra aria%e contin


$i/ita; =ecesito 2 cosas> $/itos que no son

necesariamente

n
6

una

re&erencia. Para reai@ar a representación di/ita pasamos por un proceso de discreti@acion. ,n este proceso se comenten errores; 1. ,rror de cuanti@acion o discreti@acion' es acepta%e por ,7m' cuando a escaa no da un aor eacto' es ineita%e pero acepta%e' 6 tiene que er con a seección de a re&erencia. Ba6 que tener en cuenta a apreciación que a a tener e instrumento. 2. Incertidum%re de a re&erencia; Como sa%er que a re&erencia que utii@o es reamente a re&erencia eacta.

2


Proceso

Microprocesa dor

+epresentación di/ita es ms ro%usta. !e utii@a e sistema %inario por su simpicidad 6 su inmunidad a ruido.

1.2

Que es un computador?’ Un computador es una maquina cu6a &uncionaidad depende de una

secuencia de instrucciones /uardadas en un amac(n.

3


1.3

Arquitectura de !istema "icroprocesador.

1. "icroprocesador. •

Traer' decodi&icar' e7ecutar instrucciones.

•

Controar 6 tempori@ar todos os otros %oques.

Cico de *an =eumann.

4


Fetch (Buscar y traer)

E"ecutar

ecodi!c ar

:etcD; +ecuperar o etraer a in&ormación EInstruccionesF desde memoria 6 eara a microcontroador. $ecode; $ecodi&icación de as instrucciones. ,ecute; ,7ecución de as instrucciones. 2. "emoria. •

:unción principa es amacenar o contener e pro/rama

•

Contiene datos. 3. #ispositi$os %&!

•

+eacionarse con e medio eterno '. (uses

•

Camino para e intercam%io de in&ormación.

5


1.'

#escripción de )oques *uncionaes+ memorias+ peri*,ricos. (us de direcciones- ,s un %us de un soo sentido ELneas unidireccionaesF

a tra(s de cua e microprocesador ena un códi/o de dirección a una memoria o dispositio eterno. La capacidad mima de acceso a memoria de uP G n donde n; n
(us de datos- ,s un %us de dos sentidos es decir neas %idireccionaes Eentrada8saidaF empeadas para e eno 6 recepción de datos entre e uP 6 os dems eementos de sistema. TamaJo de paa%ra G K %its que procesa a CPU G K neas que tiene e %us. Potencia de uP



A ma6or tamaJo de %us ma6or cantidad de in&ormación

puede ser eniada 6 reci%ida a a e@. (us de contro- La &uncionaidad de este %us es controar 6 coordinar as acciones de os eementos de sistema. :ormado por neas unidireccionaes que entran en a CPU 6 otras que saen de ea. •

!eJaes de ectura8escritura

•

Cicos de espera.

•

Interrupciones.

!istemas de %ntrada&!aida I&O/- Con7unto de circuitos eectrónicos que permiten e &u7o de in&ormación entre as distintas unidades de sistema con e medio eterno por medio de peri&(ricos. 6


Peri&(ricos; $ispositios encar/ados de a comunicación entre e sistema 6 e usuario 6 de amacenamiento de in&ormación. Unidad de memoria- $ispositio que amacenan as instrucciones de os pro/ramas' os datos 6 resutados temporaes que se an procesando. Tipos de memoria; aF "emorias de soo ectura. •

+O" E+ead On6 "emor6F; ,mpeada principamente en micropro/ramación de sistemas.

•

P+O" EPro/ramma%e +O"F; , proceso de escritura es eectrónico. !e puede /ra%ar posteriormente a a &a%ricación de cDip' a di&erencia de as anteriores que se /ra%a durante a &a%ricación. Permite una
%F "emorias de so%re todo ectura. •

,P+O" E,rasa%e P+O"F; !e puede escri%ir arias eces de &orma e(ctrica' sin em%ar/o' e %orrado de os contenidos es competo 6 a traces de a eposición a ra6os utraioetas Ede esto s( que se suee tener una pequeJa entanita’ en e cDipF.

•

,,P+O"

E,ectrica6

,P+O"F;

!e

puede

%orrar

seectiamente %6te a %6te con corriente e(ctrica. ,s ms cara que a ,P+O". •

"emoria :asD; ,st %asada en a memoria ,,P+O" pero permite e %orrado %oque a %oque 6 es ms %arata 6 densa.

cF "emorias de Lectura8,scritura. •

$+A" E$6namic +andom Access "emor6F; Los datos de amacenan como en a car/a de un condensador. Tiende a 7


descar/arse 6' por o tanto' es necesario un proceso de re&resco periódico. !on ms simpes 6 %aratas que as !+A". •

!+A" E!tatic +andom Access "emor6F; Los datos se amacenan &ormando %iesta%es' por o que no requiere re&resco. I/ua que $+A" es oti. !on ms rpidas que as $+A" 6 ms caras.

La memoria tam%i(n puede ser casi&icada como; =o oti; Aquea memoria que a apa/ara no pierde a in&ormación amacenada. ,7m; +O". *oti; "emoria que pierde a in&ormación a interrumpirse e &u7o e(ctrico. ,7m; +A"

1.0

!istemas de "emoria.

Lneas de $irección E9us de direcciónF; !e encar/a de direccionar a in&ormación dentro de una memoria. $irección; ,s a posición de Identi&icación de una paa%ra en memoria.

8


Lon/itud8TamaJo de a Paa%ra; Cantidad de %its que puede amacenar cada posición. Or/ani@ación de a "emoria; ,st determinado por e n
9


2. CAPITULO II 2.1

Introducción a microcontroador A AT"%4A15'P •

•

"icrocontroador de  %its EToda as estructuras internas son de  %itsF Arquitectura +I!C.

•

:u6 !tatic.

•

MTA- Port.

•

NatcD$o/ Timer.

•

9ron Out $etection.

•

Arquitectura Barard.

•

,s utii@ado para apicaciones em%e%idas.

•

Inte/rado incu6e microprocesador' memoria 6 peri&(ricos en un soo cDip.

10


2.2

#ia6rama de )oques de Atme6a15'P

Los 32 re/istros estn directamente reacionados con a ALU Eadmite 2 re/istros independientes a e7ecutarse una instrucción en un cico de maquinaF "emoria; •

1H de memoria :asD con capacidad de ectura 6 escritura E". de Pro/ramaF

•

1H memoria !+A" E$atosF

•

)12 %6tes de memoria ,,P+O" E$atosF

Peri&(ricos; •

32 pines de ,8! para propósito /enera.

•

32 re/istros de propósito /enera.

•

Contador en tiempo rea E+TCF.

•

!istema de interrupciones. 11

ESCUELA POLITECNICA NACIONAL FACULTAD DE INDENIERIA ELECTRICA Y ELECTRONICA DEPARTAMENTO DE ELECTRONICA, TELECOMUNICACIONES Y REDES DE LA INFORMACION SISTEMAS MICROPROCESADOS MATERIA •

3 Tempori@adores8Contadores Econ modo comparación 6 PN"F.

•

Conersor Ano/o8$i/ita de 14 %its5canaes con opción de entrada di&erencia.

•

Comunicaciones !eria; U!A+T EUniersa !6ncDronous8As6ncDronous +eceier8TransmitterF' !PI E!eria PeripDera Inter&aceF' TNI.

•

NatcD$o/ Timer pro/rama%e con osciador interno.

•

Inter&ace de prue%a MTA-

•

 "odos !eep; $etener reo7 6 se quede como con/eado e uP' 6 puedo oer a actiaro.

•

*ota7e a que tra%a7a; 1. a ).) *

, modo Poer5don /uarda e contenido de os re/istros pero parai@a a osciador' desactia todas as otras &unciones de cDip Dasta a próima interrupción o mediante reseteo por Dardare. ,n e modo Poer5sae' e reo7 asincrónico continua corriendo' permitiendo tener actuai@ado e reo7 mientras e resto de dispositio est descansando. , modo +educción de ruido de A$C detiene a CPU 6 a todos os móduos de ,8! ecepto a +eo7 asincrónico 6 a A$C' para minimi@ar e ruido durante a conersión.

2.3

#istri)ución de pines.

12


2.'

#escripción de Pines. 2.'.1 CC Aimentación de ota7e di/ita. 2.'.2 47# Tierra

2.'.3 Port A PA8PA9/ , puerto A sire como entradas anaó/icas para e A$C. , puerto A tam%i(n sire como puerto %idirecciona de  %its con resistencia interna de pu5up Eseecciona%es para cada %itF. Los pines de puerto A estn en tri5estado cuando as condiciones de reset estn actiadas o cuando e reo7 no est corriendo. 13


2.'.' Port ( P(8P(9/ , puerto 9 es un puerto %idirecciona de  %its de ,8! con resistencias internas de pu up Eseecciona%es para cada %itF. Los pines de puerto 9 estn en tri5estado cuando as condiciones de reset estn actiadas o cuando e reo7 no est corriendo. 2.'.0 Port C PC8-PC9/ , puerto C es un puerto %idirecciona de  %its de ,8! con resistencias internas de pu up Eseecciona%es para cada %itF. Los pines de puerto C estn en tri5estado cuando as condiciones de reset estn actiadas o cuando e reo7 no est corriendo. , puerto C tam%i(n sire para as &uncione de Inter&a@ de MTA-. 2.'.5 Port # P#8P#9/ , puerto $ es un puerto %idirecciona de  %its de ,8! con resistencias internas de pu up Eseecciona%es para cada %itF. Los pines de puerto $ estn en tri5estado cuando as condiciones de reset estn actiadas o cuando e reo7 no est corriendo. 2.'.8 %!%T ,ntrada de +eset. Un puso de nie %a7o en este pin por periodos de puso mnimo /enera un reset' siempre 6 cuando e reo7 no este corriendo. 2.'.: ;TAL1 ,ntrada para e ampi&icador de osciador inertido 6 entrada para e circuito de operación de reo7 interno. 2.'.< ;TAL2 !aida de Osciador ampi&icador de saida. 2.'.19

ACC

14


A*CC es a aimentación de ota7e para e pin de puerto : 6 e A$C. ,ste de%e ser conectado eternamente a *CC' siempre 6 cuando e A$C no sea usado. !i e A$C es usado' este de%er ser conectado *CC a tra(s de un &itro pasa %a7o. 2.'.11A%= ,s a re&erencia para e pin de a Conersión Ano/a $i/ita.

2.0

A CPU Core La principa &unción de A*+ es ase/urar a correcta e7ecución de pro/rama.

Tiene Arquitectura Barard es decir una Arquitectura con separador de memorias 6 %uses para pro/rama 6 datos. Las instrucciones en a memoria de pro/rama son e7ecutadas con un simpe nie de coas. "ientras una instrucción es e7ecutada' a si/uiente instrucción es e7ecutada desde a memora de pro/rama.

15


,ste concepto permite que as instrucciones sean e7ecutadas en cada cico de mquina. La memoria de pro/rama est en a memoria :asD re5pro/rama%e. , arcDio de re/istro E+e/ister :ieF de rpido acceso contiene 32 re/istros de propósito /enera de  %its tra%a7ando a un simpe cico de reo7. ,n una operación tpica de a ALU' os operandos estn &uera de ArcDio de +e/istro' a operación es e7ecutada.  e resutado es /uardado en e ArcDio de +e/istro en un cico de mquina. !eis de os 32 re/istros pueden ser usados con tres re/istros punteros de 1 %its de dirección' para direccionar os datos 6 permitir os ccuos de direcciones di&erentes. Uno de estos punteros puede ser usado como un puntero de direcciones para ta%as en a memoria de pro/rama &asD. ,stos re/istros de &unción adicionaes son e ' '  de 1 %its. La ALU soporta operaciones ó/icas 6 aritm(ticas entre re/istros o entre constantes 6 re/istros. La ma6ora de instrucciones de A*+ tienen un &ormato simpe de una paa%ra de 1 %its. Cada dirección de memoria contiene instrucciones de 1 o 32 %its. , espacio de memoria en a :asD est diidido en dos secciones' a sección %a7a de pro/rama 6 a sección de apicación de pro/rama. La instrucción !"P que se escri%e en a !ección de a memora :asD de%e residir en a sección %a7a de pro/rama. $urante os amados de interrupción 6 su%rutinas. La dirección de re/reso de Contador de Pro/rama ECPF es amacenado en a pia EstacRF. La pia EstacRF est ocai@ada e&ectiamente en a !+A" E+A" estticaF de datos consecuentemente e tamaJo de a pia est imitado soo por e tamaJo tota de a !+A" 6 su uso. Todos os pro/ramas a usarse de%en iniciai@ar en e !P EstacR pointerF es decir' antes de que sea e7ecutada una interrupción o una su%rutina.

16


Un móduo de interrupción &ei%e tiene sus re/istros de contro en os espacio de ,8! con una Ba%iitación de Interrupción -o%a en e +e/istro de ,stado. Todas as interrupciones tienen separado un ector de interrupciones en a ta%a de ector de interrupciones. Las interrupciones tienen prioridad de con&ormidad con su ector de interrupciones. La dirección ms %a7a de ector interrupciones tiene ata prioridad. , espacio de memoria ,8! contiene # direcciones para as &unciones peri&(ricas de a CPU' e +e/istro de Contro !PI 6 otras &unciones de entrada 6 saida. La memoria ,8! puede ser accedida directamente o como ocaidades de espacio de datos si/uiendo estos ArcDios de +e/istro; 424 S 4):. , atme/a1#p tiene espacios etendido de ,8! desde a dirección 44 S 4:: en a !+A" donde soo as instrucciones !T8!T!8!T$ 6 L$8L$!8L$$ puede ser usada.

2.5

e6istro de %stado

17


3. (I(LIO4A=IA •

"anua de A*+ Atme/a1#P

18

Sistemas_Microprocesados

Recommend Documents