Previo 3 Digitales

UNMSM

CIRCUITOS DIGITALES I

INFORME PREVIO 3: 3: Circuitos Schmitt Trigger , puertas de tres estados, buffer inversor con salida en colector abierto, abierto, Timer 555

NOMBRE: 

Cruz Salas Harold Chrisitan

CODIGO: 

15190033

E.A.P: 

Ing. Electrónica

PROFESOR: 

Ing. Oscar Casimiro Pariasca

CURSO: 

Laboratorio de Circuitos Digitales I

2017


I.

-

II.

UNMSM

OBJETIVOS

Analizar y comprobar el funcionamiento de circuitos lógicos especiales tales como el Schmitt Trigger, puertas de tres estados, buffer inversor con salida en colector abierto y timer. CUESTIONARIO PREVIO

1. Explique el funcionamiento del Schmitt Trigger 74LS14 y sus aplicaciones. Un Schmitt Trigger es un tipo especial de circuito comparador. Usa la histéresis para prevenir el ruido que podría tapar a la señal original que causaría falsos cambios de estado si los niveles de referencia y entrada son parecidos. Para su implementación, se suele utilizar un amplificador operacional realimentado positivamente. Los niveles de referencia pueden ser controlados ajustando las resistencias R1 y R2:

Por ejemplo, si el trigger inicialmente está activado, la salida estará en estado alto a una tensión Vout = +Vs, y las dos resistencias formarán un divisor de tensión entre la salida y la entrada. La tensión entre las dos resistencias (entrada +) será V+, que es comparada con la tensión en la entrada -, que supondremos 0V (en este caso, al no haber realimentación negativa en el operacional, la tensión entre las dos entradas no tiene por qué ser igual). Para producir una transición a la salida, V+ debe descender y llegar, al menos, a 0V. En este caso la tensión de entrada es:

Llegado a este punto, la tensión a la salida cambia a Vout = -Vs. Por un razonamiento equivalente podemos llegar a la condición para pasar de – Vs a +Vs:

Con esto se hace que el circuito cree una banda centrada en cero, con niveles de disparo ± (R1/R2) Vs. La señal de entrada debe salir de esa banda para conseguir cambiar la tensión de salida. Si R1 es cero o R2 es infinito (un circuito abierto), la banda tendrá una anchura de cero y el circuito funcionará como un comparador normal. Para indicar que una puerta lógica es del tipo Schmitt Trigger, se pone en el interior de la misma el símbolo de histéresis:

UNMSM


2.- Explique el funcionamiento del buffer inversor con salida en colector abierto 74LS16. Las compuertas con colector abierto son un tipo de compuertas lógicas cuya salida está externalizada, es decir abierta o sin resistencia en el colector del transistor de salida. Al realizar este tipo de circuito integrado, se deja la posibilidad al usuario de utilizar el valor de resistencia apropiado según sus necesidades y requerimientos de diseño.

3.- Explique el funcionamiento de las puertas triestado y sus aplicaciones (74LS126 o 74LS367). La lógica triestado permite puertos de salida con valor 0, 1 o Hi-Z (High Impedance). Es este último estado el que proporciona a los buffers triestado. El estado Hi-Z pone la salida en alta impedancia, haciendo que el pin ya no tenga relevancia en el circuito. Normalmente, la intención de este estado es permitir a varios circuitos compartir el mismo bus o línea de salida. O también, permitir a un dispositivo monitorizar señales sin afectar a la señal (en convertidores analógico/digital). En el siguiente gráfico, se puede ver un buffer triestado como un interruptor. Es decir, cuando en B hay un 1, funciona como si el interruptor estuviera activado, mientras que si hay un 0, actúa como si estuviera desactivado.

ENTRADA A B 0 0 0 1 1 0 1 1

SALIDA C Z 0 Z 1

El buffer triestado se diseña normalmente de modo que el retardo de habilitación de salida (de Hi-Z a Alto o Bajo) sea un poco más largo que el retardo de inhabilitación de salida (de Alto o Bajo a Hi-Z). Así, si un circuito de control activa la entrada de habilitación de salida de un dispositivo al mismo tiempo que desactiva la entrada de habilitación del segundo dispositivo, al tener un retardo de inhabilitación de salida más corto, se puede asegurar que antes de que el primer dispositivo se ponga en Alto o Bajo en el bus, el segundo dispositivo se encontrará en estado de Alta Impedancia.


UNMSM

La utilidad del tercer estado es borrar la influencia de un dispositivo del resto del circuito. Si más de un dispositivo está conectado, poner una salida en Hi-Z se usa para que en un mismo bus no haya dos señales diferentes, es decir, una con valor 1 y otra con valor 0. Porque si ambas señales circularan por la misma línea, no podríamos determinar el valor que está circulando en la misma. Los buffer triestado también se usan para implementar multiplexores, especialmente aquellos con un gran número de entradas.

4.- Analizar el funcionamiento interno del CI LM555. Describir el uso de sus terminales. La configuración interna del Timer 555, es decir, la configuración que tendríamos dentro del circuito integrado (CI) sería principalmente 3 resistencias, dos comparadores, un FF RS y un transistor. A continuación se muestra el circuito:

El 555 recibe este nombre debido a las tres resistencias de 5K que observamos en el circuito. La conexión de esas resistencias nos proporcionan dos divisores de tensión respecto a la alimentación, las tensiones dadas serán: (2/3)Vcc y (1/3)Vcc. Mediante los comparadores analógicos, posibilitamos la conmutación entre la parte analógica y la parte digital.


UNMSM

5.- Explicar los tres estados posibles de un temporizador 555 (alto, bajo y memoria). ¿Cómo están controlados por los terminales de disparo y de umbral? Describir el uso de los demás terminales. El RS-NOR nos dará el valor de la salida en función del resultado obtenido de los comparadores analógicos. La siguiente tabla muestra las opciones posibles:

6.- Determinar de forma analítica la frecuencia de la señal de salida de un CI 555 trabajando como multivibrador astable. ¿Cómo se calcula el ciclo de trabajo? Calcular los tiempos en alto y bajo de la señal de salida del circuito del experimento. ¿Cuál es la frecuencia de salida?. Operación ASTABLE: En la figura se puede observar el 555 conectado como un multivibrador astable.

Observe las formas de onda de la figura b que corresponde al funcionamiento del circuito. En el instante A, los terminales 2 y 6 disminuyen de nivel justo por debajo de VLT = (1/3)Vcc y el voltaje de la terminal 3 de salida va a su nivel alto (estado A). La terminal 7 se comporta como un circuito abierto y el capacitor C se carga a través de RA + RB. Durante el tiempo A-B en el que la salida está en su nivel alto, el 555 se encuentra en el estado de memoria C, recordando su estado A anterior. Cuando VC aumenta y rebasa justamente el valor VUT = (2/3)Vcc en el instante B, el 555 entra en el estado D y envía la señal de salida al nivel bajo. La señal de la terminal 7 también está en nivel bajo y el capacitor C se descarga a través de la resistencia RB. Durante el tiempo B-C en el que la señal de salida está en nivel


UNMSM

bajo, el 555 se encuentra en estado de memoria C, recordando su estado anterior D. Cuando VC desciende justo por debajo de VLT, la secuencia se repite.

7.-Determinar en forma analítica el tiempo de duración del pulso de salida de un CI 555 trabajando como multivibrador monoestable. Calcular los tiempos de duración del pulso de la salida del circuito del experimento. Operación MONOESTABLE: No en todas las aplicaciones se necesita una onda repetitiva continua, como la que se obtiene con un multivibrador astable. En muchas aplicaciones lo que se necesita es un nivel de voltaje determinado durante cierto lapso de tiempo. En este caso lo que se necesita es un multivibrador monoestable o de un disparo (one shot). La siguiente figura es el diagrama del circuito del 555 cuando este funciona como multivibrador monoestable. Cuando un pulso con variación en sentido negativo se aplica al terminal 2, la salida se eleva y el terminal 7 elimina el cortocircuito del capacitor C. El voltaje a través de C se eleva de 0V a una velocidad que está determinada por RA y por C. Cuando el voltaje del capacitor alcanza el valor de (2/3)Vcc, el comparador de la figura 1 provoca que la salida cambie de un nivel alto a uno bajo. En la siguiente figura se muestran las formas de onda del voltaje de entrada y de salida. La salida está en nivel alto para el tiempo que se determine mediante:


UNMSM

En la figura anterior se muestra un multivibrador monoestable práctico. Ri, C y el diodo D sirven para generar un pulso de salida por cada pulso de entrada. La resistencia RA y el capacitor C determinan el momento en el que la salida tiene un valor alto. La resistencia Ri se conecta entre Vcc y el terminal 2 a fin de asegurarse de que la salida normalmente permanezca en un valor bajo. Ci se carga a un valor (Vcc – Ei) hasta que se presenta un pulso de disparo negativo. La constante de tiempo de Ri y de C debe ser pequeña en relación con el tiempo en el que la salida del temporizador está en nivel alto. El diodo D evita que el temporizador 555 dispare durante el flanco positivo de Ei.

8.- Presente los circuitos de simulación del experimento.


UNMSM


UNMSM

CONCLUSIONES Y OBSERVACIONES.

http://www.academia.edu/9356663/M%C3%93DULO_1_ELECTR%C3%93NICA_DIGITAL_IN DICE_BIBLIOGRAFIA http://www.electronics-tutorials.ws/logic/logic_4.html http://www.applelogic.org/files/74LS06.pdf http://copro.com.ar/Lista_de_los_circuitos_integrados_de_la_7400_serie.html http://electronica-teoriaypractica.com/circuito-7416-ttl/ http://www.uv.es/marinjl/electro/555.htm https://manequired751185.files.wordpress.com/2014/11/temporizador-555.pdf http://electronica-electronics.com/info/555/555.html

Previo 3 Digitales

Recommend Documents