INSTITUTO POLITÉCNICO NACIONAL ESCUELA SUPERIOR DE INGENIERÍA MECÁNICA Y MECÁNICA Y ELÉCTRICA INGENIERÍA EN COMUNICACIONES Y ELECTRÓNICA
PRÁCTICAS DE CIRCUITOS LÓGICOS LABORATORIO DE COMPUTACIÓN IV
PRÁCTICA 5 NOMBRE DE LA PRACTICA:
Multiplex! " De#ultiplex!$ De#ultiplex!$
OBJETIVO DE LA PRACTICA:
Diseñar un #ultiplex! de cuatro entradas ó canales de información en los cuales, cada canal esta compuesto de 4 bits; y diseñar también un %e#ultiplex! ó selector de datos que reciba de entrada un canal canal de 4 bits de informac información ión y tenga tenga cuatro cuatro canales canales de salida salida de 4 bits cada uno.
DURACIÓN: D& '!(&. MATERIAL NECESARIO: Fuente de voltae de ! ".
%. D& tablillas para cone#iones $ protoboard %. T!e& D&' de ( y uno de 4. Vei)te diodos LED $cinco grupos de 4 LED, cada grupo de un solo color%. !) resistencias de 4*+ . Los siguientes circuitos integrados o equivalentes: Dos 74LS156, dos 74LS153. Alambre ara cone!iones. cone!iones. "anual #$% Semiconductors.
AUTORES* PROFESOR: M. en C. Salvador. Saucedo Flores. -#t. !4** PROFESOR: Ing. Pablo Fuentes Ramos . -#t. !4** ALUMNO PIFI: Arión Durán Durán Beltrán. P+5+,
/n #ultiplex! o &ele.t! %e %(t& es un circuito lógico que acepta varias entradas de datos y permite sólo a una de ellas alcan0ar la salida. -l encau0amiento deseado de los datos de entrada 1acia la salida es controlada por entradas de SELECCIÓN $que algunas veces se conocen como entradas de enrutamiento%. La figura !23 muestra el diagrama !"#io"a$ de un #ultiplex! /e)e!(l $MU %. -n este diagrama las entradas y salidas se tra0an como flec1as grandes para indicar que pueden ser una o ms l5neas de señales. -#iste una señal de entrada, EN, para permitir al #ultiplex! reali0ar su función. 6uando EN 0 1, todas las salidas son 1.
L/i/!(#( de un multi!le"or de # entradas .
Figura !2). 7ultiple#or de dos entradas, sin señal de 1abilitación EN.
-l #ultiplex! act8a como un interruptor de posiciones m8ltiples controlado digitalmente, donde el código digital que se aplica a las entradas de SELECCIÓN controla qué entradas de datos sern trasladadas 1acia la salida. 'or eemplo, la salida 2 ser igual a la entrada I1 de alg8n código de entrada de SELECCIÓN espec5fico, y as5 sucesivamente. Dic1o de otra manera, un #ultiplex! selecciona una de $ fuentes de datos de entrada y transmite los datos seleccionados a un solo canal de salida. 9 esto se le llama MULTIPLE3AR.
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
P+5+-
MULTIPLE3OR BÁSICO DE DOS ENTRADAS$ La figura !2) muestra la circuiter5a lógica de un multi!le"or de dos entradas , I1 e I, y entrada de S%&%CCI'$ S. -l nivel lógico que se aplica a la entrada S determina qué comuerta Y se 1abilita de manera que su entrada de datos atraviese la comuerta O 1acia la salida 2. :bservando esto desde otro punto de vista, la e#presión booleana de la salida es
6on S 0 1, esta e#presión se convierte en
lo cual indica que 2 ser idéntica a la señal de entrada I1, que puede ser un nivel lógico fio o bien, una señal lógica que var5a con el tiempo. 6on S 0 ,, la e#presión se transforma en
lo cual muestra que la salida 2 ser idéntica a la señal de entrada I,.
i/u!( 5+4$ Multiplex! %e .u(t! e)t!(%(&
su &6#7l es<
MULTIPLE3OR DE CUATRO ENTRADAS . =e puede aplicar la misma idea bsica para formar el multi!le"or de cuatro entradas que se muestra en la figura !2>. 9qu5 se tienen cuatro entradas, que se transmiten en forma selectiva a la salida con base en las cuatro combinaciones posibles de las entradas de selección S,S1. 6ada entrada de datos se accede con una diferente combinación de niveles de entrada de selección. I1 se captura con S,S1 negadas las dos, de manera que & + pase a través de su comuerta Y 1acia la salida 2 sólo cuando S, 0 1 y S1 0 1. La tabla de la figura da las salidas de otros tres códigos de selección de entrada. M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
P+5+4
-n las familias lógicas TTL y CMOS se dispone regularmente de m!$tip$%&or%' de %&, .u(t!, .' y %ie.i&9i& entradas. -stos circuitos integrados bsicos pueden ser combinados para la multiple#ación de un gran n8mero de entradas.
Di&e:()% el #ultiplex!*
Multiplex! %e .u(t! .()(le& %e e)t!(%(; .(%( u) %e .u(t! 7it& <8 x ,=
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
P+5+8
Di(/!(#( tpl>/i. del m!$tip$%&or (&) $cuatro canales de entrada y uno de salida% se muestra a continuación.
/n %e#ultiplex! reali0a la función opuesta de la de un m!$tip$%&or ; por eemplo, un %e#ultiplex! de n salidas de un bit tiene una entrada de datos y & entradas para seleccionar & una de las n0- salidas de datos.
De#ultiplex! .) .u(t! &(li%(& <
Diseñamos a1ora el %e#ultiplex! de #!atro #a"a$%' d% i"orma#i*" y #!atro #a"a$%' d% 'a$ida, donde cada canal de la salida tiene cuatro bits.
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
P+5+5
Di(/!(#( tpl>/i. %e u) %e#ultiplex! > %i&t!i7ui%! %e %(t& %e u) .()(l %e e)t!(%( " .u(t! .()(le& p&i7le& %e &(li%(
Nt(<:bservar la cone#ión de los LED en este circuito y tomar en cuenta la polari0ación, pues el ,5? es de colector abierto.
PROCEDIMIENTO E3PERIMENTAL A!#(! los dos circuitos topológicos anteriores C)&ult(! las configuraciones internas de los circuitos integrados a utili0ar en el manual -6? =emiconductors.
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
P+5+?
6on base a este manual y a la configuración interna del circuito integrado @8LS,55 o @8LS,5? e#plicar por qué se conectó de esa manera el DIP
E)t!e/(! en el reporte correspondiente a esta prctica el diagrama de la con(iguración interna de los circuitos integrados utili0ados. Nt(*
-l alumno o el equipo de trabao deber presentarse al laboratorio con los circuitos anteriores ya armados.
CUESTIONARIO
,$ 9l cerrar el circuito del .()(l 5 del DIP la señal que manda es un @ 1 o un ,A -$ 9l cerrar el circuito del .()(l ? del DIP la señal que manda es un @ 1 o un ,A 4$
=i quisieras manear las señales de entrada con puros .e!& o con puros u)& @Bué circuito integrado tendr5as que ane#ar a la cone#ión del diagrama topológico del %e#ultiplex! para obtener la misma respuesta en la salidaA
8$
Di7u( el diagrama de la respuesta de la pregunta >.
5$
@Bué significa el c5rculo pequeño dibuado en la entrada de cualquier compuerta o circuitoA R* )ue esa com!uerta o ese circuito se activa en cero.
?$
C#plet(! la tabla de verdad del siguiente CI.
SELECCIÓN DE ENTRADAS S,
S1
# + + + + 3 3 3 3
# + + 3 3 + + 3 3
PERMISO <( > 7= 3 + + + + + + + +
ENTRADAS <( > 7=
SALIDA <( > 7=
I1
I,
I-
I4
2
# + 3 # # # # # #
# # # + 3 # # # #
# # # # # +
# # # # # #
+ + 3 + 3 +
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
P+5+@
x significa no im!orta @$
C(l.ul(! la tabla de verdad del siguiente CI y %i7u(! su logigrama.
A,
A1
E(
E7
# # + + 3 3
# # + 3 + 3
+ #
# 3
O1
O,
O-
O4
E7
E7
3 #
# 3
O1
M. en C. Salvador Saucedo Flores e Ing. Pablo Fuentes Ramos
O,
O-
O4
P+5+
