Módulo1 Electrónica Digital

MÓDULO 1: ELECTRÓNICA DIGITAL : L 1 A T O I L G I U D D Ó A C M I N Ó R T C E L E

MÓDULO 1: ELECTRÓNICA DIGITAL

. L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

INDICE BIBLIOGRAFIA RELACIÓN DE MA MATERIALES TERIALES TEMA 1: CIRCUITOS INTEGRADOS LÓGICOS Práctica 1: El Inversor (NOT) Práctica 2: Las puertas AND, OR, NAND, NOR y EOR Práctica 3: Teoremas de Morgan Práctica 4: Otros tipos de puertas lógicas Práctica 5: Familias lógicas Práctica 6: Circuitos de entretenimiento Práctica 7: Automatismo combinacional Práctica 8: Otro automatismo TEMA 2: CIRCUITOS COMBINACIONALES Práctica Práctica Práctica Práctica Práctica Práctica Práctica Práctica

1: Decodificadores 2: El display de 7 segmentos 3: Decodificador Decodificador BCD a 7 segmentos 4: Multiplexores 5: El sumador 6: El restador 7:Sumador con corrección a BCD 8: Circuitos comparadores

TEMA 3: CIRCUITOS SECUENCIALES


Práctica Práctica Práctica Práctica Práctica Práctica Práctica Práctica Práctica Práctica Práctica Práctica Práctica Práctica Práctica

1: Báscula R-S asíncrona 2: Báscula R-S síncrona 3: Báscula tipo D 4: Báscula J-K 5: Entretenimiento: alarma por rotura de un conductor 6: Entretenimiento: “El más rápido” 7: Registros 8: Registros de desplazamiento 9: Contadores binarios 10: Contador UP/DOWN con precarga 11: La década 12: El contador Johnson 13: Entretenimiento: contador con visualización 14: Entretenimiento: quiniela electrónica 15: Entretenimiento: el dado electrónico

ANEXO: REPASO PRÁCTICO DE MEDIDAS Y CONCEPTOS BÁSICOS TEMA 0: INTRODUCCIÓN A LA ELECTRÓNICA Práctica 1: Componentes pasivos y medidas Práctica 2: Componentes activos I (Diodos) Práctica 3: Componentes activos II (Transistores)

BIBLIOGRAFIA Se presenta una interesante lista de libros relacionados con la Electr ónica Digital objeto del presente m ódulo. En ella se proporciona el t ítulo de la obra, el autor y la editorial as í como una breve descripci ón de contenidos. “Electrónica Digital Moderna” ( con

disquete); Angulo, J.Mª, Editorial ITP Paraninfo

Se trata de un libro de texto clásico seguido en muchas Escuelas de Ingenier ía y Centro de Formación Profesional. Presenta de una forma clara y muy asequible los principios de la L ógica Digital, la implementaci ón de sus funciones en circuitos integrados, los sistemas digitales secuenciales y combinacionales. combinacionales. Contiene valiosa informaci ón con hojas de caracter ísticas técnicas de los circuitos digitales típicos. En el aspecto pr áctico, además de contener una serie de pr ácticas en cada tema, que se pueden realizar f ácilmente con elementos muy comunes y económicos, añade un disquete con una versi ó n did á ctica del famoso simulador Workbench, con el que se puede analizar y experimentar numerosos ejercicios y proyectos. “Introducción a los computadores ” (con disquete); Angulo, J.Mª, Editorial ITP Paraninfo

Presenta de forma agradable y completa la Electr ónica Digital que se aplica en los Computadores y combinada con una serie de ejercicios y problemas resueltos. Se profundiza en la implementaci ó n de los bloques del computador y se describe el dise ñ o, funcionamiento y manejo de un procesador b ásico, como la “M á quina Sencilla ” . La segunda parte de la obra se destina a “Prácticas de Laboratorio ” en donde se contemplan experiencias con diodos, transistores y circuitos integrados, as í como diversos proyectos de sistemas digitales. La tercera parte, está apoyada en el disquete que acompa ña al libro y contiene una detallada descripci ón con ejemplos de aplicaci ón para la captura y simulaci ón de circuitos digitales asistidos por computador mediante el programa “Electronics Workbench ”. “Enciclopedia de Electrónica Moderna” (7 tomos); Angulo, J. M ª, Editorial ITP Paraninfo

A lo largo de los 7 tomos que consta la obra el autor expone, para un lector autodidacta, toda la Electr ónica Moderna, desde los diodos semiconductores hasta los microprocesadores. Para que el lector se habit úe a trabajar con los elementos electr ónicos que se explica se propone en cada secci ón numerosas experiencias con dispositivos e instrumentos f áaciles de encontrar y econ ómicos. “Principios de Electrónica”; Malvino, Editorial McGraw-Hill

Se trata de un excelente libro te órico que presenta con gran rigor las bases de la electr ónica, recayendo en los transistores y en los Amplificadores Operacionales los temas que reciben un tratamiento exhaustivo y con muchos ejercicios y problemas resueltos. “Curso Práctico de Microelectrónica y Microinformática Industrial; Angulo, J.Mª, Editorial ITP Paraninfo

Es un libro de pr ácticas organizado en fichas de laboratorio, que van presentando de forma clara los objetivos, los materiales necesarios y el desarrollo de cada pr áctica. Va cubriendo temas sobre diodos, transistores, circuitos integrados, arquitectura del PC y programas de E/S para aplicaciones industriales. “Sistemas Digitales ”; Tocci, Editorial Prentice-Hall

Una obra completa y muy bien presentada que realiza un repaso pormenorizado sobre todos los temas te óricos que conforman la Electr ónica Digital. Finaliza con una aplicaci ón de los sistemas digitales en los modernos computadores. Tiene ejemplos y problemas, pero carece de pr ácticas experimentales. experimentales.

RELACION DE MA MATERIALES TERIALES Accesorios

Semiconductores y Circuitos Integrados

• Entrenador “UNIVERSAL TRAINER ”

• 1

• Cable rígido

• 1

de 0.6 mm

Resistencias de 1/4 W • 1

de 330 Ω de 1K • 1 de 2K2 • 2 de 10K • 1 de 100K • 2 de 1M • 2

Condensadores • 2

de 100nF de 1µF/25V • 1 de 10µF/25V • 1 de 100µF/25V • 1 de 1000µF/25V • 2

Diodo 1N4007 Diodo LED rojo • 1 Transistor BC547 • 1 Integrado 4011 • 1 Integrado 4017 • 1 SN7400 • 1 SN7402 • 1 SN7404 • 2 SN7408 • 1 SN7414 • 1 SN7432 • 1 SN7447 • 2 SN7476 • 1 SN7485 • 1 SN7486 • 1 SN74LS90 • 1 SN74126 • 1 SN74139 • 1 SN74169 • 2 SN74173 • 1 SN74258 • 2 SN74LS283 • 1 SN74373

g n e s y s m ~ / s e . s i k a r r a . w w w : t e n r e t n I • s e . s i k a r r a @ g n e s y s m : l i a m e •

3 6 2 3 2 2 4 4 9 : x a F / . l e T •

o a b l i B 2 1 0 8 4 . a h c D º 8 9 3 , a h c n o C l a r e n e G

ELECTRÓNICA NICA DIGIT DIGITAL

PRÁCTICA 0/1 – 1

TEMA 0: INTRODUCCION A LA ELECTRONICA

PRÁCTICA 1: Componentes pasivos y medidas IMPORTANTE RTANTE:: El tema 0 sólo sólo está desti stinado nado a repasa repasar prácti prácticam camente algunos algunos conceptos fundamental ntale es en Ele Electrón ctróniica.

1.1 Objetivos Familiarizarse con los componentes pasivos más comunes y con la medición de sus valores característicos.

1.2 Fundamentos teór teóricos cos:: Las re resi siste stenci ncias as Una resistencia es un componente que se opone al paso de la corriente. Su valor determina la magnitud de esa oposición y se mide en ohmios (Ω). Una forma de obtener dicho valor es a partir de sus bandas de color, utilizando una tabla de códigos. FIGURA IGURA 1.1. Diferent Difer entes es t ipos de resistencias. resistenci as.

NUMERO NUMERO DE LA BANDA

FIGURA IGURA 1.2. Esquema de l as bandas de una resistencia resist encia.. La más alej ada indica la t olerancia. olerancia.

1.3 Materi rial ale es nece necesa sari rios os 1º Resistencias de diversos valores 2º Tabla de códigos

PLATA ORO NEGRO MARRON ROJ O NARANJA ANJA AMARILLO VERDE AZUL VIOLETA GRIS BLANCO NINGUNO

1

2

3

0 1 2 3 4 5 6 7 8 9 -

0 1 2 3 4 5 6 7 8 9 -

0,01 0,1 1 10 100 1.000 10.000 100.000 1.000.000 -

FIGURA IGURA 1.3. Tabla de códi códigos gos de color. col or.

1.4 Desarrollo de la práctica . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

Colocar la resistencia como en la Figura 1.2, es decir, con la banda ligeramente separada en el lado derecho. Sustituir las bandas de izquierda a derecha por valores según la tabla de la figura 1-3.

FIGURA FIGURA 1.4. Ejempl o de obtención del valor de una res r esistencia. istencia.

(X)

4 10% 5% 1% 2% 20%

PRÁCTICA 0/1 – 2

ELECTRÓNICA NICA DIGITAL TEMA 0: INTRODUCCION A LA ELECTRONIC ICA

PRÁCTICA 1: Componentes pasivos y medidas 1.5 Trabajo personal Coge resistencias de diferentes valores y rellena la siguiente tabla. Valores según código

Colores de las resistencias

1.6 1. 6 Fundamentos teóri ricos cos: los condensadores Básicam sicamente ente los los condensa condensador dores es están formados por dos placas metálicas (armaduras) separadas por un aislante (diel éctrico). Existe una gran variedad de modelos.

FIGURA 1.5. Diferentes Dif erentes ti pos de condensadores condensadoresy un ci rcuit rcui t o que los re ú ne. ne.

Los condensadores tienen la caracter í stica stica de cargarse cuando se les aplica una tensi ón continua y, al desaparecer quedar alm almacenada durante un tiem tiempo para poder descargar descargar a continuaci conti nuaci ón su energí a sobre otro componente. ésta quedar Su valor principal es, por tanto, la capacidad de carga, que se mide en Faradios (F).

1.7 Fundamentos teóricos: 1.7 el tester CAP NP

CAPACITOR VAR

CAPACITOR POL


3 6 2 3 2 2 4 4 9 : x a F / . l e T

CAPACITOR FEED

•

FIGURA FIGURA 1.6. Form Form as de respesent respesent ar l os condensadores condensado res seg ú n el tipo.

Es un instrumento que se utiliza para medir las señales eléctricas ctricasa fin fin de determinar el voltaje vol taje (tensi (tensi ón) y la corriente (intensidad) en un circuito, y los valores caracter í sticos sticos de componentes. El aspecto de un téster es el que se presenta presenta en la Figura 1.7. Cambiando las sondas entre los diferentes conectores y seleccionando seleccionando la escala adecuada adecuada se consiguen las diferentes medidas.

FIGURA 1.7. 1 .7. Fotograf í a de un t é ster est á ndar.


ELECTRÓNICA DIGITAL TEMA 0: INTRODUCCION A LA ELECTRONICA

PRÁCTICA 0/1 – 3

PRÁCTICA 1: Componentes pasivos y medidas 1.8 Materiales necesarios 1º Téster 2º Resistencias de diversos valores 3º 1 pila de 1,5 V 4º 1 pila de 4,5 V 5º 1 pila de 9 V

1.9 Comprobación de funcionamiento Realiza los siguiente pasos para comprobar el correcto funcionamiento de tu téster. a) Enciéndelo. ¿Aparece el dibujo de una pila en la pantalla LCD?___________________________________________ Si es así debes cambiar la pila interna del t éster, de 9V, ya que está gastada. b) Coloca la sonda negra en COM y la roja en V. c) Mueve la ruleta de selecci ón a la posici ón del altavoz. d) Junta las puntas de prueba. ¿Qué ocurre? ___________ ________________________________________________ Si se produce un pitido significa que existe continuidad en el elemento medido. La misma operaci ón tocando con las puntas de prueba los dos extremos de una resistencia deberí a dar el mismo resultado si la resistencia est á en perfecto estado.

FIGURA 1.8. Medida de continuidad con el t é ster.

1.10 Medición de resistencias Es el segundo modo de obtener el valor de una resistencia. Para que éste sea correcto debe estar fuera del circuito. Se deberán seguir los siguientes pasos: a) Colocar la sonda roja en V y la negra en COM. b) Seleccionar la escala de ohmios adecuada. c) Tocar los extremos de la resistencia con las puntas de prueba. d) Interpretar el valor según la escala elegida. Un (1.) significar á que ésta escala es pequeña.


FIGURA 1.9. Forma cor rect a de hacer una medici ón.

PRÁCTICA 0/1 – 4


PRÁCTICA 1: Componentes pasivos y medidas 1.11 Prueba de baterí as La posición de las sondas y del selector de escala var í an según la pila a medir. Los pasos a realizar ser án: a) Colocar la sonda negra en COM y el selector en la posici ón correspondiente. Hay algunos téster que tienen posiciones especí ficas para medir baterí as. Si no es así , colocar en la escala de voltios adecuada. b) Para las pilas de 4,5V y 9V colocar la sonda roja en VW y para la pila de 1,5V colocarla en mA. c) Medir las pilas colocando las puntas de prueba en los terminales. Si aparece un signo menos (-) delante del valor significa que se han colocado las puntas de prueba en los terminales contrarios.

1.12 Medición de la fuente de alimentación Las baterí as medidas anteriormente proporcionan una tensión continua pero de tiempo limitado, ya que “se gastan”. En este apartado seva a proponer la medici ón de valores tambi én de tensi ón pero proporcionados por fuentes de alimentaci ón ilimitadas. a) Busca en el equipo de prácticas la zona dedicada a las fuentes de alimentaci ón.

FIGURA 1.10. Tres tipos de bater í as.

1.13 Medición de tensión Para medir la tensi ón entre dos puntos en un circuito que se haya en funcionamiento se seguirán los siguientes pasos: a) Elegir entre valores de continua (DC) o de alterna (AC). b) Se situarán las puntas de prueba en los dos extremos de la parte del circuito cuya caí da de tensión se quiera medir, es decir, en paralelo con los elementos a medir. Hay que tener en cuenta que tanto la tensi ón como la corriente son vectores, es decir, tienen magnitud y sentido. Por tanto, hay que conectar adecuadamente los bornes positivo y negativo para que el valor sea verdadero. c) Ajustar el selector a la escala adecuada e interpretar el dato.

b) Habrá que colocar en el téster las sondas y el selector en las posiciones adecuadas según la fuente que se vaya a medir, teniendo en cuenta que algunas fuentes son de corriente alterna. c) Para medir las fuentes la punta de prueba negra deberá conectarse a un terminal GND y la punta de prueba roja a aquel que se quiera medir, tal y como muestra la Figura 1.11.


3 6 2 3 2 2 4 4 9 : x a F / . l e T •

FIGURA 1.11. M edici ón del voltaje suministr ador ppor una fuent e de ón. alimentaci

ón. Paral elo. FIGURA 1.12. Forma de medir tensi


ELECTRÓNICA DIGITAL

PRÁCTICA 0/1 – 5


PRÁCTICA 1: Componentes pasivos y medidas 1.14 Medida de intensidad. ATENCIÓN A sícomo el m al uso del té ster para medi r vol taj es sólo da como consecuencia la mal a obtención del valor medido, si al medir in tensidades no se hace adecuadament e pu eden ocasi onarse averiás en el instrumento. Afortunadamente los multí metros están preparados para este mal uso y hacen saltar un fusible en dicho caso, pero a partir de ese momento, si no se cambia el fusible, las mediciones de intensidad no ser án correctas. Por tanto, sigue con atenci ón estos pasos al ir a medir intensidad: a) La sonda roja debe estar en el conector de intensidad, ya sea mA o A. Si no, el t éster se estropea. b) La medición en este caso será en serie, es decir, hay que abrir el circuito donde se quiere medir la corriente que circula en ese momento, y hacer con el téster un puente entre los dos extremos sin conectar.

FIGURA 1.13. Forma de medir i nt ensidad. Seri e.

1.15 Trabajo personal a) Vuelve a rellenar la siguiente tabla de valores de resistencias con el a ñadido del valor medido con el t éster. Colores de las resistencias

Valores según código

Valores según téster

b) Coge de nuevo las resistencias y mí delas, tocando al medir con ambas manos. ¿Notas diferencia en los valores?______ _____________________________ ¿A qué crees que es debido?_________________________________________________ _____________________________________________________________________________________________________ c) Coge cualquier circuito en el que aparezcan resistencias y, sin sacarlas, mide su valor. ¿Coincide con el que muestra su código de colores? ____________________________ ¿Por qué?_________________________________________________ . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

d) ¿Qué diferencia hay entre medir el valor en ohmios de una resistencia y la ca í da de tensi ón de una resistencia? ______ _____________________________________________________________________________________________________ e) Mide ahora las tres bater í as de que dispones.

Tipos de baterí a 1,5V 4,5V 9V

Valor en Voltios

PRÁCTICA 0/1 – 6


PRÁCTICA 1: Componentes pasivos y medidas ¿Son sus valores correctos? _________________________________________________________________________ f) Mide los valores de voltaje suministrados por las diferentes fuentes de alimentaci ón y anótalos en la tabla. Tipos defuente de alimentación 12VAC +12Vdc -5Vcc +V -V

Valor en Voltios

ANOTACIONES PERSONALES


3 6 2 3 2 2 4 4 9 : x a F / . l e T •



PRÁCTICA 0/2 – 1

PRÁCTICA 2: Componentes activos I (diodos) 2.1 Objetivos Conocer el comportamiento del diodo y comprobar su funcionamiento con pequeños circuitos prácticos.

2.2 Fundamentos teóricos: el diodo y su comportamiento Un diodo es un dispositivo el éctrico semiconductor cuyo comportamiento es no lineal; la resistencia entre la entrada y la salida depende de la tensi ón aplicada. Así , hasta un determinado valor llamado umbral el diodo no conduce y pasado ese umbral el diodo conduce cuando está polarizado directamente. Esto en la pr áctica del campo digital se reduce a un comportamiento con dos posibles estados: conduce/no- conduce, ON/OFF, encendido/apagado, etc. recordando a un interruptor que se abre o se cierra en determinadas circunstancias.

2.3 Materiales necesarios ÁNODO (A)

1º Téster 2º 1 diodo

CÁ TODO (K)

FIGURA 2.1 . S ímbolo que representa a un diodo.

2.4 Desarrollo de la práctica Para medir el valor óhmico de un diodo hay que tener en cuenta que es un dispositivo polarizado, de modo que la polarizaci ón de sus terminales ánodo (A) y cátodo (K) determinará su comportamiento, según que su polarizaci ón sea directa o inversa. Se deberán seguir los siguientes pasos: a) Conectar la sonda roja en V y la negra en COM. b) Seleccionar la funci ón de medición de diodos. c) Conectar las puntas de prueba al diodo a medir. Si la conexión hace que coincidan la punta de prueba roja con el ánodo (terminal positivo) y la punta de prueba negra con el cátodo (negativo) se estará midiendo la resitencia directa, y si no la inversa. En ambos casos el valor resultante se medirá en ohmios.

(A)

(K)

FIGURA 2.2. Esquema del aspecto ext erno de un di odo. La marca indica el c á todo.


2.5 Trabajo personal

Ω en directa

Ω en inversa

Diodo

Coge el diodo y realiza las siguientes operaciones: a) Identifica el cátodo y el ánodo _______________________________________________________________ b) Mide su resistencia la resistencia directa e inversa_______________________________________________ Si el diodo está bien, el valor en directa debe ser baja y la inversa infinito (1.) c) ¿Que sucede si en ambas mediciones el valor es infinito? _________________________________________ d) ¿ Y si en ambas el valor es bajo?______________________________________________________________


PRÁCTICA 0/2 – 2


PRÁCTICA 2: Componentes activos I (diodos) 2.6 Circuitos con polarización directa e inversa Una vez identificados los terminales realizar un circuito con polarización directa consiste en hacer coincidir el ánodo con el borne positivo de la fuente de alimentaci ón y el cátodo con el borne negativo, tal y como se muestra en la Figura 2.3. Si al contrario, el ánodo coincide con el borne negativo de la fuente y el cátodo con el positivo, se dice que el diodo está polarizado inversamente. (Figura 2.4).

ón direct a de un diodo. FIGURA 2.3. Cir cuit o de polarizaci

FIGURA 2.4. Circuit o de polari zacion in versa de un di odo.

2.7 Materiales necesarios

1º Téster 2º 1 diodo 3º 1 resistencia de 330Ω 4º Entrenador Universal Trainer

2.8 Trabajo personal a) Monta el circuito de la Figura 2.3 en el Universal Trainer y rellena la siguiente tabla Parámetro a medir Corriente del circuito Caí da de tensión en el diodo Caí da de tensión de la resistecia

Valor

Unidad de medida

•

b) Monta ahora el circuito de la Figura 2.4 y vuelve a realizar las mediciones Parámetro a medir Corriente del circuito Caí da de tensión en el diodo Caí da de tensión de la resistecia

Valor

g n e s y s m ~ / s e . s i k a r r a . w w w : t e n r e t n I • s e . s i k a r r a @ g n e s y s m : l i a m e

Unidad de medida

¿A qué es debida la diferencia de valores?_________________________________________________________ ____________________________________________________________________________________________

2.9 Los diodos LED Existe una modalidad de diodos que emiten luz al ser polarizados directamente; son los llamados diodos LED. Su aspecto externo es algo diferente al del diodo normal, y tambi én el modo en que se reconocen su ánodo y su cátodo.

3 6 2 3 2 2 4 4 9 : x a F / . l e T •



PRÁCTICA 0/2 – 3

PRÁCTICA 2: Componentes activos I (diodos) 2.10 Materiales necesarios

2.11 Desarrollo dela práctica Antes de hacer cualquier montaje es necesario saber c ómo diferenciar los terminales de un LED. Se pueden reconocer: a) Montado sobre un portaLED el ánodo suele coincidir con el cable rojo y el cátodo con el cable negro. b) Mirado externamente, si el diodo est á aún sin usar, el terminal del ánodo tiene una longitud mayor que el del cátodo. c) Mirado desde arriba, el cátodo coincide con la parte achatada de la base de la carcasa. Es la representaci ón que se sigue en las placas de circuito impreso. d) Si se mira a trasluz tiene un filamento más grande que otro; el menor es el ánodo.

1º 1 diodo LED 2º 1 portaLED (Opcional) 3º 1 resistencia de 330Ω 4º Entrenador Universal Trainer

FIGURA 2.5. Aspecto externo de un di odo LED. FIGURA 2.6. Esquema de un di odo LED.

2.12 Trabajo personal Vamos a trabajar ahora con el diodo LED. a) Identifica su ánodo y su cátodo. b) ¿Cuál de las posibles formas te parece la más fiable? _______________________________________________________ ¿por qué? _____________________________________________________________________________________________ c) Monta el circuito de la Figura 2.7. ¿Cómo está polarizado el diodo, de forma directa o inversa? ____________________


FIGURA 2.7 . Esquema el é ctri co a montar.

d) Cambia la polaridad de la alimentaci ón. ¿Puedes sacar alguna conclusión? ___________________________________________ _____________________________________________________ e) ¿Por qué crees que se debe poner una resistencia en serie con los diodos? ____________________________________________ _____________________________________________________ f) ¿Cómo se calcula el valor de dicha resistencia? ____________ _____________________________________________________

PRÁCTICA 0/2 – 4




3 6 2 3 2 2 4 4 9 : x a F / . l e T •



PRÁCTICA 0/3 – 1

PRÁCTICA 3: Componentes activos II (transistores) 3.1 Objetivos Conocer y comprobar el comportamiento de los transistores y diferenciar sus tipos.

3.2 Fundamentos teóricos: el transistor y su comportamiento FIGURA 3.1. Esquema int erno de un t ransist or NPN y uno PNP.

El transistor es el dispositivo más utilizado en Electrónica, tanto anal ógica como digital, debido a su versatilidad, variedad, economí a y fiabilidad. Puede decirse que los transistores conforman las puertas lógicas, que a su vez son la base de los circuitos integrados, que juntos componen un computador. Su comportamiento es no lineal y tiene tres terminales, que se denominan base, emisor y colector. Por dentro un transistor funciona como dos diodos enfrentados. Simplificando, un transistor tiene dos modos de funcionamiento: en amplificaci ón y en conmutaci ón. El primer caso es muy común en circuitos anal ógicos, mientras que el segundo lo es en circuitos digitales. Dentro de la conmutaci ón un transistor puede estar en corte o en saturaci ón. Si tomamos un transistor de tipo NPN, cuando la tensión de entrada en la base es de 5V el transistor estar á en saturaci ón. En este caso la uni ón base-emisor está polarizada directamente y conduce. Por el contrario, si la tensi ón en la entrada es 0V el transistor estar á en corte, la uni ón base-emisor está polarizada inversamente y no conduce.

3.3 Materiales necesarios 1º Téster 2º 1 transistor 3º 1 diodo LED 4º 1 resistencia de 10 kΩ 5º 1 resistencia de 18Ω 6º 1 resistencia de 390Ω 7º Entrenador Universal Trainer

3.4 Desarrollo de la práctica Lo primero es identificar el tipo de transistor. Se hará lo siguiente: a) Introducir los tres terminales del transistor en la zona del téster dispuesto para ello y mover el selector a esa posición. b) Ir cambiando de lugar las patitas (sin retorcerlas entre ellas) hasta que en la pantalla del t éster aparezca un valor.


c) El valor que aparece es la medici ón de la ganancia, que es una magnitud adimensional. Al mismo tiempo, según dónde haya quedado cada terminal, las inscripciones del t éster estarán dando el nombre de cada uno y si el transistor es de tipo NPN o PNP.

FIGURA 3.2. Forma de hall ar las caract er í sticas de un transistor.

PRÁCTICA 0/3 – 2


PRÁCTICA 3: Componentes activos II (transistores) 3.5 Trabajo personal Realiza las siguientes operaciones con el transistor usado: a) Halla el valor de su ganancia e identifica sus terminales y su tipo. Dib ú jalo. b) Monta el circuito de la Figura 3.3, querepresenta un transistor en conmutación controlando un LED.

Dibujar aquí el transistor indicando sus terminales ón FIGURA 3.3. Transist or en conmutaci contr olando un LED.

c) Haz trabajar al transistor en saturaci ón introduciendo un 1 l ógico (5V) en Vent. ¿Cómo está el LED, encendido o apagado? d) ¿ Y si le haces trabajar en corte introduciendo un 0 l ógico (0V) en la base? _____________________________________ e) ¿A qué puerta lógica te recuerda este comportamiento? _____________________________________________________ f) ¿Qué ocurre si la entrada a la base queda al aire? __________________________________________________________ Relaciona lo observado con el comportamiento de un circuito TTL ______________________________________________ _____________________________________________________________________________________________________ _____________________________________________________________________________________________________



3 6 2 3 2 2 4 4 9 : x a F / . l e T •



PRÁCTICA 1/1 – 1

TEMA 1: CIRCUITOSINTEGRADOS LÓGICOS

PRÁCTICA 1: El inversor (NOT) 1.1 Objetivos Comprobar el comportamiento de la función lógica inversora NOT, en base a un circuito integrado TTL modelo SN7404 que contiene seis puertas NOT.

1.2 Fundamentos teóricos básicos La función lógica NOT es la más sencilla de las funciones. El nivel lógico que presenta a su salida es el opuesto al de su entrada. El dispositivo integrado SN7404 contiene seis inversores idénticos e independientes entre sí. La figura 1-1 muestra el encapsulado de este circuito así como sus conexiones.

FIGURA 1.1. Cápsula del int egrado SN7404.

1.5 Montaje práctico 1.3 Esquema electrónico (figura 1-2)

1º Conectar la alimentación +5Vcc a la patilla 14 2º Conectar la tierra GND a la patilla 7 3º Unir el interruptor E0 con la patilla 1 4º La patilla 1 con el led S0 5º La patilla 2 con el led S1

FIGURA 1.2. Esquema elect rónico para comprobar el funci onamiento de una puert a NOT


1.4 Materiales necesarios • Entrenador “UNIVERSAL TRAINER” • Circuito integrado SN7404 (6 inversores) • Cables de conexión FIGURA 1- 3. Montaje práctico.

La fotografía de la figura 1-3 muestra la disposición práctica del cableado en el Universal Trainer

PRÁCTICA


1/1 – 2

TEMA 1: CIRCUITOS INTEGRADOSLÓGICOS

PRÁCTICA 1: El inversor (NOT) 1.6 Desarrollo de la práctica Mediante el interruptor E0 se introducen los niveles l ógicos de acuerdo a la siguiente tabla de la verdad. El led S0 visualiza el nivel l ógico de entrada y el led S1 el de salida.

E0

S0

S1

0 1

0 1

1 0

El diagrama detiempos dela figura 1-4 es equivalente a la tabla de la verdad anterior y tambi én permite determinar el funcionamiento de cualquier circuito lógico.

FIGURA 1.4. Diagram a de ti empos de la funci ón NOT.

1.7 Trabajo personal Considerando el ejemplo anterior, se propone montar el esquema de la figura 1-5. De igual forma, completar la tabla de la verdad y el correspondiente diagrama de tiempos.

E0

S0

S1

S2

FIGURA 1.5. Esquema propuesto. Completar l a tabla de la verdad.

0 1

Las figuras 1-6 y 1-7 muestran el aspecto del montaje práctico propuesto así como el diagrama de tiempos a completar.

FIGURA 1.7. Diagrama de tiempos a completar.


3 6 2 3 2 2 4 4 9 : x a F / . l e T •

FIGURA 1.6. Aspecto del mont aje propuesto

En la fotograf ía de la figura 1-8 se muestra el conjunto de la práctica montada sobre el entrenador “UNIVERSAL TRAINER”



PRÁCTICA 1/2 – 1

TEMA 1: CIRCUITOS INTEGRADOS LÓGICOS

PRÁCTICA 2: Las puertas AND, OR, NAND, NOR y EOR 2.1 Objetivos Analizado el funcionamiento del inversor, se trata ahora de comprobar las 5 restantes funciones l ógicas: AND, OR, NAND, NOR y EOR (XOR)

2.2 Fundamentos teóricos básicos La breve descripción que se detalla a continuaci ón define de forma simplificada el funcionamiento de cada una de esas puertas así como a la ecuaci ón lógica a la que responden:

•AND: La salida es “1” cuando todas las entradas valen tambi én “1”; Y =A • B •OR:

La salida es “1” cuando cualquier entrada vale “1”; Y =A +B

•NAND: La salida es “1” cuando cualquier entrada vale nivel l ógico “0”; Y =A • B •NOR: La salida es “1” cuando todas las entradas valen “0”; Y =A +B •EOR: La salida es “1” cuando el número de entradas que estén a “1” sea impar; Y =A • B +A • B; Y =A +B La figura 2-1 muestra los sí mbolos, cápsulas y distribuci ón de patillas de los chips SN7408, SN7432, SN7400, SN7402 y SN7486 que contienen respectivamente cuatro puertas AND, OR, NAND, NOR y EOR cada uno.

7408 (AND)

7432 (OR) 7402 (NOR)

7400 (NAND) 7486 (XOR)

á ímbolos FIGURA 2.1 . C psulas y s de las cinco f unciones ó l gicas á b sicas

2.3 Esquema de montaje (figura 2-2) . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

FIGURA 2.2. Esquema de mont aje.

PRÁCTICA


1/2 – 2


EM ICROSYSTEM S S EN G IN EERIN G M

PRÁCTICA 2: Las puertas AND, OR, NAND, NOR y EOR 2.4 Materiales necesarios • Entrenador “UNIVERSAL TRAINER” • Circuitos integrados: SN7400, SN7402, SN7408, SN7432, SN7486

• Cables de conexi ón

2.5 Montaje práctico 1º.- Conectar la alimentación +5Vcc a la patilla 14 del SN7408. 2º.- Conectar la tierra GND a la patilla 7. 3º.- Unir el interruptor de entrada E0 con la patilla 1 del SN7408 y con el led S0. 4º.- Unir el interruptor de entrada E1 con la patilla 2 del SN7408 y con el led S1. 5º.- Conectar la patilla 3 de salida del SN7408 con el led S2. La fotograf ía de la figura 2-3 muestra la disposici ón práctica del cableado sobre la board de montaje

FIGURA 2.3. Cableado sobre la board

2.6 Desarrollo de la práctica

E0=S0

E1=S1

S2

0

0

0

0

1

0

1

0

0

1

1

1

De la misma forma el diagrama de tiempos que se presenta en la figura 2-4, puede servir para demostrar, una vez más, el funcionamiento de la AND ante distintas variaciones de las señales presentes en sus entradas.

Estamos experimentando con la puerta lógica AND contenida en el dispositivo SN7408. La tabla de la verdad a la que responde esta puerta se muestra a continuaci ón.


FIGURA 2.4. Diagrama de t iempos de la puert a AND.

2.7 Trabajo personal De la misma manera que se ha analizado el comportamiento de la funci ón lógica AND, se sugiere hacer un análisis similar con el resto de las puertas. Para ello hay que montar el correspondiente circuito integrado sobre el entrenador, según los siguientes esquemas de la figuras 2-5, 2-6, 2-7 y 2-8. Proceder a verificar su funcionamiento completando las respectivas tablas de la verdad.

3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA


1/2 – 3

PRÁCTICA 2: Las puertas AND, OR, NAND, NOR y EOR FIGURA 2.5. La puert a OR.

E0=S0

E1=S1

0

0

0

1

1

0

1

1

FIGURA 2.6. La puert a NAND.

FIGURA 2.7. La puert a NOR.

FIGURA 2.8. La puerta EOR.

E0=S0

E1=S1

0

0

0

1

1

0

1

1

S2

E0=S0

E1=S1

0

0

0

1

1

0

1

1

S2

S2

E0=S0

E1=S1

0

0

0

1

1

0

1

1

S2

De igual forma se puede resolver el diagrama de tiempos, representando la salida de cada una de las puertas analizadas en función de las dos señales de entrada E0 y E1. Figura 2-9.


FIGURA 2.9. Diagr amas de ti empos de las dif erentes puertas ó l gicas



PRÁCTICA


1/3 – 1

PRÁCTICA 3: Teoremas de Morgan 3.1 Objetivos Comprobar que, mediante una correcta aplicaci ón de los teoremas de Morgan, se puede resolver cualquier ecuaci ón lógica y por lo tanto resolver cualquier automatismo, usando exclusivamente un único tipo de puerta lógica: la NAND o la NOR.

3.2 Fundamentos teóricos básicos Los teoremas de Morgan sirven para transformar sumas en productos o viceversa y pueden llegar a tener una gran importancia dado que todas las operaciones l ógicas se pueden resolver con un mismo tipo de puerta. 1er Teorema “La i nversa de una suma l ógica de dos o más vari ables de ent rada, equivale al p rodu cto lógico de los inversos de dichas vari ables” E0 + E1 = E0 • E1 La siguiente tabla de la verdad trata de demostrar lo dicho en el primer teorema. E0

E1

E0

E1

E0+E1

E0+E1

E0 • E1

0

0

1

1

0

1

1

0

1

1

0

1

0

0

1

0

0

1

1

0

0

1

1

0

0

1

0

0

2er Teorema “La inversa de un p roducto lógico de vari as variables de entrada, equival e a la suma lógica de las inversas de dichas vari ables” E0 • E1 = E0 + E1 Su demostración viene dada en la siguiente tabla E0

E1

E0

E1

E0 • E1

E0 • E1

E0 + E1

0

0

1

1

0

1

1

0

1

1

0

0

1

1

1

0

0

1

0

1

1

1

1

0

0

1

0

0

3.3 Esquema electrónico . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

Se trata de un conjunto de cuatro sencillos circuitos independientes que, mediante funciones NOR, implementan las distintas operaciones l ógicas. Se muestran en las figuras 3-1, 3-2, 3-3 y 3-4

ón NOT FIGURA 3.1. Funci E0 + E0 = E0

PRÁCTICA


1/3 – 2



PRÁCTICA 3: Teoremas de Morgan

E0 + E1 = E0 • E1

FIGURA 3.2. Suma negada

E0 + E1 = E0 • E1

FIGURA 3.3. Producto


• Entrenador “UNIVERSAL TRAINER”. • Circuito integrado SN7400 (4 puertas NAND de dos entradas). FIGURA 3.4. Suma

E0 + E1 = E0 + E1

• Circuito integrado SN7402 (4 puertas NOR de dos entradas). • Cables de conexi ón.

3.5 Montaje práctico

1º.- Conectar la alimentación +5Vcc a la patilla 14 del SN7402. 2º.- Conectar la tierra GND a la patilla 7 del SN7402. 3º.- Unir el interruptor E0 con la patilla 2. 4º.- Unir la patilla 2 con la 3. 5º.- La patilla 1 se conecta con el led de salida S0. 6º.- Repetir el montaje para los tres restantes circuitos: suma negada, producto y suma.

•

3.6 Desarrollo de la práctica En la medida que se vayan montando cada uno de los cuatro circuitos que demuestran el 1er teorema de Morgan, se deben comprobar que las tablas de la verdad de cada uno de ellos coinciden con las aqu í expuestas. Prestar atenci ón a los interruptores E0 y E1 de entrada de forma que se introduzcan los niveles l ógicos apropiados para cada caso. Función NOT

Suma negada

E0

E0 + E0

E0

0

1

1

1

0

0


E0

E1

E0+E1

E0 • E1

0 0 1 1

0 1 0 1

1 0 0 0

1 0 0 0

3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA


1/3 – 3

PRÁCTICA 3: Teoremas de Morgan Producto

Suma

E0

E1

E0 + E1

E0 • E1

E0

E1

E0 + E1

E0 + E1

E0 + E1

0

0

0

0

0

0

1

0

0

0

1

0

0

0

1

0

1

1

1

0

0

0

1

0

0

1

1

1

1

1

1

1

1

0

1

1

3.7 Trabajo personal Montar los siguientes circuitos de las figuras 3-5, 3-6, 3-7 y 3-8. Completar las correspondientes tablas de la verdad. Con ello se verifica el 2º teorema de Morgan. FIGURA 3.5. ón NOT. Funci

E0 • E0

E0

E0

0 1

FIGURA 3.6. Producto inverti do.

E0

E1

0

0

0

1

1

0

1

1

E0 • E1 E0 + E1

FIGURA 3.7. Suma.


FIGURA 3.8. Producto.

E0

E1

0

0

0

1

1

0

1

1

E0

E1

0

0

0

1

1

0

1

1

E0 • E1 E0 + E1

E0 • E1 E0 • E1 E0 • E1



PRÁCTICA


1/4 – 1

PRÁCTICA 4: Otros tipos de puertas lógicas 4.1 Objetivos Dar a conocer y experimentar con otro tipo de dispositivos integrados que, además de realizar algunas de las funciones lógicas ya conocidas, presentan una serie de caracter í sticas eléctricas y de funcionamiento necesarias en determinados casos y aplicaciones.

4.2 Fundamentos teóricos básicos Efectivamente, modificando la estructura y construcci ón de ciertos dispositivos, se consiguen funciones l ógicas con algunas caracterí sticas y particularidades un tanto especiales, que se hacen imprescindibles en m últiples ocasiones:

4.2.1 Puertas Buffer Además de realizar una determinada funci ón lógica, la corriente de salida es amplificada con objeto de poder controlar cargas que así lo requieran. Un ejemplo lo podemos encontrar en el dispositivo integrado SN74S37. Contiene en su interior 4 funciones NAND de dos entradas y con una distribuci ón de patillas idéntica a la del dispositivo integrado SN7400. La diferencia está en que cada puerta puede proporcionar a su salida una corriente de hasta 60mA a nivel bajo. 4.2.2 Puertas en colector abierto La salida de cada puerta l ógica que contiene el dispositivo, debeser conectada, mediante una resistencia pull-up, al positivo de alimentación a modo de carga. Es posible controlar salidas con niveles altos de tensi ón. Como ejemplo puede servir el dispositivo integrado SN7406. Contiene 6 inversores con una distribuci ón de pines similar al SN7404 ya estudiado. Sin embargo, la salida a nivel l ógico “1”, puede llegar a alcanzar del orden de los 30V, siempre que se conecte la salida a dicha tensión mediante la resistencia ya mencionada. Ver la figura 4-1.

ón de la resistencia pull - up a la sali da de una puerta con colector abiert o. FIGURA 4.1. Conexi

4.2.3 Puertas adaptadoras de nivel . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

Son puertas que permiten adaptar los niveles de tensi ón que hay entre las diferentes familias l ógicas, pudi éndose así crear una cierta compatibilidad entre puertas de las distintas familias. Un ejemplo podr í a ser el dispositivo MAX232. Permite adaptar niveles l ógicos TTL a niveles RS-232, donde las tensiones pueden ser de –3 a –12V para el nivel “1” y de +3 a +12V para el nivel l ógico “0”

4.2.4 Puertas Schmitt-Trigger Este tipo de puertas reaccionan y, cumplen con su funci ón lógica, cuando la señal presente en las entradas alcanzan un valor de tensi ón suficiente. Dicha tensi ón es conocida como “tensión de disparo”. Cuando la señal de entrada supera un valór mí nimo VT+, se considera que dicha entrada est á a “1”. Cuando la señal de entrada diminuye por debajo de un valor VT- se considera que está a “0”. Es posible por tanto dar forma a aquellas señales que, por el motivo que sea, llegan deformadas o atenuadas a las entradas de estas puertas Trigger. La figura 4-2 muestra la señal de salida que genera el inversor Trigger del dispositivo SN7414 como respuesta a la señal de entrada.

PRÁCTICA


1/4 – 2



PRÁCTICA 4: Otros tipos de puertas lógicas FIGURA 4.2. Respuesta del Tri gger SN7414 a una se ñ al de entrada.

La figura 4-3 muestra el encapsulado del dispositivo Schmitt Trigger SN7414 objeto de la presente práctica. Contiene 6 puertas Schmitt Trigger independientes que realizan la función lógica NOT.

FIGURA 4.3. El disposit ivo Schmit t Trigger SN7414.

4.2.5 Puertas de tres estados Algunos dispositivos contienen funciones l ógicas con la posibilidad de que sus salidas queden desconectadas eléctricamente respecto al resto del circuito. Se dice que la salida de esa funci ón está en estado de alta impedancia (Z). Eléctricamente dicha salida est á aislada del resto de la funci ón. El gobierno de ese tercer estado de alta impedancia (Z) se realiza mediante una se ñal de entrada adicional que posee la función lógica de este tipo de dispositivos. Mediante esta señal se activa o desactiva dicho estado, haciendo que la salida de la puerta l ógica presente el nivel l ógico apropiado de salida o bien que dicha salida quede aislada. La figura 4-4 nos muestra el diagrama de conexiones y la tabla de la verdad del dispositivo SN74126. Consiste en cuatro puertas de tres estados que realmente no realizan funci ón lógica alguna. Gobernando sus respectivas señales de control se consigue quea la salida de cualquiera de las puertas est é presente la informaci ón de su correspondiente entrada o bien que dicha salida quede aislada, en alta impedancia, respecto a su entrada.

Figura 4-4. Diagrama deconexiones y tabla de la verdad del dispositivo SN74126


3 6 2 3 2 2 4 4 9 : x a F / . l e T •

Gn

An

Yn

0 0 1 1

0 1 0 1

Z Z 0 1




PRÁCTICA


1/4 – 3

PRÁCTICA 4: Otros tipos de puertas lógicas Los sistemas tri-estado, debidamente controlados, permiten canalizar informaci ón digital procedente de diversas fuentes a un único destino, evitando los problemas eléctricos y cortocircuitos que deello pudiera derivarse. Ver la figura 4-5. C2

C1

C0

SALIDA

0 0 0 1 1 1 X 1

0 0 1 0 1 X 1 1

0 1 0 0 X 1 1 1

Alta Impedancia (Z) E0 E1 E2 Prohibido Prohibido Prohibido Prohibido

ón de tr es canales de entrada sobre una salida t ri- estado. FIGURA 4.5. Distribuci

4.3 Esquema electrónico Se muestra en la figura 4-6. Consiste en un circuito multivibrador capaz de generar una señal de onda cuadrada de una determinada frecuencia. FIGURA 4.6. Circui to mult ivibr ador.

4.4 Materiales necesarios • Entrenador “UNIVERSAL TRAINER” • Circuito integrado SN7414 (6 NOT Schmitt Trigger)

• 2 resistencia de 1K (R1, R2)

El funcionamiento se basa en el efecto de carga y descarga del condensador C1. En efecto, el condensador empieza a cargarse a través de R1. Cuando alcanza la tensi ón de disparo el Schimitt Trigger 7414 cambia de estado a su salida y pasa a “0”. En estas condiciones el condensador tiende a descargarse. Cuando alcanza un valor por debajo del de disparo, el 7414 vuelve a cambiar de estado y pasa ahora a "1”. El proceso se repite constantemente.


La frecuencia obtenida se calcula según:

•Circuito integrado SN74126 (4 puertas de tres estados)

• 1 condensador de 1000µF/15V(C1) • 1 condensador de 100µF (C2)



F =1/(R * C) donde F=Herzios, R=Ohmios y C=Faradios 1º.2º.3º.4º.5º.-

Conectar la alimentación al circuito: +5Vcc a la pata 14 y GND a la pata 7 del 7414 Conectar R1 de 1K entre las patas 1 y 2. Conectar C1 de 1000µF entre la pata 1 y GND, respetando la polaridad del condensador. Unir las patillas 2 y 3 entre sí . La salida en la patilla 4 se conecta con el led S0 del entrenador.


PRÁCTICA 1/4 – 4



PRÁCTICA 4: Otros tipos de puertas lógicas La figura 4-7 muestra el montaje práctico con la disposici ón de los componentes. Se observará que el led S0 debe realizar una intermitencia de 1 seg. Aproximadamente.

á FIGURA 4.7. Mon taje pr ctico.

4.6 Desarrollo de la práctica Analizar el circuito con doble multivibrador del esquema de la figura 4-8.

Se trata de dos generadores de onda cuadrada que generan diferentes frecuencias. El formado por R1 y C1 genera una frecuencia en torno a los 10Hz, mientras que el formado por R2 y C2 genera una frecuencia de 1 Hz. La salida de ambos generadores se aplica a sendas puertas tri-estado que se gobiernan mediante los pulsadores E10 y E11. Las salidas de estas puertas se unen y van a parar a un único led, S0.

FIGURA 4.8. Esquema elect ó r nico del doble multi vibrador.

El circuito pretende mostrar el concepto de alta impedancia que presentan las puertas tri-estado contenidas en el dispositivo SN74126.

4.7 Trabajo personal Una vez montado el circuito de la figura de montaje semuestra 4-8 y, cuya fotograf ía en la figura 4-9, realizar los siguientes pasos:

FIGURA 4.9. Fot ograf í a del montaje á de la pr ctica 4.


3 6 2 3 2 2 4 4 9 : x a F / . l e T •

1º.- Comprobar que cuando las señales de control que se introducen mediante E10 y E11 est án a nivel “0”, ninguno de los dos triestados conduce. Ambos están en alta impedancia así que en ningún caso dejan pasar la señal de los generadores hacia el led S0 de salida. 2º.- Al activar E10 se habilita el tri-estado que deja pasar la señal de 1Hz que proporciona uno de los generadores. El led S0 parpadea a la frecuencia indicada. 3º.- Al activar E11 se habilita el tri-estado que deja pasar la señal de 10 Hz que proporciona el otro generador. Se observar á que el led de salida S0 parpadea más rápido. 4º.- Si se accionaran simultáneamente E10 y E11 ambos trie-estado quedarí an activados y dejarí an pasar la señal de sus respectivos generadores. Ambas señales se juntan en una única salida S0. Como ambas señales son de frecuencias diferentes, habrá momentos en que coincidan que una está a “1” mientras que la otra lo está a “0”. Esto supone que en esos momentos las salidas delos generadores están cortocircuitadas entre sí . Esta situación NO debe darse nunca (tampoco pasa nada por comprobarlo durante un breve espacio de tiempo).




PRÁCTICA


1/5 – 1

PRÁCTICA 5: Familias lógicas 5.1 Objetivos Presentar una idea general de las diferentes familias en que se agrupan los circuitos integrados l ógicos existentes, presentando las ventajas e inconvenientes de las dos m ás importantes en la actualidad, la CMOS la TTL.

5.2 Fundamentos teóricos básicos Se puede decir, de forma resumida que, una “Familia” de circuitos integrados l ógicos está compuesta de múltiples dispositivos que integran funciones l ógicas diferentes pero que sin embargo comparten una serie de caracter í sticas comunes como es la velocidad, tensiones de alimentaci ón, consumos, etc. Estos dispositivos se dividen en dos grandes categor í a: MOS y bipolares, que a su vez se pueden dividir en varios grupos o sub familias. La diferencia fundamental se encuentra en su estructura interna y en el tipo de transistores con los que est án construidos y que les confieren determinadas caracter í sticas. En la familia MOS todas las funciones l ógicas se desarrollan en torno a los transistores MOSFET entre los que prevalecen los de tipo CMOS. En la familia TTL se emplean transistores bipolares del tipo NPN o PNP.

5.2.1 La familia CMOS Necesitan muy poca corriente para funcionar, su consumo es por tanto reducido. Pr ácticamente sólo hay consumo en los momentos de transición de un estado l ógico al opuesto. Las entradas de los dispositivos l ógicos están siempre en alta impedancia, comport ándose como resistencias de valor muy elevado valor (de ahí su reducido consumo). Tienen un buen margen de inmunidad al ruido. Normalmente una interferencia que se superponga por encima de 1V a una señal de entrada no causa una falsa lectura del nivel l ógico. Las entradas de los dispositivos CMOS no deben dejarse nunca abiertas, sin conexi ón, por que su estado l ógico es indefinido. La serie 4000 es la familia más popular de los dispositivos CMOS. Pueden funcionar con tensiones de alimentaci ón elevadas, de hasta 15V. Sin embargo son más lentos en las velocidades de transici ón de un nivel l ógico al otro y son sensibles a cargas electrostráticas (pueden estropearse durante su manipulaci ón).

5.2.2 La familia TTL Es probablemente la familia con mayor grado de desarrollo y en la que podemos encontrarnos con cerca del millar de dispositivos diferentes. Es desarrollada e introducida inicialmente por el fabricante Texas Instruments y f ácilmente reconocible por que todos sus miembros empiezan por 74 (la serie 74xxxx). Un primer inconveniente de la familia TTL es su baja inmunidad al ruido. La tensi ón de umbral del nivel l ógico “0” está muy próxima a los 0V de masa. Una d ébil interferencia puede ser suficiente para causar un error en la señal l ógica de entrada. A diferencia de los CMOS, las entradas de los dispositivos TTL consumen corriente. En la pr áctica, un nivel l ógico “0” absorbe corriente desde masa hacia el positivo de alimentaci ón. Los dispositivos TTL tienen por tanto un mayor consumo.


Trabajan con una única tensi ón de alimentaci ón de 5V. Una entrada de un dispositivo TTL, si se deja abierta sin conexi ón, es interpretada como nivel l ógico “1”, aunque es conveniente conectarla a la alimentaci ón mediante una resistencia, para eliminar posibles señales no deseadas. Al ser la familia muy desarrollada han aparecido, con el tiempo, diferentes grupos o variantes de la misma a los que se llama sub familias. Entre las más importantes cabe destacar las siguientes: 74Sxxx

Ofrecen una mayor velocidad de trabajo a costa de un mayor consumo.

74LSxxx

Mayor velocidad pero un consumo unas cuatro veces inferior al estándar TTL

74HCxxx

Es la que actualmente más prespectivas de futuro tiene. Combina las ventajas propias de la familia TTL con las de la familia CMOS. Se consigue dispositivos r ápidos, de bajo consumo, alimentaci ón flexible de 2 a 6V y una notable inmunidad al ruido.

PRÁCTICA


1/5 – 2



PRÁCTICA 5: Familias lógicas 5.3 Esquema electrónico Se muestra en la figura 5+1. Se trata de un temporizador que gobierna el encendido temporizado de dos salidas.

5.4 Materiales necesarios • Entrenador “UNIVERSAL TRAINER” • U1 Circuito Integrado 4011 (4 puertas NAND CMOS) • R1y R3 Resistencias de 1M • R2 Resistencia de 2K2 • C1 y C2 Condensadores de 1µF • Cables de conexi ón

FIGURA 5.1. Esquema del circui to tempor izador.

5.5 Montaje práctico Se muestra en la fotograf í a de la figura 5-2. Se recomienda seguir los siguientes pasos: 1º.- Ajustar, mediante el potenci ómetro R3 del entrenador, la tensión de +V a 9VDC. 2º.- Alimentar al circuito integrado U1, la pata 14 a +9VDC y la 7 a GND. 3º.- Conectar los condensadores C1 y C2 sin equivocar la polaridad de los mismos. Son electrol í ticos. 4º.- Realizar el resto de conexiones según el esquema teórico.

á FIGURA 5.2. Mon taje pr cti co del esquema.

5.6 Desarrollo de la práctica Cuando se conecta la alimentaci ón del circuito, se supone que C1 est á descargado, las entradas de U1A están a “0” y la salida a “1”. La salida S0 está por tanto activada. La salida de U1B queda a “0”, lo que evita que C2 se cargue y por tanto la salida S1 queda desactivada. El condensador C1 se carga a través de R1. En un momento dado la salida U1A queda a “0” y S0 se desconecta. La salida U1B se pone a “1” iniciándose la carga de C2 a través de R3. Cuando C2 se carga lo suficiente, la salida de U1D pasa a “1” activándose S1. Este último estado se mantiene estable. Si se cortocircuita el condensador C1 mediante un cable en sus extremos, la salida S0 vuelve a activarse, la salida U1B pasa a “0” con lo que C2 empieza a descargarse momento que se desconecta S1. Se vuelve a la situaci ón inicial y el ciclo se repite. El tiempo que S0 se mantiene activada viene determinado por el tiempo que tarda en cargarse C1 mediante R1: t(s) =R(Ω) * C(µF). El tiempo que tarda en activarse S1 se determina por el tiempo que tarda en cargarse C2 a trav és de R3: t(s) = R(Ω) * C(µF).


3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA


1/5 – 3

PRÁCTICA 5: Familias lógicas 1.7 Trabajo personal Completar el diagrama de tiempos presentado en la figura 5-3, dibujando las señales presentes en las cuatro salidas de las puertas l ógicas así commo enlos leds S0 y S1, a partir del instante de conectar la alimentaci ón y, también, a partir del instante en que se cortocircuita C1.

FIGURA 5.3. Diagrama de t iempos del circui to propuesto.

En la figura 5-4 se muestra el encapsulado del dispositivo CMOS 4011, donde se puede apreciar la distribuci ón de patillas.



ón de pines del 4011. FIGURA 5.4. Distribuci

PRÁCTICA


1/5 – 4





3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA


1/6 – 1

PRÁCTICA 6: Circuitos de entretenimiento 6.1 Objetivos El objetivo de la presente pr áctica no es otro que el de presentar una par de circuitos digitales, de car ácter didáctico, que sugieran al usuario las múltiples posibilidades de aplicaci ón de la electrónica digital.

6.2 Fundamentos teóricos básicos No son otros que los estudiados hasta el momento. Se trata de aplicaciones basadas en puertas l ógicas y las consecuencias que de su empleo se derivan. Con objeto de dar un mayor énfasis a los dispositivos de tecnologí a CMOS, los dos circuitos que aquí se presentan están realizados con el dispositivo 4011 que ya se empleó en la práctica anterior.

6.3 Esquema electrónico 6.3.1 Disparo por tacto El primer esquema, presentado en la figura 6-1, muestra un circuito capaz de disparar una señal de salida cada vez que dos conductores seunen mediante el tacto, a través de la resistencia del propio cuerpo humano.

FIGURA 6.1. Esquema del circui to de disparo por tact o.

6.3.2 Comprobador de baterí a baja


El esquema presentado en la figura 6-2 muestra un circuito capaz de detectar el bajo nivel de voltaje deuna baterí a o pila. El patillaje del transistor Q1 es similar al empleado por los transistores del entrenador. Según semira defrente la patilla central es la base, la derecha el emisor y la izquierda el colector.

FIGURA 6.2 . Esquema del comprobador de bater í as.

PRÁCTICA


1/6 – 2



PRÁCTICA 6: Circuitos de entretenimiento 6.4 Materiales necesarios Entrenador “UNIVERSAL TRAINER” Q1 Transistor NPN tipo BC547 C. Integrado 4011 (4 puertas NAND tipo CMOS) R1 Resistencia 1M R1 y R2 Resistencias de 1K Ω R3 y R4 Resistencias de 10K Ω R5 Resistencia de 1M C1 Condensador electrol í tico de 1µF Cables de conexi ón

6.5 Montaje práctico 1º.- Ajustar, mediante el potenciómetro R3 del entrenador, la tensión de +V a +9VDC. 2º.- Alimentar el circuito U1; la pata 14 a +9VDC y la pata 7 a GND. 3º.- En el esquema dela figura 6-1 conectar la resistencia R1 y preparar dos cables con los extremos pelados que actuarán de sensor. 4.- En el esquema de la figura 6-2, conectar, mediante los oportunos cables, el potenci ómetro P1 que se encuentra en el propio entrenador. 5.- No equivocar la polaridad del condensador C1, es electrolí tico

En la fotograf í a de la figura 6-3 se muestra el aspecto del montaje correspondiente al esquema de la figura 6-2, el comprobador de baterí as.

6.6 Desarrollo de la práctica En esteapartado vamos a trata deexplicar el funcionamiento de ambos circuitos.

6.6.1 Disparo por tacto Estecircuito nos muestra la posibilidad de construir pulsadores táctiles sin contactos metálicos que se pueden emplear en diferentes circuitos de activaci ón/desactivación.

FIGURA 6.3. Mont aje del cir cuit o comprobandor de bater í as

En este ejemplo se muestra el encendido del diodo de salida S0 cada vez que se cierren los contactos. Posteriormente este mismo circuito, junto con otros puede emplearse para realizar aplicaciones más interesantes.

En situaci ón de reposo, sin cerrar los contactos, la resistencia R1 garantiza que las entradas de U1A queden a nivel “1”. En estas condiciones el led de salida permanece apagado. Cuando se cierran los contactos del sensor, las entradas de U1A quedan a “0” por lo que su salida pasa a “1” y el led se enciende. Los contactos suelen ser dos electrodos de metal que se sitúan próximos entre sí . En nuestro ejemplo pueden ser dos simples trozos de cables pelados en sus extremos. Un trozo se conecta a GND y el otro a las patillas 1 y 2 de entrada a la puerta U1A. En cualquier caso los cables no se tocan entre s í . Cuando ambos trozos se tocan con, por ejemplo un dedo, la propia humedad de la piel hace que se cierren los contactos, dando lugar al disparo del circuito.

6.6.2 Indicador de baterí a baja Se trata de un circuito básico que detecta el nivel de tensi ón de una pila. Si dicho nivel de tensi ón es aceptable, el diodo led de salida permanece encendido. En caso contrario, se produce una intermitencia del mismo. El esquema dela figura 6-2 sedivide en dos secciones bien diferenciadas. Por un lado las resistencias R1, R2, el potenci ómetro del entrenador P1 y el transistor Q1, se encargan de medir la tensi ón de la pila bajo prueba. Si esta está en buenas condiciones en R1 habrá la tensi ón suficiente para polarizar el transistor Q1. Este conduce a saturaci ón y en su colector queda una tensión de 0V (nivel “0”). Si la pila está baja de tensión, el transistor no llega a polarizarse y se bloquea. En su colector aparece entonces una tensi ón positiva (nivel “1”).


3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA


1/6 – 3

PRÁCTICA 6: Circuitos de entretenimiento El potenciómetro P1 permite ajustar la sensibilidad o el umbral de disparo del transistor. Por otra parte las puertas U1A, U1B y U1C forman un circuito multivibrador controlado. Proporciona una se ñal de onda cuadrada a la salida de U1C que har á parpadear al led S0. La frecuencia viene determinada por el valor de C1 y R5. El control del oscilador se realiza mediante la patilla 2 de U1A. Si est á a “0”, el multivibrador queda bloqueado y el led de salida S0 permanece a nivel 1 constantemente. Esto ocurre cuando el transistor Q1 conduce debido al buen estado de la pila. Si por el contrario Q1 se bloquea, la patilla 2 de U1A queda a “1”. En estas condiciones el multivibrador se pone en marcha y el led parpadea indicando baja tensi ón en la pila.

6.7 Trabajo personal 1º.- Montar el circuito de acuerdo al esquema de la figura 6-2. 2º.- Colocar una pila en buen estado y realizar, mediante un volt í metro, las siguientes medidas de tensi ón continua: a) Vbe en Q1=_____________; b) Vce en Q1 =_____________ 3º.- Colocar una pila gastada o bien cortocircuitar los conductores +y – entre sí . Volver a realizar y anotar las siguientes medidas: a) Vbe en Q1 =_____________ ; b) Vce en Q1 =_____________



PRÁCTICA


1/6 – 4





3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA


1/7 – 1

PRÁCTICA 7: Automatismo combinacional 7.1 Objetivos Combinar diferentes funciones l ógicas para la resoluci ón de una ecuaci ón que define el funcionamiento de un automatismo.

7.2 Fundamentos teóricos básicos Para que el motor M se active, no s ólo basta con accionar el pulsador de arranque A. Es necesario que dos sensores, B y C, estratégicamente colocados, informen al sistema de que el área de trabajo está despejado. Esto ocurre cuando B est á a “1” y C está a “0” o bien si ambos están a “0”. En los demás casos una señal sonora S, indicará alguna anomal í a en el sistema.

7.2.1 Tabla de la verdad

ENTRADAS

SALIDAS

C

B

A

M

S

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 1 0 1 0 0 0 0

0 0 0 0 0 1 0 1

7.2.2 Ecuaciones lógicas Definen en qué momento las salidas se deben activar en funci ón de las variables de entrada. Si esposible las ecuaciones obtenidas se deben simplificar. M =A • B • C +A • B • C; M =A (B • C +B • C) S =A • B • C +A • B • C; S =A (B • C +B • C); S=A • M

7.3 Esquema electrónico Es el mostrado en la figura 7-1


FIGURA 7.1. Esquema t ó e rico.


• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7404 (6 inversores) • U2 C. Integrado SN7408 (4 puertas AND) • U3 C. Integrado SN7432 (4 puertas OR)

PRÁCTICA


1/7 – 2



PRÁCTICA 7: Automatismo combinacional 7.5 Montaje práctico Se muestra en la fotograf í a de la figura 7-2 1º.- Conectar la tensión de alimentaci ón a los 3 C. Integrados U1, U2 y U3 por las patillas correspondientes (pata 14 positivo y pata 7 GND). Dicha tensi ón debe ser de +5VDC. 2º.- Los interruptores E0 y E1 simulan las señales de entrada B y C procedente de los sensores. 3º.- El pulsador E10 simula la señal de arranque A. 4º.- Conectar la salida M con el led S0 que simular á el motor. 5º.- La señal de salida S se conecta al zumbador del entrenador. Produce la se ñal sonora de alarma al activarse. FIGURA 7.2. Fot ograf í a del mont aje.

7.6 Desarrollo de la práctica Mediante los interruptores E0 y E1 así como con el pulsador E10, se introducen las combinaciones binarias de entrada de acuerdo a la tabla de la verdad del apartado 7.2.1 Comprobar que las salidas S0 (M) y el zumbador (S) se activan cuando se introducen los niveles l ógicos de entrada correspondientes.

7.7 Trabajo personal Modificar el circuito de forma que el motor M se active cuando los sensores B y C están ambos a “1” o ambos a “0”.

7.7.1 Tabla de la verdad Completarla según las nuevas condiciones del diseño

ENTRADAS

SALIDAS

C

B

A

0 0 0 0 1 1 1

0 0 1 1 0 1 1

0 1 0 1 0 0 1

M

7.7.2 Ecuaciones lógicas Anotar a continuación las ecuaciones l ógicas que se obtiene. Procurad simplificar. 7.7.3 Esquema electrónico Dibujar a continuaci ón el esquema completo y montarlo sobre elentrenador para verificar su correcto funcionamiento

7.7.5 Diagrama de tiempos Completar el diagrama de tiempos que se presenta en la figura 7-3.

FIGURA 7.3. Diagram a de ti empos.

S


3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA


1/8 – 1

PRÁCTICA 8: Otro automatismo combinacional 8.1 Objetivos

Combinar diferentes funciones l ógicas para la resoluci ón de una ecuaci ón que define el funcionamiento de un automatismo digital.

8.2 Fundamentos teóricos básicos Se desea controlar el motor de un limpiaparabrisas de un coche. Este segobierna desdetresseñalesde entrada: A es la llave de contacto del veh í culo, B el interruptor de puesta en marcha del limpia y C sensor que detecta si las varillas del limpia est án en la posici ón de reposo. Ver gráfico de la figura 8-1. FIGURA 8.1. El l impiapar abri sas.

Para activarlo es necesario que la llave de contacto del veh í culo (A) esté accionada, al igual que el interruptor B. Para desactivar el motor M no basta con desactivar el interruptor B, si no que el motor debe seguir funcionando hasta que las varillas del limpia lleguen a la posici ón de reposo y accionen el final de carrera C. Se evita as í que estas se detengan en mitad del recorrido. Por supuesto que, si se desconecta la llave de contacto general, el motor se para instant áneamente en cualquier posici ón.

8.2.1 Tabla de la verdad Se presenta a continuaci ón. A

B

C

M

0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1

0 0 0 0 1 0 1 1

8.2.2 Ecuacion lógica Se obtiene a partir de la tabla de la verdad. Su m áxima simplificación implica el empleo de menos puertas l ógicas para resolverla y por tanto menos circuitos integrados. M =A • B • C +A • B • C +A • B • C; M =A (B • C +B • C +B • C) M =A [B • C +B (C +C)]; M =A [B • C +B(1)]; M =A (B • C +B); M =A (C +B)

8.3 Esquema electrónico El esquema electrónico que responde a la ecuaci ón anteriormente obtenida, se muestra en la figura 8-2. . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

FIGURA 8.2. Esquema elect ó r nico para el contr ol del limpi aparabrisas.

8.4 Materiales necesarios • Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7404 • U2 C. Integrado SN7432 • U3 C. Integrado SN7408 • C. Integrado SN7400 • Cables de conexi ón

PRÁCTICA


1/8 – 2



PRÁCTICA 8: Otro automatismo combinacional 8.5 Montaje práctico Se muestra en la fotograf í a de la figura 8-3.

FIGURA 8.3. Fot ograf í a del montaj e del contr ol del limpi aparabrisas.

8.6 Desarrollo de la práctica Mediante los tres interruptores de entrada E0, E1 y E2 que simulan las señales A, B y C respectivamente, aplicar las combinaciones descritas en la tabla de la verdad del apartado 8.2.1. Comprobar que la salida S0 que simula al motor M, corresponde con dicha tabla. Completar el diagrama de tiempos de la figura 8-4

FIGURA 8.4. Diagram a de ti empos.

8.7 Trabajo personal Empleando los teorema de Morgan, explicado en la pr áctica 3 de este tema, obtener los esquemas electr ónicos de la ecuación obtenida en el apartado 8.2.2. a) Dibujar el esquema electr ónico empleando exclusivamente puertas NOR b) Dibujar el esquema electr ónico empleando exclusivamente puertas NAND c) Anotar a continuaci ón las ventajas y/o incovenientes de emplear cualquiera de los teoremas de morgan. d) Montar ambos circuitos obtenidos y comprobar su correcto funcionamiento de acuerdo a la tabla de la verdad.



3 6 2 3 2 2 4 4 9 : x a F / . l e T •


PRÁCTICA


1/2 – 4





3 6 2 3 2 2 4 4 9 : x a F / . l e T •


PRÁCTICA


1/3 – 4





3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA 2/1 – 1

TEMA 2: CIRCUITOS COMBINACIONALES

PRÁCTICA 1: Decodificadores 1.1 Objetivos

Conocer el funcionamiento de los circuitos decodificadores empleados en múltiples dispositivos o circuitos digitales.

1.2 Fundamentos teóricos básicos Los decodificadores se tratan de circuitos digitales de carácter combinacional. Su funcionamiento puede resumirse con la siguiente definición: “Cir cuit o que recibe por sus entr adas in formación binari a codif icada y presenta a su sali da inf ormación binar ia sin codificar”

Efectivamente, siguiendo los procesos que se desarrollaron en algunas de las prácticas del anterior Tema 1, podemos obtener un circuito decodificador a medida de nuestras necesidades. Se diseña la tabla de la verdad en la que se relaciona los códigos de entrada con las salidas que se desean activar. Se desarrollan las ecuaciones lógicas necesarias. Se implementa el esquema electrónico del circuito. Una mención especial tienen los llamados “Decodificadores Selectores”. A partir de un código de entrada, activan una y sólo una de sus salidas. Podemos encontrarnos con decodificadores de BCD a decimal, de 2 x 4, de 3 x 8, etc.

FIGURA 1.1. Esquema elect rónico.

1.3 Esquema electrónico El esquema dela figura 1-1 responde a un decodificador de 2 x 4. Por cada una de las cuatro combinaciones de entrada posibles, se activa una y sólo una de sus cuatro salidas. Es muy frecuente emplear lógica negativa. Esto significa que, cuando se habla de activar una salida, ésta se pone a nivel lógico “0”. Si se desactiva es porque se queda a nivel lógico “1”. Las cuatro salidas responden a la siguiente tabla de la verdad:

ENTRADAS

SALIDAS

B

A

S3

S2

S1

S0

0

0

1

1

1

0

0

1

1

1

0

1

1

0

1

0

1

1

1

1

0

1

1

1

Las ecuaciones para cada una de las cuatro salidas son las siguientes: S0 =A • B

S1 =A • B

S2 =A • B

S3 =A • B

1.4 Materiales necesarios • Entrenador “UNIVERSAL TRAINER” • U1 C.Integrado SN7404 (6 inversores) • U2 C. Integrado SN7400 (4 puertas NAND) • U1 C.Integrado SN74139 (Doble decodificador de 2 x 4) • Cables de conexiones . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

1.5 Montaje práctico Se muestra en la fotografía de la figura 12 1º.- Asegurarse de conectar la alimentación de +5VDC a las patillas correspondientes de los C. Integrados. En ambos circuitos la 14 es positivo y la 7 GND. 2º.- Conectar los interruptores E0 y E1 para las señales de entrada A y B respectivamente. 3º.- Conectar los leds S0, S1, S2 y S3 del entrenador, como señales de salida.


PRÁCTICA 2/1 – 2



PRÁCTICA 1: Decodificadores FIGURA 1.2. Fot ograf í a del mont aje.


Una vez realizado el montaje del esquema de la figura 1-1, comprobar el correcto funcionamiento del circuito mediante la tabla de la verdad anterior. El dispositivo integrado SN74139 consta de dos decodificadores de 2 x 4 totalmente independientes entre sí . La figura 1-3 muestra el diagrama de conexiones de este dispositivo. El esquema dela figura 1-4 emplea uno de los dos decodificadores. Cada uno de ellos dispone de una señal adicional llamada G. Cuando dicha señal está desactivada (a nivel “1”), la salidas tambi én lo están, independientemente del estado de las entradas. Las salidas se activan por lógica negativa (nivel “0”). FIGURA 1.3. Diagr ama de conexi ones del decodifi cador SN74139.

FIGURA 1.4. Esquema del decodi fi cador de 2 x4 SN74139.


Completar el diagrama de tiempos de la figura 1-5

1.7 Trabajo personal Montar el esquema electrónico de la figura 1-4. Comprobar su funcionamiento y completar la siguiente tabla dela verdad. ENTRADAS G

B

A

0

0

0

0

0

1

0

1

0

0

1

1

1

X

X

•

SALIDAS Y0

Y1

Y2

3 6 2 3 2 2 4 4 9 : x a F / . l e T

Y3

FIGURA 1.5. Diagr ama de ti empos del decodif icador.




PRÁCTICA 2/2 – 1


PRÁCTICA 2: El display de 7 segmentos 2.1 Objetivos Explicar el funcionamiento y control de los displays numéricos formados por diodos luminosos tipo led.

2.2 Fundamentos teóricos básicos

Un display de 7 segmentos consiste básicamente en un conjunto de diodos luminosos tipo led, estratégicamente ubicados y en forma de segmentos o rayas. A dichos segmentos se les denomina a, b, c, d, e, f, g y dp (punto decimal). Seg ún qué leds se iluminen se consigue formar cualquier dí gito numérico. Los hay de dos tipos: ánodo común y cátodo común, tal y como muestra la figura 2-1. En los del tipo de ánodo común, todos los ánodos de los leds o segmentos están unidos internamente a una patilla común que debe ser conectada a potencial positivo (nivel “1”). El encendido de cada segmento individual, se realiza aplicando potencial negativo (nivel “0”) por la patilla correspondiente. En los del tipo de cátodo común, todos los cátodos de los leds o segmentos están unidos internamente a una patilla común que debe ser conectada a potencial negativo (nivel “0”). El encendido de cada segmento individual, se realiza aplicando potencial positivo (nivel “1”) por la patilla correspondiente.

ún. FIGURA 2.1. Los displays de á nodo y á c todo com

Es muy frecuente conectar a cada uno de los segmentos con una resistencia de absorci ón que limite el paso de corriente hacia los mismos. En el entrenador “UNIVERSAL TRAINER” se han empleado displays de ánodo común del modelo SA43-11HWA o equivalentes. El diagrama de pines del mismo se puede observar en el esquema de la figura 2-2.

2.3 Esquema electrónico Se muestra en la figura 2-2 y corresponde al montaje implementado en el entrenador, al que se le han añadido un conjunto de interruptores de entrada para controlar individualmente cada uno de los segmentos del display.



FIGURA 2.2. Esquema ónico de montaje. electr

2.5 Montaje práctico • Entrenador “UNIVERSAL TRAINER” • Cables de conexión

Según el esquema anterior y, a la vista de la fotograf í a de la figura 2-3, no es necesario emplear ningún componente adicional. Basta con unir, mediante cables de conexiones, los distintos interruptores con los segmentos de los displays. El display U7 queda habilitado al conectarse su patilla común, D0, con el positivo de alimentaci ón de +5VDC.



PRÁCTICA 2/2 – 2


PRÁCTICA 2: El display de 7 segmentos FIGURA 2.3. Mon taje pr á ctico.

2.6 Desarrollo de la práctica Como la patilla común D0 del display U7 del entrenador, está conecta a +5VDC, el display está permanentemente habilitado al tratarse de un display de ánodo común. Cuando se aplica nivel l ógico alto por D0, los distintos segmentos del display podrán encenderseo no dependiendo del nivel l ógico que se les aplique individualmente. A nivel “0” el segmento se enciende, en caso contrario permanece apagado. Aplicando las oportunas combinaciones binarias mediante los interruptores E0-E7 a los segmentos del display, se puede conseguir que este visualice y represente, entre otros, los distintos s í mbolos numéricos.

2.7 Trabajo personal DIGITO

A=(E0)

B(E1)

C(E2)

SEGMENTOS D(E3) E(E4)

F(E5)

G(E6)

DP(E7)

0 1 2 3 4 5 6 7 8 9

Completar la siguiente tabla de la verdad indicando qué segmentos deben activarse para representar algunos de los caracteres alfanuméricos propuestos, bien sea en mayúsculas o en minúsculas. Algunos de ellos serán imposibles de representar sobre un display de 7 segmentos.

DIGITO

A B C D E F G H I J K L M N Ñ O P Q R S T U V W X Y Z

A=(E0)

B(E1)

C(E2)

SEGMENTOS D(E3) E(E4)

Completar la siguiente tabla de la verdad indicando qué segmentos deben activarse para representar cualquier dí gito del 0 al 9. Verificarlo aplicando mediante los interruptores los niveles l ógicos apropiados.

F(E5)

G(E6)

DP(E7)


3 6 2 3 2 2 4 4 9 : x a F / . l e T •



ELECTRÓNICA DIGITAL TEMA 2: CIRCUITOS COMBINACIONALES

PRÁCTICA 2/3 – 1

PRACTICA 3: Decodificador BCD a 7 segmentos 3.2 Fundamentos teóricos básicos

3.1 Objetivos Controlar un display de 7 segmentos mediante el empleo de un decodificador comercial diseñado expresamente para ello.

Un decodificador BCD a 7 segmentos esta expresamente diseñado para controlar este tipo de displays. Recibe a su entrada el código binario BCD que representa el número a visualizar. A su salida el decodificador responde activando los segmentos necesarios, de forma que dicho n úmero se vea iluminado. De la misma forma que existen displays de ánodo común y de cátodo común, también existen decodificadores para ambos tipos de displays. Un decodificador para displays de ánodo común tiene sus salidas activas mediante nivel “0”, dado que a de controlar los cátodos de los segmentos. Por el contrario, un decodificador para displays de c átodo común, tiene sus salidas activas por nivel l ógico “1”, dado que ha de gobernar los ánodos de los segmentos de dicho display.

FIGURA 3.1. Diagram a de pines del decodif icador BCD a 7 segmentos SN7447.

La tabla que se presenta a continuaci ón describe la finalidad de cada una de las patillas de este dispositivo. Pin Nº 1, 2, 6 y 7 9, 10, 11, 12, 13, 14 y 15 8 y 16 3 5

4

Nombre B, C, D y A

El dispositivo integrado SN7447 consiste en un decodificador BCD a 7 segmentos cuyas salidas son activas por nivel “0”, es decir, para displays de ánodo común. En la figura 3-1 se presenta el encapsulado del mismo con la distribuci ón de patillas.

Descripción Entradas. Por estas 4 patillas A,B,C y D, se introduceel código BCD de entrada del número a visualizar.

e, d, c, b, a, g, f Salidas. Se conectan a los 7 segmentos del display a controlar (a, b, c, d, e, f, g). Son activas por nivel “0”. GND y VCC Son las patillas de alimentación. GND a tierra y VCC a +5VD LT Entrada “Lamp Test”. Cuando se activa mediante nivel “0”, se iluminan todos los segmentos del display independientemente de las entradas A, B, C y D. RBI Entrada activa por “0”. Cuando está activada y el código BCD de entrada secorrespondecon el del dí gito 0 (0000), el display quedadesconectado. El número 0 no se visualiza. Por otra parte la salida BI/RBO pasa a “0”. BI/RBO Entrada/salida. Si se aplica un “0” por esta patilla las salidas a los segmentos se desconectan dejando al display en blanco. Aplicando una señal de onda cuadrada sepuede variar el brillo del mismo. Por otra parte si se introduce un “0” por la patilla 5 (RBI), esta señal actúa como salida y se ponea “0” cada vez que se introduzca el código BCD del número 0 (0000)

3.3 Esquema electrónico Se presenta en la figura 3-2.


FIGURA 3.2. ón del Conexi decodif icador a un display.



PRÁCTICA 2/3 – 2


PRACTICA 3: Decodificador BCD a 7 segmentos • Entrenador “UNIVERSAL TRAINER”


• U1 C integrado SN7447 (decodificador BCDa 7 segmentos) • Cables de conexión

3.5 Montaje práctico Se muestra en la fotograf í a de la figura 3-3. Básicamente consiste en emplear el display U7 del entrenador. La l í nea común D0 se conecta con +5VDC. Los interruptores E0-E3 del entrenador se conectan con las entradas A, B, C y D, por dondesegeneran los distintos códigos BCD de entrada. El interruptor E9 genera la señal LT (“Lamp Test”). Debe estar normalmente a “1”.

FIGURA 3.3. M ont aje Pr á ctico.

3.6 Desarrollo de la práctica DIGITO 0 1 2 3 4 5 6 7 8 9

Introducir, mediante los interruptores E0-E3, los valores BCD correspondientes a los dí gitos del 0 al 9. Completar la siguiente tabla de la verdad indicando los segmentos que se activan en cada caso.

E3 0 0 0 0 0 0 0 0 1 1

ENTRADA BCD E2 E1 E0 A 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 1

SEGMENTOS DE SALIDA B C D E F G



Cuando se introducen valores binarios de entrada por encima del 9 (1001), el decodificador responde visualizando una serie de sí mbolos predefinidos. Completar la siguiente tabla de la verdad indicando qu é segmentos se activan y dibujando el sí mbolo que aparece sobre el display.

E3 1 1 1 1 1 1

ENTRADA BCD E2 E1 E0 A 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

SEGMENTOS DE SALIDA SIMBOLO B C D E F G

Pon el interruptor E9, conectado a la entrada LT, a nivel “0”. Anotar qué se aprecia en el display y dar una explicaci ón. Posteriormente volver a dejar ese interruptor en reposo, a “1”. Introducir el código BCD del dí gito 0. Colocar la patilla 4 de U1 (BI/RBO) a la salida 128 del generador l ógico de onda cuadrada. Seleccionar una baja frecuencia en el mismo colocando los tres switches en la posici ón ON. Describir brevemente lo que ocurre a medida que se aumenta la frecuencia. Indicar la utlidad que se le puede dar a esa patilla.

3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA 2/4 – 1

PRACTICA 4: Multiplexores 4.1 Objetivos Dar a conocer este tipo de circuitos digitales que hacen las veces de conmutadores electr ónicos capaces de distribuir información procedente de lugares diferentes.

4.2 Fundamentos teóricos básicos Por definición un multiplexor es un circuito capaz de canalizar informaci ón digital procedente de múltiples entradas sobre una única salida en un instante determinado. Nos podemos encontrar con diversas configuraciones: multiplexores de 2 entradas a 1 salida, de 4 a 1, de 8 a 1, etc. Unas se ñales de control se encargan de seleccionar qu é entrada es la que se desea obtener por la salida. Un multiplexor de 2 a 1 tendr á una única señal de control, un multiplexor de 4 a 1 tiene dos señales de control, uno de 8 a 1 tendr á 3, y así sucesivamente. La figura 4-1 muestra una serie de conmutadores de 2, 4 y 8 contactos, equivalentes el éctricamente a multiplexores de otras tantas entradas. FIGURA 4.1. Equivalent es el é ctr icos de los mult iplexores.

4.3 Esquema electrónico Se presenta en la figura 4-2

FIGURA 4.2. Esquema de un mult iplexor de 2 a 1.


Efectivamente se trata de un multiplexor de 2 entradas y una salida. Los interruptores E0 y E1 proporcionan la informaci ón para las entradas 0 y 1 respectivamente. El interruptor E9 selecciona la entrada cuya informaci ón estará presente en la salida representada por S0.


• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7404 (6 inversores) • U2 C. Integrado SN7408 (4 puertas AND) • U3 C. Integrado SN7432 (4 puertas OR) • U2 C. Integrado SN74258 (cuádruple multiplexor de 2 a 1) • U3 C. Integrado SN7447 (decodificador BCDa 7 segmentos) • Cables de conexión)

PRÁCTICA 2/4 – 2



PRACTICA 4: Multiplexores 4.5 Montaje práctico Es el mostrado en la fotograf í a de la figura 4-3.

FIGURA 4.3. Mont aje del mult iplexor de 2 a 1.

Conectar las alimentaciones a los trescircuitos empleados. Las patas 7 se conectan a GND y las 14 a +5VDC. Los interruptores E0 y E1 actúan como canales para las entradas 0 y 1. El interruptor E9 permite seleccionar una de las dos entradas. El estado l ógico de la entrada seleccionada se visualizar á sobre el led de salida S0.


CONTROL E9 0 0 0 0 1 1 1 1

ENTRADAS E1 E0 0 0 0 1 1 0 1 1 0 0 0 1 1 0 1 1

SALIDA S0

FIGURA 4.4. Diagrama de ti empos del mult iplexor de 2 a 1.

4.7 Trabajo personal El dispositivo integrado SN74258 contiene en su interior cuatro multiplexores de 2 a 1 gobernados por una se ñal de control común a todos ellos. El diagrama deconexiones se muestra en la figura 4-5 junto al esquema el éctrico equivalente. Montar el circuito del esquema de la figura 4-6

FIGURA 4.5. Diagrama de pin es y equival encia el é ctr ica Del á cu druple mult ipl exor de 2 a 1.

El circuito multiplexa dos códigos BCD distintos y los visualiza sobre dos displays de 7 segmentos. Cuando la señal de control generada por el interruptor E9 está a nivel “0”, el display U7 queda activado. El multiplexor presenta en sus cuatro salidas la informaci ón presente en las entradas 1A, 2A, 3A y 4A. Esta procede de los interruptores E0, E1, E2 y E3 del entrenador y a trav és de ellos se introduce el código BCD de las unidades a visualizar. Este código BCD se decodifica a 7 segmentos mediante U3 para, finalmente, visualizarse sobre el display U7 de unidades.


3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA 2/4 – 3

PRACTICA 4: Multiplexores

FIGURA 4.6. Mul tipl exado sobre dos displays de 7 segmentos.

Cuando la señal de control generada por E9 está a nivel “1”, se activa el display U8. El multiplexor presenta sobre sus cuatro salidas la informaci ón presente en las entradas 1B, 2B, 3B y 4B. Esta procede de los interruptores E4, E5, E6 y E7 del entrenador y a trav és de ellos se introduce el código BCD de las decenas. Este se decodifica a 7 segmentos mediante U3 para, finalmente visualizarse sobre el display U8 de decenas. Conviene hacer notar que las salidas 1Y, 2Y, 3Y y 4Y del multiplexor U2 est án negadas respecto a las entradas. La posición de los interruptores E0-E7 se debe tomar por tanto invertida, hacia arriba nivel “0” y hacia abajo nivel “1”. Comprobar que según lo explicado cuando E9 vale “0” sobre el display de unidades (U7) se visualiza el valor BCD introducido por E0-E3. El display de decenas U8 permanece apagado. Cuando vale “1”, sobre el display de las decenas (U8) se visualiza el valor BCD introducido por E4-E7. El display de unidades (U7) permanece ahora apagado. La señal de control se puede conectar a una de las salidas del generador l ógico de onda cuadrada en lugar de al interruptor E9. De esta manera el multiplexado se realiza de forma automática y repetitiva. Durante un instante de tiempo se visualiza el valor BCD de E0-E3 sobre el display de unidades y luego el valor BCD de E4-E7 sobre el display de decenas y vuelta a empezar. Si se elige una baja frecuencia del generador (p.ej. la salida 128 y los tres switches de SW12 en ON), se aprecia perfectamente la intermitencia en ambos displays. A medida que aumentamos la frecuencia la intermitencia se hace cada vez menos acusada y los displays parecen estar ambos encendidos. Dar una explicaci ón al fenómeno.

ANOTACIONES PERSONALES . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

PRÁCTICA 2/4 – 4





3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA 2/5 – 1

PRACTICA 5: El sumador 5.1 Objetivos Estudiar el funcionamiento de circuitos digitales capaces de hacer la suma aritmética entre uno o más bits de entrada.

5.2 Fundamentos teóricos básicos El circuito aritmético más simple es el llamado “Sumador Completo”. Este es capaz de sumar dos bits (A +B) y tiene en cuenta posiblesllevadas previas procedentes deotros sumadores (Ci). A su salida genera un bit como resultado de la suma (S) y otro de posible llevada si se diera el caso (Co). El esquema por bloques se muestra en la figura 5-1 y debe responder a la siguiente tabla de la verdad.

ENTRADAS SALIDAS Ci A B S Co 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 FIGURA 5.1. Esquema por bloques del sumador compl eto con acarreo.

Conectando sumadores completos entre sí , se pueden obtener circuitos aritméticos capaces de sumar datos de varios bits. El esquemapor bloquesque se muestra en la figura 5-2, muestra el caso de un circuito sumador de 4 bits. Las entradas A1-A4 forman los cuatro bits del sumando A, las entradas B1B4 forman los 4 bits del sumando B. El resultado se obtiene por las salidas S1-S4. Así mismo se dispone de una entrada de llevada previa Ci y una salida de llevada en el 4º bit Co.

5.3 Esquema electrónico


El esquema electrónico de la figura 5-3 presenta un circuito sumador completo de dos bits implementado con puertas lógicas tí picas.

FIGURA 5.3. Esquema del sumador complet o.

PRÁCTICA 2/5 – 2



PRACTICA 5: El sumador 5.4 Materiales necesarios


• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7408 (4 puertas AND) • U2 C. Integrado SN7486 (4 puertas EOR) • U3 C. Integrado SN7432 (4 puertas OR) • U1 C. Integrado SN74LS283 (sumador completo de 4 bits) • U1 C. Integrado SN7447 (decodificador BCDa 7 segmentos) • Cables deconexiones

de la figura 5-4 y no Se muestra en la fotograf ía debe tener ninguna complicaci ón. Se recuerda la necesidad de alimentar a todos los circuitos integrados que se empleen. En este caso las patillas 7 de cada uno de ellos se conectan a GND y las patillas 14 a +5VDC.


Figura 5-4. Montaje del circuito simulador

Para la comprobaci ón del circuito basta completar la siguiente tabla de la verdad y comprarla con la del apartado 5.2.


ENTRADAS SALIDAS Ci A B S Co 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

Consiste em emplear el dispositivo integrado SN74LS283. Se trata de un sumador completo de4 bits cuyo diagrama de pines y sí mbolo lógico se muestra en la figura 5-5.

Figura 5 - 5. Diagrama de pines y s í mbolo del sumador SN74LS238.


3 6 2 3 2 2 4 4 9 : x a F / . l e T •

El esquema del circuito de la figura 5-6 consiste en realizar un sumador de 4 bits empleando el dispositivo anterior. Montarlo y completar la tabla de la verdad que se expone a continuaci ón.

FIGURA 5.6. Esquema del cir cuit o sumador de 4 bi ts.




PRÁCTICA 2/5 – 3

PRACTICA 5: El sumador ENTRADAS SALIDAS D AT O A D AT O B SUMA (Ci) (Co) E7 E6 E5 E4 E3 E2 E1 E0 S3 S2 S1 S0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 1 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 0 0 1 0 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

El esquema que se propone en la figura 5-7 es similar al anterior en cuanto a queusa el sumador completo de 4 bits SN74LS283. Para mejorar la visualizaci ón del resultado se emplea, a modo de “calculadora”, un display de 7 segmentos con su correspondiente decodificador.

FIGURA 5.7. Sencil la “ calculadora ” .


Completar la siguiente tabla de la verdad en la que seproponen diferentes sumandos de entrada. Anotar el resultado binario de las sumas, presente en las salidas S1-S4 del sumador, así como el sí mbolo que se visualiza en el display.

Se puede apreciar que bajo ciertas condiciones el display visualiza sí mbolos que no corresponden a números del 0 al 9. Dar una explicaci ón del porqué de esas situaciones.

ENTRADAS SALIDAS D AT O A D AT O B SUMA (Ci) (Co) E7 E6 E5 E4 E3 E2 E1 E0 S4 S3 S2 S1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 1 1 0 1 0 1 0 1 0 0 1 1 0 0 0 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 0 1 0 0 1 1 1 0 1 1 1 1 0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 1 0 0 0 0 0 0 0 1 0 1 1 1 0 1 0 1 1 1 0 0 1 1 0 0 0 1 0 0 1 0 0 1 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 0 1 1 1

DISPLAY

PRÁCTICA 2/5 – 2





3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA 2/6 – 1

PRACTICA 6: El restador 6.1 Objetivos Estudiar el funcionamiento de los circuitos digitales capaces de realizar la resta aritm ética entre uno o más bits de entrada


ENTRADAS SALIDAS A B Ci SR Co 0 0 0 0 0 0 1 0 1 1 1 0 0 1 0 1 1 0 0 0 0 0 1 1 1 0 1 1 0 1 1 0 1 0 0 1 1 1 1 1

El circuito más sencillo es el llamado “Restador Completo”. Es capaz de restar dos bits (A - B) y tener en cuenta posibles llevadas previas procedentes de otros circuitos restadores (Ci). A su salida genera el bit resultante de la resta (Sr) y otro de posible llevada de salida si se diera el caso (Co). El esquema por bloques se muestra en la figura 6-1 y debe responder a la siguiente tabla de la verdad.

FIGURA 6.1. Esquema por bloques y tabla de la verdad del restador completo.

Conectando varios restadores completos entre sí , se puede construir circuitos aritméticos capaces de restar dos valores de varios bits cada uno. En la figura 6-2 se presenta el esquema por bloques de un circuito restador de 4 bits. Las entradas A1-A4 forman los cuatro bits del minuendo, las entradas B1-B4 corresponden a los 4 bits del substraendo. El resultado se obtiene por las salidas S1-S4. Así mismo se dispone de una entrada de llevada previa (Ci) y una salida de llevada en el 4 º bit (Co).


FIGURA 6.2. Esquema por bloques de un circuit o restador de 4 bi ts.

PRÁCTICA 2/6 – 2



PRACTICA 6: El restador 6.3 Esquema electrónico El esquema electr ónico de la figura 6-3 presenta un circuito restador completo de dos bits implementado con puertas lógicas. El bit A introducido mediante E0 representa al minuendo. El bit B introducido mediante E1 representa al substraendo.

FIGURA 6.3. Restador complet o.



• Entrenador “UNIVERSAL TRAINER” • U1 C.Integrado SN7486 (4 puertas EOR) • U2 C.Integrado SN7404 (6 inversores) • U3 C. Integrado SN7408 (4 puertas AND) • U4 C.Integrado SN7432 (4 puertas OR) • U2 C. Integrado SN74LS283 (sumador de 4 bits) • Cables de conexi ón


Se insiste en la necesidad de alimentar a los cuatro dispositivos integrados que se emplean en el montaje. Las patillas 7 de cada uno se conectan con GND, las patillas 14 con +5VDC. El led de salida So representa el bit resultante de las resta. El led de salida S1 representa la llevada de salida si la hubiera.


ENTRADAS SALIDAS A B Ci SR Co 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 0 1 1 1 0 1 1 1 1

Para la comprobaci ón del circuito basta con empletar la siguiente tabla de la verdad y compararla con la del apartado 6.2.

3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA 2/6 – 3


PRACTICA 6: El restador 6.7 Trabajo personal

Una técnica muy extendida en los circuitos aritméticos digitales es la realizaci ón de restas mediante suma de complementos. De esta forma se puede emplear un único circuito sumador y un circuito complementador. Mediante la señal de control CR se realiza la suma de los operandos A y B o bien la suma del operando A más el complemento del operando B, lo que dará lugar a la resta de ambos. Analizar y montar el circuito de la figura 6-4. FIGURA 6.4. Circui to sumador/r estador.

Cuando la señal de control CR (E9) vale “0”, la unidad complementaria formada por las puertas EOR de U1, introducen los cuatro bits del dato B al circuito sumador U2. Se realiza la suma de ambos datos. Cuando la señal de control CR (E9) vale “1”, la unidad complementaria introducen al circuito sumador el complemento a uno del dato B más uno de llevada (complemento a dos). Este se suma con los bits del dato A dando lugar a un resultado equivalente a la resta de A menos B. En este tipo de circuitos, en el caso de realizar la operación de restar, tanto la entrada de llevada (Ci) como salida de la misma (Co) se debe interpretar invertida respecto al caso de realizar una suma. Completar la siguiente tabla de la verdad.


ENTRADAS SALIDAS D AT O A D AT O B RESULTADO (Ci) (Co) E7 E6 E5 E4 E3 E2 E1 E0 S3 S2 S1 S0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 1 0 0 0 0 1 0 1 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 1 0 0 1 1 0 1 1 1 1 1 0 0 1 0 1 0 1 1 0 1 1 1 0 0 1 1 1 0 1 0 0 0 1 0 0 1 1 1 0 1 1 0 0 1

La fotografia de la figura 6-5 muestra el montaje del circuito correspondiente al esquema de la figura 6-4. FIGURA 6.5. Mont aje del ci rcuit o sumador/restador.

PRÁCTICA 2/6 – 4





3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA 2/7 – 1


PRACTICA 7: Sumador con corrección a BCD 7.1 Objetivos Realizar un circuito de suma aritmética cuyo resultado sea ajustado a los valores BCD comprendidos entre el 0 (0000) y el 9 (1001).

7.2 Fundamentos teóricos básicos Efectivamente, en anteriores prácticas relacionadas con circuitos aritméticos, se pudo observar como el resultado de la operaci ón era una resultado binario puro que puedeexceder del rango delos valoresBCD representados a continuaci ón: Analizar la siguiente tabla donde se representan diferentes ejemplos de sumas que ofrecen distintos resultados. DATO A +DATO B =RESULTADO DATO A BCD 3 2 5 7 6 9 7 8

DATO B BINARIO 0011 0010 0101 0111 0110 1001 0110 1000

BCD 5 4 7 7 4 9 8 8

Se puede apreciar que, como consecuencia de sumar ciertos dí gitos BCD, el resultado obtenido es mayor de 9 (1001) e incluso se genera llevada. En estos casos se puede emplear lo que se llama el ajuste decimal o BCD de forma que el resultado final se corresponda exactamente con resultados decimales. Dicho ajuste se realiza con ayuda de un segundo circuito sumador encargado de añadir 6 (0110) al resultado obtenido por el primero. Sumar 6 equivale en realidad a restar 10; 10 (1010) es el complemento a 2 del número 6 (0110). Se obtienen así resultados decimales comprendidos entre 0 y 9 más la llevada si la hubiera.


7.3 Esquema electrónico La figura 7-1 muestra el esquema electrónico de un circuito sumador con corrección a BCD.

ón a BCD. Figur a 7.1. Esquema del sumador con corr ecci

BINARIO 0110 0100 0111 0111 0100 1001 1000 1000

Número 0 1 2 3 4 5 6 7 8 9

Código BCD 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001

RESULTADO BCD/HE X BINARIO 8 1000 6 0110 C 1100 E 1110 A 1010 2 0010 y llevo 1 F 1111 0 0000 y llevo 1

PRÁCTICA 2/7 – 2



PRACTICA 7: Sumador con corrección a BCD 7.4 Materiales necesarios


• Entrenador “UNIVERSAL TRAINER” • U1-U2 C. Integrado SN74238 (2 sumadores de 4 bits) • U3 C. Integrado SN7408 (4 puertas AND) • U4 C. Integrado SN7432 (4 puertas OR) • Cables de conexi ón

Deben alimentarse los cuatro circuitos integrados empleados. U1 y U2 se alimentan desde las patitas 16 +Vcc y 8 GND. U3 y U4 se alimentan desde las patitas 14 +Vcc y 7 GND. El sumador U1 realiza la suma delos operandos A y B de cuatro bits cada uno y que se introducen a trav és de los interruptores E0-E3 y E4-E7 respectivamente. E9 sirve para introducir un posible acarreo previo de entrada. El resultado binario de este sumador primario se aplica como sumando al segundo sumador U2. Las puertas l ógicas contenidas en U3 y U4 detectan si dicho resultado es mayor de 9 o bien si hubo llevada. En este caso el segundo sumador U2 recibe como sumandos el resultado de la primera suma y el valor binario 0110 (6). El resultado ofrecido ahora es un resultado convenientemente corregido a BCD. Si tras la primera suma se obtiene un resultado igual o menor de 9, el segundo sumador U2 realiza la suma de dicho resultado más 0000 (0). En este caso no hay necesidad de realizar la correcci ón.

7.6 Desarrollo de la práctica ENTRADAS SALIDAS D AT O A D AT O B RESULTADO (Ci) (Co) E7 E6 E5 E4 E3 E2 E1 E0 S3 S2 S1 S0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 1 1 0 1 1 1 0 1 0 0 0 1 0 0 0 0 0 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 1 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 0 0 1 0 1 1 1 1 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1

7.7 Trabajo personal Como trabajo personal se propone realizar el montaje del esquema de la figura 7-2. Se trata de visualizar sobre el display de 7 segmentos el resultado BCD de la suma realizada

ón del sumador con correcci ón BCD. Figura 7- 2. Esquema de ampli aci

Completar la siguiente tabla de la verdad.


3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRÁCTICA 2/8 – 1

PRACTICA 8: Circuitos comparadores 8.1 Objetivos Analizar el funcionamiento de estos circuitos capaces de comparar entre s í , dos magnitudes numéricas binarias.

8.2 Fundamentos teóricos básicos Efectivamente, los comparadores son circuitos de tipo combinacional capaces de comparar dos números binarios y determinar si ambos son iguales o cual de los dos es mayor (o menor). La figura 8-1 muestra el esquema por bloques de un comparador elemental de dos bits. Como resultado de comparar el bit del dato A con el bit del dato B, se pueden generar tres posibles salidas: I =que el bit A y el bit B sean iguales; M =que el bit A sea mayor que el bit B; m =que el bit A sea menor que el bit B. La siguiente tabla de la verdad relaciona los dos bits de entrada con las tres posibles salidas: Partiendo de este circuito básico se pueden realizar comparadores que comparen dos números de n bits, como el mostrado en el esquema por bloques de la figura 8-2, que compara dos números de cuatro bits cada uno. ENTRADAS A B l 0 0 1 0 1 0 1 0 0 1 1 1

SALIDAS M m 0 0 0 1 1 0 0 0

FIGURA 8.2. Comparador de 4 bit s.

Se puede apreciar que está compuesto de cuatro comparadores. Cada uno de ellos compara un bit del dato A con el correspondiente del dato B. Se obtienen cuatro salidas individuales de igualdad: I3-I0; cuatro de A mayor que B: M3-M0 y otras cuatro de A menor que B: m3-m0. Mediante las ecuaciones l ógicas que se muestran a continuaci ón se pueden obtener tres únicas salidas globales que determinen si los cuatro bits del dato A son iguales a los cuatro del dato B (I); si el dato A es mayor que el B (M) o bien si el dato A es menor que el B (m).


I =I0 • I1 • I2 • I3 M =M3 +I3 • M2 +I3 • I2 • M1 +I3 • I2 • I1 • M0 m =I • M

8.3 Esquema electrónico La figura 8-3 muestra el esquema electrónico de un comparador de un bit (A) con otro (B).

FIGURA 8.3. Esquema de un com parador de 1 bit.

FIGURA 8.1. Comparador elemental de dos bits.

PRÁCTICA 2/8 – 2



PRACTICA 8: Circuitos comparadores 8.4 Materiales necesarios


• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7404 (6 inversores) • U2 C. Integrado SN7408 (4 Puertas AND) • U3 C. Integrado SN7432 (4 puertas OR) • U1 C. Integrado SN7485 (Comparador de 4 bits) • Cables de conexi ón Se muestra en la fotograf í a de la figura 8-4. Alimentar a los tres circuitos integrados que lo componen. Las patas 7 se conectan con GND y las 14 con +5VDC.

Los interruptores E0 y E1 introducen el bit del dato A y el del dato B respectivamente. Los leds de salida S0, S1 y S2 informan del resultado de la comparación: I (igualdad), M (A mayor que B) y m (A menor que B).

á FIGURA 8.4. Mont aje pr cti co del comparador de 1 bit .

8.6 Desarrollo de la práctica Una vez montado el circuito de la figura 8-3 basta completar la siguiente tabla de la verdad y compararla con la del apartado 8.2 para comprobar el correcto funcionamiento.

ENTRADAS A B l 0 0 0 1 1 0 1 1

8.7 Trabajo personal El dispositivo integrado SN7485 consiste en un comparador de dos números de 4 bits cada uno. La figura 8-5 muestra la distribución de pines así como el sí mbolo del mismo.

SALIDAS M m


3 6 2 3 2 2 4 4 9 : x a F / . l e T

FIGURA 8.5. Distri buci ón de pines y ímbolo s del comparador SN7485.

•

La siguiente tabla presenta una descripci ón de las patillas Pin Nº Nombre 10, 12, 13, 15 A0, A1, A2, A3 9, 11, 14, 1 B0, B1, B2, B3 5 A>Bout 6 A>Bout 7 A>Bout 2 ABin 8, 16 GND, VCC

Descripción Entrada de los cuatro bits correspondientes al dato A Entrada de los cuatro bits correspondientes al dato B Salida del comparador A>B Salida del comparador A=B Salida del comparador AB Entradas de alimentación a +5VCC




PRÁCTICA 2/8 – 3

PRACTICA 8: Circuitos comparadores Se trata de un comparador de dos datos, A y B, de cuatro bits cada uno. Como resultado de la comparaci ón de esos dos datos, se generan tres posibles salidas:

• A>B: Se activa cuando el valor de los cuatro bits de la dato A es mayor que el valor del dato B • A=B: Se activa cuando los cuatro bits del dato A son iguales a los cuatro bits del dato B • AB, A=B y A
FIGURA 8.6. Esquema elect ó r nico del comparador de cuatr o bit s.

á FIGURA 8.7. Mont aje pr ctico.


Para comprobar el correcto funcionamiento del comparador, se sugiere completar la siguiente tabla de la verdad en la que se proponen diferentes valores tanto para el dato A como para el dato B.

ENTRADAS SALIDAS DATO A DATO B E7 E6 E5 E4 E3 E2 E1 E0 S2(A
PRÁCTICA 2/8 – 4





3 6 2 3 2 2 4 4 9 : x a F / . l e T •


ELECTRÓNICA DIGITAL TEMA 3: CIRCUITOS SECUENCIALES

PRÁCTICA 3/1 – 1

PRÁCTICA 1: Báscula R-S asíncrona 1.1 Objetivos Presentar el funcionamiento de los circuitos secuenciales llamados básculas o “Flip-Flops” capaces de registrar o memorizar un evento de entrada.

1.2 Fundamentos teóricos básicos La báscula R-S asíncrona es el circuito secuencial más simple que existe. Las salidas no sólo dependen del estado actual de las entradas si no que también dependen del estado anterior. La figura 1-1 representa un esquema por bloques simplificado del mismo. FIGURA 1.1. Esquema por bloques de la báscula R-S así ncrona.

Dispone de dos entradas, S (Set) y R (Reset). La primera, S, cuando se activa, pone a “1” la salida Q. La entrada R por el contrario, cuando se activa, pone la salida Q a “0”. La salida No-Q siempre es lo contrario de Q. Se trata de la célula elemental de memoria. Efectivamente, basta con activar momentáneamente una de los dos entradas, para actuar sobre la salida Q. Si las entradas S o R están desactivas, la salida Q “recuerda” o conserva la última acción llevada a cabo con ella. Se puede dar una situación de indeterminación o “prohibida” cuando ambas entradas S y R están activadas al mismo tiempo.

1.3 Esquema electrónico Se muestra en la figura 1-2

FIGURA 1.2. Báscula R- S con puert as NCR.

1.4 Materiales necesarios • Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7402 (4 puertas NOR) • U1 C. Integrado SN7400 (4 puertas NAND) . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

• Cables de conexión

1.5 Montaje práctico El interruptor E0 actúa como entrada de activación Set (S) mientras que E1 actúa como entrada de borrado Reset (R). Al circuito integrado se le alimenta conectando la pata 7 a GND y la 14 a +5VDC. La figura 1-3 muestra la fotografía del montaje. FIGURA 1.3. M ont aje de la báscula R- S con puert as NOR.


PRÁCTICA 3/1 – 2


PRÁCTICA 1: Báscula R-S asíncrona 1.6 Desarrollo de la práctica Una vez montado el circuito completar la siguiente tabla de la verdad as í como el diagrama de tiempos que se muestra en la figura 1-4.

S 0 0 1 1

R 0 1 0 1

Q

/Q

Comprobar que cuando las entradas S y R est án en reposo (a “0”), la salida Q conserva el último estado anterior. Por otra parte, cuando las entradas S y R están ambas “1” se produce el estado “prohibido” o de indeterminaci ón. En esta situaci ón, se puede predecir cómo van a quedar las salidas Q y /Q (en este caso ambas a “0”). Lo que es desconocido es cómo quedarán al desaparecer ese estado de indeterminaci ón. FIGURA 1.4. Diagrama de t iempos de una á íncrona b scula R-S as con pu ert as NOR.

1.7 Trabajo personal El esquema de la figura 5-1 muestra la báscula R-S con puertas NAND. á FIGURA 1.5. B scula R- S con puert as NAND.

La única pero notable diferencia respecto a la báscula R-S con puertas NOR, es que en esta ocasi ón las entradas S (set) y R (Reset) son activas por l ógica negada. Para que la salida Q se ponga a “1” es necesario activar S (Set) introduciendo un “0”. Para poner la salida Q a “0”, se activa R (Reset) mediante “0”. En situación de reposo las entradas S y R están a “1”. La salida Q no cambia de estado y conserva el último que tení a. La situaci ón de indeterminaci ón o “prohibida” se produce cuando ambas entradas están a “0”. Tanto las salidas Q como /Q quedan a “1”, pero se desconoce el estado al que retornar án cuando la situaci ón de indeterminación finalice. Montar el esquema anterior y completar la siguiente tabla de la verdad. Compararla con la correspondiente a la b áscula R-S con puertas NOR. S 0 0 1 1

R 0 1 0 1

Q

/Q


3 6 2 3 2 2 4 4 9 : x a F / . l e T •

Finalmente completar el siguiente diagrama de tiempos que se presenta en la figura 1-6 á FIGURA 1- 6. Diagrama de ti empos de la b scula R-S con puertas NAND.



PRÁCTICA 3/2 – 1

PRÁCTICA 2: Báscula R-S síncrona 2.1 Objetivos Presentar nuevos tipos debásculas queprecisan deuna señal de sincronismo adicional parala activación/desactivaci ón de su salida Q.

2.2 Fundamentos teóricos básicos Las básculas sí ncronas son circuitos en los que además de las ya conocidas señales de entrada S y R hay una tercera señal llamada “señ al de reloj (CK)”. Cuando se quiere poner la salida Q a nivel lógico “1”, no basta con activar la señal de entrada S (Set) sino que además la señal de reloj CK debe estar activada.

á íncronas. Figura 2- 1. B sculas R-S s

forma, si se desea poner a “0” la salida Q, hay que activar tanto a la señal R (Reset) de borrado como la señal de reloj CK. Cuando no hay señal S (Set) o R (Reset) o cuando tampoco hay señal de reloj CK, se considera el circuito en reposo. La salida Q conserva el último estado. La condici ón de indeterminaci ón o “prohibido” se produce cuando las tres señales de entrada, S, R y CK están activadas. La figura 2-1 muestra el esquema por bloques o sí mbolo de dos básculas R-S sí ncronas. Una de ellas dispone de una señal de reloj activa por nivel “1” y la otra por nivel “0”.

2.3 Esquema electrónico El esquema de la figura 2-2 muestra una báscula sí ncrona construida con puertas NOR y un circuito de entrada de reloj activo por nivel “1”. á íncronas. FIGURA 2.1. B sculas R-S s

2.4 Materiales necesarios • Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7408 (4 puertas AND) • U2 C. Integrado SN7402 (4 puertas NOR) • U1 C. Integrado SN74000 (4 puertas NAND) • Cables de conexión . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

2.5 Montaje práctico Se muestra en la fotograf ía dela figura 2-3. Recordar que se debe alimentar a todos y cada uno de los circuitos integrados que se empleen. En este caso la alimentaci ón es GND por la patita 7 y +5VDC por la patita 14 7 y +5VDC por la patilla 14. á íncrona. FIGURA 2.3. Mont aje de la b scula s


PRÁCTICA 3/2 – 2


PRÁCTICA 2: báscula R-S síncrona 2.6 Desarrollo de la práctica Montado el circuito, comprobar su funcionamiento y completar tanto la siguiente tabla de la verdad como el diagrama de tiempos mostrado en la figura 2-4.

ENTRADAS E0 (S) E1 (CK) E2 (R) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

SALIDAS Q /Q

FIGURA 2.4. Diagram a de ti empos de una

á b scula R-S s í ncrona con puert as NOR.

2.7 Trabajo personal Se propone montar el circuito de la figura 2-5. Se trata de otra báscula R-S sí ncrona similar a la anterior. Se emplean puertas NAND tanto para construir la báscula propiamente dicha como para el circuito de entrada de reloj. Este tambi én es activo por nivel “1”. Se puede apreciar que con las modificaciones apropiadas, se puede obtener cualquier tipo de báscula en las que las señales S (Set), R (Reset) y CK sean activas niveles “1” o bien por niveles “0”. á í FIGURA 2.5. Esquema de una b scula R-S s ncrona con puert as NAND.

Completar la siguiente tabla de la verdad con el diagrama de tiempos de la figura 2-6


ENTRADAS E0 (S) E1 (CK) E2 (R) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1

3 6 2 3 2 2 4 4 9 : x a F / . l e T

SALIDAS Q /Q

•

FIGURA 2.6. Diagrama de tiempos de la b á scula R-S con puertas NAND.



PRÁCTICA 3/3 – 1


PRÁCTICA 3: Báscula tipo D 3.1 Objetivos Presentar el funcionamiento de la báscula más sencilla de manejar como es la tipo D.


ímbolo FIGURA 3.1 . S del flip- fl op tipo D.

Efectivamente la tipo D es una báscula de tipo sí ncrona f ácil de emplear. Tan sólo dispone de una única lí nea de entrada de datos (D) más la señal de reloj CK. La figura 3-1 presente el sí mbolo abreviado de este modelo de báscula.

La salida Q presenta el estado de la entrada de datos D cuando la se ñal de reloj CK esté activada. Se recuerda que, tal y como se muestra en la figura anterior, dicha señal de reloj puede ser activa por “1” o por nivel “0”. Si no hay señal de reloj la salida Q conserva el estado anterior.

3.3 Esquema electrónico La figura 3-2 muestra el esquema de una báscula tipo D con entrada de reloj activa por nivel “1”.


FIGURA 3.2 . La b á scula ti po D.

PRÁCTICA 3/3 – 2


PRÁCTICA 3: Báscula tipo D 3.4 Materiales necesarios

• Entrenador “UNIVERSAL TRAINER” • U1 C.Integrado SN7404 (6 inversores) • U2 C. Integrado SN7400 (4 puertas NAND) • Cables de conexi ón


Primeramente alimentar a los circuitos integrados U1 y U2. La patilla 7 de ambos se conecta a GND y la patilla 14 a +5VDC. El interruptor E0 corresponde con la entrada de datos D. A trav és de E1 se aplica la señal de reloj.

3.6 Desarrollo de la práctica Al completar la siguiente tabla dela verdad, así como el diagrama detiempos dela figura 3-3, queda definido el funcionamiento de la báscula tipo D.

FIGURA 3.3. Diagrama de ti empos de la á b scula ti po D.

Del análisis de los resultados obtenidos, se desprende un detalle importante de la báscula tipo D, que la diferencia de las anteriores: no existe estado de indeterminaci ón. La señal de reloj puede conectarse al generador lógico del entrenador en lugar de al interruptor E1. Se consigue deesta formaque la salida Qsecargue periódicamente con el estado l ógico presente en la entrada de datos D (E0).

ENTRADAS E1 (CK) E0 (D) 0 0 0 1 1 0 1 1

SALIDAS Q /Q


3 6 2 3 2 2 4 4 9 : x a F / . l e T •



PRÁCTICA 3/4 – 1

PRÁCTICA 4: Báscula J-K 4.1 Objetivos Presentar las caracterí sticas de este tipo de báscula que la hace distinguirse de todos los tipos estudiados hasta el momento.


En primer lugar hay que decir que setrata deuna báscula sí ncrona y que las señales de entrada pasan a llamarse J y K en lugar de S y R, pero la finalidad de estas se ñales es la misma. Activando la entrada J , la salida Q pasa a “1”. Activando la entrada K, la salida Q se carga con “0”. La figura 4-1 muestra el sí mbolo de la báscula J-K, donde además de las señales ya conocidas, puede disponer de otras señales de entrada adicionales.

ímbolo á FIGURA 4.1. S de la b scula J-K.

Una diferencia a destacar consiste en la señal de reloj. Se dice que es activa por flanco de subida o flanco de bajada en lugar de por nivel como vení a siendo hasta ahora. Nótese, en la figura anterior, el sí mbolo empleado para describir la señal de reloj. La otra diferencia se encuentra en el hecho de que no hay situaci ón de indeterminación. Efectivamente, cuando J y K ambas están a “1” y se aplica un pulso de reloj, la salida Q pasa a valer lo contrario de lo que ten í a. Esta situación es conocida como basculado de la salida o “ TOGGLE”. Finalmente, es posible encontrar básculas J -K con señales adicionales que permiten una puesta a “1” inicial de Q (PRESET) o una puesta a “0” (CLEAR). Dichas señales reciben el nombre de PR y CL respectivamente y son totalmente así ncronas, no dependen ni de J ni de K ni tampoco del reloj CK. Dichas señales son totalmente opcionales y, según modelos, serán activas por “0” o por “1”. El dispositivo integrado SN7476 contiene en su interior dos b ásculas J-K completas y totalmente independientes entre sí . La figura 4-2 muestra el encapsulado de este dispositivo al que acompaña una tabla con la descripci ón de cada una de sus patillas.

Pin Nº NOMBRE


FIGURA 4.2. El disposit ivo SN7476.

DESCRIPCION

1, 6

1CLK, 2CLK Entradas de reloj activo por flanco descendente para ambas básculas

2, 7

1PRE, 2PRE Entradas así ncronas de pre activado activas por “0”, para ambas básculas

3, 8

1CLR, 2CLR Entradas así ncronas de pre borrado activas por “0”, para ambas básculas

4, 9

1J , 2J

Entradas sí ncronas deactivación para ambas básculas

16, 12 1K, 2K

Entradas sí ncronas de borrado para ambas básculas

15, 11

Salidas de ambas básculas

1Q, 2Q

14, 10 1/Q, 2/Q

Salidas invertidas de ambas básculas

5, 13

Señales de alimentaci ón a +5VDC

Vcc, GND


PRÁCTICA 3/4 – 2


PRÁCTICA 4: Báscula J-K 4.3 Esquema electrónico Es el mostrado en la figura 4-3. Se propone experimentar con una de las dos básculas contenidas en el C. Integrado SN7476.

FIGURA 4.3. Circui to de experimentaci ón á con la b scula J-K.


4.4 Materiales necesarios • Entrenador “UNIVERSAL TRAINER” • C1 Condensador electrol í tico de 1µF • R1 Resistencia de 330Ω • U1 C. Integrado SN7414 (6 inversores trigger)

Prestar atenci ón a la hora de alimentar al circuito SN7476. En contra de lo que se hac í a hasta el momento, la patilla 5 seconecta a +5VDC y la patilla 13 a GND. Las puertas trigger contenidas en U1 (7414) junto con el condensador C1 y la resistencia R1 tratan, en la medida de los posible, de evitar los rebotes provocados por cualquier dispositivo electromecánico, en este caso el pulsador E10.

• U2 C. Integrado SN7476 (2 básculas J-K) • U3 C. Integrado SN7404 (6 inversores) • Cables de conexi ón

4.6 Desarrollo de la práctica Completar la siguiente tabla de la verdad así como el diagrama de tiempos propuesto en la figura 4-4. ENTRADAS PR (E3) CL (E4) J (E0) K (E1) CK (E10) 0 1 X X X 1 0 X X X 1 1 X X 0 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1

SALIDAS Q /Q


3 6 2 3 2 2 4 4 9 : x a F / . l e T •

FIGURA 4.4. Diagrama de tiempos para un a b á scula J-K.

A la vista del diagrama de tiempos anterior se puede decir que, cuando J -K valen 1, la salida Q cambia de estado con cada pulso de reloj. La frecuencia que se obtiene en Q es la mitad de la del CK, es decir, se divide la frecuencia entre dos. Conectar la entrada de reloj CK con el generador l ógico del entrenador, aplicándola directamente a la patilla 1 de U2A pues est á libre de rebotes. Elegir una frecuencia baja tomada desde las salida 128 del generador y con los 3 switches en ON. Se puede apreciar que, efectivamente, la salida Q parpadea la mitad de veces que la salida del generador.



PRÁCTICA 3/4 – 3

PRÁCTICA 4: Báscula J-K 4.7 Trabajo personal Si en una báscula J -K se unen entre sí las entradas J y K mediante un inversor, se obtiene una báscula tipo D con reloj activado por flanco en lugar de por nivel. El esquema de la figura 4-5 propone la construcci ón de una báscula tipo D activada por el flanco descendente del reloj CK.

FIGURA 4.5. B á scula ti po D acti vada por fl anco descendent e de reloj.

Montar el circuito y completar el diagrama de tiempos de la figura 4-6.


á FIGURA 4.6. Diagrama de t iempos correspondi ente a la b scula tipo D acti vada por fl anco.

Comparando este diagrama con el de la figura 3-3 dela pr áctica anterior, anotar a continuaci ón las diferencias más notables entre ambos.

PRÁCTICA 3/4 – 4




3 6 2 3 2 2 4 4 9 : x a F / . l e T •



PRÁCTICA 3/5 – 1


PRÁCTICA 5: Entretenimiento: alarma por rotura de un conductor 5.1 Objetivos Mostrar una de las múltiples utilidades de las básculas R-S. En este caso se trata de detectar una condici ón de alarma y provocar el correspondiente disparo.

5.2 Fundamentos teóricos básicos La idea general de toda báscula, es que actúa como elemento o célula básica de memoria. Es por tanto capaz de registrar un suceso o señal de entrada y memorizarlo a la salida. Aunque posteriormente desaparezca el suceso que origin ó el estado actual de la salida, el circuito lo sigue recordando, por lo que dicha salida no cambia de estado. En el caso de la alarma aquí sugerida es evidente la necesidad de emplear una b áscula. Se produce una señal de entrada que provoca el disparo de la alarma. Esta sigue activada aunque la se ñal de entrada que originó el disparo desaparezca.


FIGURA 5.1. Alarma por r otura de cable.


• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado 4011 (4 puertas NAND CMOS) • R1 y R3 Resistencias de 10K


• R2 Resistencia de 100K • R4 Resistencia de 1MW • C1-C2 Condensadores de 100n • Cables de conexi ón

PRÁCTICA 3/5 – 2


PRÁCTICA 5: Entretenimiento: alarma por rotura de un conductor 5.5 Montaje práctico Es el mostrado en la fotograf í a de la figura 5-2. Se emplea el dispositivo CMOS 4011. Este puede alimentarse con una tensión de +3VDC a +15VDC. En este ejemplo se alimenta a +5VDC.

FIGURA 5.2. Fot ograf í a del mont aje del circuit o de alarma.

5.6 Desarrollo de la práctica El esquema del circuito de alarma propuesto se puede dividir en dos partes bien diferencias. Las puertas U1C y U1D conforman un circuito multivibrador capaz de generar una onda cuadrada cuya frecuencia viene determinada por el valor de R4 y C2. Dicha frecuencia se aplica al led de salida S0 que pilota la situaci ón de alarma. El generador se ponen en marcha cuando la patilla 9 de U1C esté a nivel “1”. Por otra parte las puertas U1A y U1B forma una báscula R-S así ncrona. Cuando se conecta la alimentaci ón al circuito, la red R-C formada por R2 y C1 garantiza que la salida dela báscula, patilla 3 de U1A, est é desactivada a nivel “0” bloqueando así al multivibrador. Para ello se genera una señal de reset (R) en la patilla 6 de U1B a partir de la conexi ón de alimentaci ón y durante un tiempo determinado por R2 y C2. En situación normal de reposo, la patilla 1 de U1A est á a nivel “1”. Esta patilla se corresponde con la señal Set de activaci ón (S) de la báscula. Cuando se corta el conductor que la lleva a +5VDC, se aplica un nivel “0” gracias a R1. Se genera así la señal de activaci ón S, la pata 3 de U1A que se corresponde con la salida Q de la b áscula pasa a “1” y el multivibrador se activa a modo de alarma. Aunque se vuelva a unir el conductor, la alarma sigue activada. Para reponerla es necesario no sólo unir el conductor, sino que tambi én hay que apagar y volver a encender el circuito. Montar el circuito y verificar su funcionamiento según lo explicado.



3 6 2 3 2 2 4 4 9 : x a F / . l e T •



PRÁCTICA 3/6 – 1

PRACTICA 6: Entretenimiento: “el más rápido” 6.1 Objetivos Mostrar una de las múltiples utilidades de la báscula J-K estudiada anteriormente.

6.2 Fundamentos teóricos básicos La práctica propone realizar un circuito que detecte la pulsaci ón más rápida realizada entre dos “concursantes”. Para ello se van a emplear dos b ásculas J-K conectadas de forma que la salida de una bloquea a la contraria poni éndola a “0”. La salida que prevalece activada corresponder á a aquella báscula que reciba primero un pulso de reloj.


Se muestra en la figtura 6-1.

FIGURA 6.1. Esquema del circuito “ m á s á r pido ”.

6.4 Materiales necesarios • Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado 4011 (4 puertas NAND CMOS) • U2 C. Integrado SN7476 (2 básculas J -K) • R1 Resistencia de 1M . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

• C1 Condensador de 1µF • Cables de conexi ón

6.5 Desarrollo de la práctica El circuito se divide en dos partes. Por una lado las puertas NAND CMOS (U1) hacen las veces de temporizador. Cuando el interruptor de START (E0) se pone a “1” la salida (S7) pasa a “1” transcurrido un tiempo determinado por R1 y C1. Mientras tanto se mantiene a “0” que, aplicado a las entradas CLEAR (CL) de las básculas U2A y U2B, hace que las salidas de las mismas permanezcan bloqueadas a “0”. Transcurrida la temporizaci ón, la salida S7 se pone a “1” y las básculas sedesbloquean. En este momento los jugadores pueden accionar sus respectivos pulsadores (E10) y (E11).

Las señales de estos van a parar a las entradas de reloj (CK) de cada b áscula. Las entradas J y K de estas se toman desde las salidas /Q y Q de la báscula contraria. De esta forma aquella que primero reciba la señal de reloj se activará poniendo a “1” su salida, al tiempo que la otra queda definitivamente a “0”. Una nueva partida dará comienzo cuando el interruptor START (E0) se ponga a “0”. En este momento las salidas de ambas básculas vuelven a la situaci ón de reposo “0”, el condensador C1 se descarga, la salida S7 se pone tambi én a “0” y el ciclo volverá a repetirse cuando E0 pase nuevamente a “1”. Montar el circuito y analizar su comportamiento.

PRÁCTICA 3/6 – 2




3 6 2 3 2 2 4 4 9 : x a F / . l e T •



PRÁCTICA 3/7 – 1

PRACTICA 7: Registros 7.1 Objetivos Estudiar el funcionamiento de estos circuitos digitales que son capaces dealmacenar una informaci ón binaria de varios bits.


7.2 Fundamentos teóricos básicos Un registro consiste en un conjunto de básculas tipo D en las que la señal de reloj es común a todas ellas. De esta forma una única señal de reloj hará que cada báscula recoja y memorice el bit presente en sus respectivas entradas. Estamos hablando de un registro de entrada de información en paralelo y salida en paralelo.

En la figura 7-1 se muestra el esquema electr ónico de un registro de 4 bits de entrada/salida paralelo. Est á construido a partir de básculas J-K con sus correspondientes inversores que las convierte en básculas tipo D activas al flanco descendente de la señal común de reloj.

FIGURA 7.1. Registro de ent rada/salida paral elo de 4 bi ts.


• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7414 (6 inversores trigger)


• U2 C.Integrado SN7404 (6 inversores) • U3-U4 C. Integrados SN7476 (2 básculas J -K c/u) • U2 C. Integrado SN74373 (registro de 8 bits) • R1 Resistencia de 330 W • C1 Condensador de 1µF • Cables de conexi ón

ELECTRÓNICA NICA DIGITAL

PRÁCTICA 3/7 – 2


PRACTICA 7: Registros 7.5 Montaje Montaje práctico

Alimentar debidamente a los dispositivos integrados empl mpleados. U1 y U2 reciben tensión +5VDC por la pata 14 y GND por la 7. U3 y U4 se alimentan por las patas 5 (+5VDC) y 13 (GND). La fotograf í a de de la figura figura 77- 2 muestra el aspecto del montaje.

á FIGURA IGURA 7.2. Mont Mo nt aje pr ctico del registro registro de 4 bit s

7.6 Desarr rrol olllo de la práctica

Mediante los los interruptor interruptore es E3-E0 E3-E0 se introduce ntroducen n los los bits D3-D0 D3- D0 del dato que se dese desea regi registrar o mem memorizar. ori zar. El pulsador E10 actúa como generador nerador de la la señal de reloj. Las puertas trigger U1A y U1B junto con C1 y la resistencia R1, eliminan los rebotes de E10. La mejor forma de analizar el funcionamiento del circuito es completando el diagrama de tiempos de la figura fi gura 7-3. 7- 3. En el se representa unas supuestas combinaci binaciones ones en los los bits bits de entrada y, en funci funci ón de la señal de reloj, se debe determinar cual es la informaci ón de los bits de salida.

FIGUR IGURA 7.3. Diagrama de ti empos de un registro de 4 bit s con reloj act ivo al fl anco descende descendent nt e.


7.7 Trabajo personal El dispositivo integrado SN74373 contiene en su interior un registro de 8 bits completo con señal de reloj activa por nivel “1” (no por flanco) y con señal para el control tri estado de las salidas. La disposici ón de patill patil las se prese presenta en en la la figura figura 7-4, 7-4, junto junto con la l a descripci scripci ón de las las mismas. mismas.

FIGURA 7.4. El SN7437 SN74373. 3.

Nº PIN

NOMBRE

DESCRIPCION

3,4, 3,4,7,8 7,8,13,14,1 ,14,17,18

1D -- - - - - - 8D

Entra Entrada das para cada bascula scula del regis registro. tro.

2,5, 2,5,6, 6,9 9,12 ,12,15, ,15,1 16,1 6,19

1Q -- -- -- - 8Q

Salidas lidas de cada una una de las básculas del registro

1

/OC

Control de l as salidas. Cuando está a “0” las salidas quedan en alta impedancia. A “1” las salidas presentan el dato memorizado.

11

G

Señal de reloj. Cuando está a “1” las entradas quedas registradas en las salidas. A nivel “0” las salidas conservan el estado anterior

10, 20

GND, VCC

Entrada de alimentaci ón a +5VDC

3 6 2 3 2 2 4 4 9 : x a F / . l e T •


ELECTRÓNICA NICA DIGITAL TEMA 3: CIRCUITOS SECUENCIALES

PRÁCTICA 3/7 – 3

PRACTICA 7: Registros La fi figura 7-5 7- 5 mues muestra tra el esquema con la la arquitectura arquitectura interna interna de este registro.

FIGUR IGURA 7.5. Arquit ectura i nt erna del registro SN74373.

Montar Montar el el circuito circuito propuesto propuesto en en la la figura figura 7-6 7-6 para para poder comprobar comprobar el funcionamiento de este registro de entrada/salida paralelo de 8 bits. A continuación completar el di diagram agrama detiem tiempos dela figura fi gura 7-7 7-7 prestando prestando especial atenci ón a la señal de reloj. Existe una diferencia sustancial entre esta señal de reloj y la la de del circuito circuito de la figura figura 77- 1. Com Comprobarlo. probarlo.


FIGURA IGURA 7.6. El El regist r egistro ro de 8 bit s SN74373. N7437 3.

FIGURA IGURA 7.7. Diagrama Diagr ama de t iempos.

PRÁCTICA 3/7 – 4

ELECTRÓNICA NICA DIGITAL TEMA 3: CIRCUITOS SECUENCIALES

ANOTACIONES ANOT ACIONES PERSONALES PERSONALES


3 6 2 3 2 2 4 4 9 : x a F / . l e T •



PRÁCTICA 3/8 – 1

PRACTICA 8: Registros de desplazamiento 8.1 Objetivos Construcción de un registro de desplazamiento de 8 bits y an álisis de la evoluci ón del mismo durante l carga de una información.


Un registro de desplazamiento consta de tantas b ásculas como bits se desee cargar. La configuraci ón tí pica consiste en conectar la salida de una báscula con la entrada de la siguiente. La señal de reloj es común a todas las básculas. La entrada de información se aplica secuencialmente por la primera de las básculas bit a bit. Cada bit va acompañado desu correspondiente pulso de reloj. Se obtiene así un registro de entrada serie y salida en paralelo.

8.3 Esquema electrónico Se muestra en la figura 8-1. Consiste en un registro de 4 bits de entrada serie por la primera b áscula y salida en paralelo. Cada bit de salida se obtiene por la salida Q de cada una de las b ásculas.


FIGURA 8.1. Registro de desplazami ento de ent rada serie salida paralelo.

PRÁCTICA 3/8 – 2


PRACTICA 8: Registros de desplazamiento 8.4 Materiales necesarios

• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7414 (6 inversores trigger) • U2-U3 C. Integrado SN7476 (dos básculas J -K cada uno)

• C1 Condensador electrol í tico de 1 µF • R1 Resistencia de 330Ω



Se muestra en la fotograf í a de la figura 8-2. El dispositivo SN7414 (U1) se alimenta desde la 14 (+5VCC) y 7 (GND). Los dispositivos SN7476 (U2-U3) desde la patitas 5 (+5VDC) y 13 (GND).



FIGURA 8.2. M ontaj e del registr o de desplazamient o


•

3 6 2 3 2 2 4 4 9 : x a F / . l e T •

Montar el circuito y completqar el diagrama de tiempos de la figura 8-3. FIGURA 8.3. Diagr ama de ti empos del regi stro de desplazamient o de 4 bit s.



PRÁCTICA 3/9 – 1

PRACTICA 9: Contadores binarios 9.1 Objetivos Presentar y analizar el funcionamiento de estos dispositivos digitales capaces de llevar la cuenta binaria del n úmero de pulsos de entrada que reciben

9.2 Fundamentos teóricos básicos Un contador es un circuito construido a base de b ásculas. Es capaz de contar, en binario, el n úmero de pulsos de reloj que se le aplican. Dichos pulsos pueden proceder de diversas fuentes: sensores, finales de carrera, pulsadores, etc. La m áxima cuenta que puede llevar un circuito contador recibe el nombre de “módulo”. El módulo de un contador binario puro se determina por 2n. Donde n representa el número de básculas de que consta el circuito. Así un contador de 4 bits (4 básculas) tiene un módulo de 16. En ocasiones el módulo de un contador puede modificarse añadiendo circuiterí a adicional de modo que, cuando el contador alcance el valor deseado, se produzca un borrado del mismo y se reanude nuevamente la cuenta. Según se construya el circuito, el contador puede ser ascendente (UP) o descendente (DOWN), en cuyo caso se descuenta una unidad por cada pulso de entrada recibido.


El esquema de la figura 9-1 corresponde a un contador binario ascendente de 4 bits. El módulo del mismo es de 15.


FIGURA 9.1. Cont ador ascendent e.

PRÁCTICA 3/9 – 2


PRACTICA 9: Contadores binarios 9.4 Materiales necesarios

• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7414 (6 inversores trigger) • U2-U3 C. Integrado SN7476 (2 básculas J-K cada uno) • C1 Condensador electrol í tico de 1µF • R1 Resistencia de 330Ω • Cables de conexi ón

9.5 Montaje práctico Se muestra en la fotograf í a de la figura 9-2.

FIGURA 9.2. Fot ograf í a del mont aje del contador binari o de 4 bit s.

9.6 Desarrollo de la práctica Los inversores trigger U1A y U1B junto con el condensador C1 y la resistencia R1, eliminan el efecto rebote que produce el pulsador E10 cada vez que es accionado. De no eliminarse dicho efecto, cada pulsaci ón puede ser interpretada como varios pulsos de entrada a contar. Este efecto se puede comprobar si se conecta directamente el pulsador E10 con la entrada de reloj en la patilla 1 del integrado U2A. La entrada de reloj se puede conectar a una de las salidas del generador l ógico. Seleccionar una baja frecuencia en el mismo. Esta salida del generador está limpia de rebotes por lo que se puede conectar directamente a la patilla 1 de U2A. En este caso los inversores trigger U1A y U1B quedan anulados. Completar el diagrama de tiempos de la figura 9-3. A la vista del mismo se puede comprobar que, efectivamente, el módulo del contador es de 16. Igualmente se puede comprobar que la frecuencia en la salida Q de cualquier b áscula, es la mitad de la frecuencia de reloj que le entra a la misma por CK. As í , en S0 se tiene la mitad de frecuencia del reloj de entrada, en S1 la mitad de S0, en S2 la mitad de S1 y, finalmente, en S3 la mitad de S2.


3 6 2 3 2 2 4 4 9 : x a F / . l e T •

FIGURA 9.3. Di agrama de ti empos de un contador ascendent e de 4 bit s.



PRÁCTICA 3/9 – 3

PRACTICA 9: Contadores binarios 9.7 Trabajo personal El esquema de la figura 9-4 corresponde a un contador descendente (DOWN) de cuatro bits y de módulo 16. Montarlo y comprobar su funcionamiento.

FIGURA 9.4. Contador descendent e.

Se puede apreciar que la diferencia b ásica entre un contador ascendente (UP) y otro descendente (DOWN) consiste en que la entrada de reloj de una báscula se toma desde la salida Q de la que la precede, en el primer caso, o desde la salida /Q para el segundo caso. Al igual que el anterior, la cuenta se lleva a cabo en binario y se puede comprobar que el efecto divisor de frecuencia es similar al del contador ascendente. Completar el diagrama de tiempos de la figura 9-5.


FIGURA 9.5. Diagrama de t iempos para un cont ador descendent e.

PRÁCTICA 3/9 – 4




3 6 2 3 2 2 4 4 9 : x a F / . l e T •



PRÁCTICA 3/10 – 1

PRACTICA 10: Contador UP/DOWN con precarga 10.1 Objetivos Presentar el funcionamiento del dispositivo integrado SN74LS169.

10.2 Fundamentos teóricos básicos Se trata de un contador binario ascendente/descendente de4 bits con posibilidad deprecarga que permite iniciar la cuenta a partir de un determinado valor. La figura 10-1 y la tabla que la acompaña muestra el diagrama de conexiones así como una descripci ón de los mismos. Pin Nº

10.3 Esquema electrónico Se muestra en la figura 10-2. FIGURA 10.2. El cont ador UP/DOWN con pre car ga.


DESCRIPCION

Entrada de control UP/DOWN. Cuando está a “1” se cuenta en ascendente, a “0” en descendente. 2 CLK Entrada de pulsos a contar. Estos son activos por flanco ascendente. 3, 4, 5, 6 A, B, C, D Entradas de precarga. A través deellas se introduce el valor inicial de la cuenta. 7, 10 /ENP, /ENT Entradas de habilitaci ón. Deben estar ambas a “0”, en caso contrario la cuenta queda detenida. 9 /LOAD Entrada activa por “0”. Cada vez que se genera, y se produce una señal de reloj, el contador queda cargado con el valor binario presente en las entradas A,B,C y D. 14, 13, 12, 11 QA, QB, QC, QD Salidas binarias del contador 15 /RCO Salida de desbordamiento. Genera un pulso con una duración similar a la de los pulsos a contar, cada vez que haya un sobrepasamiento en la cuenta 8, 16 GND, VCC Entradas de alimentaci ón a +5VDC 1

FIGURA 10.1. C á psula del SN74LS169.

NOMBRE

U/D



PRACTICA 10: Contador UP/DOWN con precarga 10.4 Materiales necesarios

• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7414 (6 inversores trigger) • U2 C. Integrado SN74LS169 (contador UP/DOWN) • C1 Condensador electrol í tico de 1µF


• R1 Resistencia de 330Ω • Cables de conexi ón

El pulsador E10 genera los pulsos a contar. Esta provisto del ya conocido circuito anti rebotes formado por las puertas trigger U1A y U1B junto con el condensador C1 y la resistencia R1. El resultado de la cuenta se obtiene por las salidas QA- QD que se representan en los leds S0-S3. L salida RC0 reflejada en S7 indica sobrepasamiento de la cuenta (“overflow”). Los interruptores E0-E3 introducen por las entradas A-D el valor inicial de la cuenta cada vez que la entrada LOAD (E7) vale “0” y se recibe un pulso de reloj. Mediante la entrada U/D (E8) se selecciona entre una cuanta ascendente (E8= ”1”) o descendente (E8=”0”). Finalmente las entradas ENT y ENP (E9) permiten inhibir al contador cuando se ponen a “1”.

10.6 Desarrollo de la práctica y trabajo personal

La forma idónea para determinar el funcionamiento de este contador, es completar debidamente el diagrama de tiempos de la fi gura 10-3 y analizarlo con cuidado. Para ello, se supone quese hace una carga inicial con el valor binario de entrada 1101 (13) que se introduce mediante los interruptores: E3=1, E2=1, E1=0 y E0=1.


3 6 2 3 2 2 4 4 9 : x a F / . l e T •

FIGURA 10.3. Diagrama de t iempos del cont ador UP/DOWN.




PRACTICA 11: La década 11.2 Fundamentos teóricos básicos

11.1 Objetivos

Se trata de un dispositivo integrado compuesto básicamente de 4 básculas y que es capaz de contar, en BCD, desde el 0 hasta 9. La figura 11-1 muestra la disposici ón de patillas y, la tabla que la acompaña, proporciona una descripci ón de las mismas.

Analizar el funcionamiento del década contadora SN7490.

Pin Nº

NOMBRE

DESCRIPCION

1 14 2, 3 6, 7 12, 9, 8, 11 5, 10

CKB CKA R01, R02 R91, R92 QA, QA, QC, QD VCC, GND

Entrada B de reloj Entrada A de reloj Puesta a 0 Puesta a 9 Salidas del contador Entradas de alimentaci ón a +5VDC

FIGURA 11.1. C á psula del SN74LS90.

11.3 Esquema electrónico La figura 11-2 muestra el esquema práctico para experimentar con la década integrada en el dispositivo SN74LS90.


FIGURA 11.2. Esquema del cont ador BCD.



PRACTICA 11: La década 11.4 Materiales necesarios

• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7414 (6 inversores trigger) • U2 C. Integrado SN74LS90 (década contadora) • C1 Condensador electrol í tico de 1µF • R1 Resistencia de 330Ω • Cables de conexi ón


La alimentaci ón de este dispositivo integrado se realiza a trav és de las patillas 5 (+5VDC) y 10 (GND). Los interruptores E0 y E1 van a parar a las señales de entrada de puesta a 0 y puesta a 9 del contador. Son activas por nivel “1”. Los pulsos a contar se introducen a trav és del pulsador E10 con el conocido circuito antirrebotes. Estos pulsos también se puede introducir mediante el generador l ógico de onda cuadrada.

1.6 Desarrollo de la práctica y trabajo personal


3 6 2 3 2 2 4 4 9 : x a F / . l e T

Montado el circuito se completa el diagrama de tiempos de la figura 11-3. Un análisis detallado del mismo permitirá comprobar el funcionamiento de la década. FIGURA 11.3. Diagrama de t iempos de la d é cada contadora.

A la vista del diagrama anterior, se puede comprobar que la salida QD (S3) es la única que genera un pulso completo por cada 10 pulsos de reloj en CL (E10). Es decir, la frecuencia en la salida QD es la d écima parte de la frecuencia de entrada (se divide la frecuencia entre 10). Esta salida QD puede utilizarse como entrada de reloj para una segunda d écada que contarí a decenas. La salida QD de esta puede ir a parar a la entrada de reloj de una tercera d écada que contarí a centenas y así sucesivamente.

•




PRACTICA 12: El contador JOHNSON 12.1 Objetivos Presentar el funcionamiento de este peculiar modelo de contador decimal.

12.2 Fundamentos teóricos básicos Se trata de un contador decimal un tanto particular. La salida que ofrece no est á forma de código binario ni BCD. Dispone de 10 salidas que se van activando, de una en una, según el número de pulsos recibidos. Así , si se reciben tres pulsos, se activa la tercera salida. Cuando se reciben los 10 pulsos, se activa la primera de las salidas y el proceso de cuenta se repite nuevamente. El dispositivo CMOS modelo 4017 integra un contador J ohnson de estas caracterí sticas. Su diagrama de pines se muestra en la figura 12-1 junto con una tabla de descripci ón de los mismos. Pin Nº

NOMBRE

DESCRIPCION

3, 2, 4, 7, 10 Q0,Q1,...Q9 Salidas. Se activan secuencialmente según 1, 5, 6, 9, 11 el número de pulsos recibidos 12 /Q 5-9 Salida. Se pone a “0” con la llegada del 5º pulso de reloj y sube a “1” con la llegada del 10º 13 /Cp1 Entrada de pulsos a contar sensible al flanco descendente 14 Cp0 Entrada de pulsos a contar sensible al flanco ascendente 15 MR Reset del contador. Se activa la salida Q0 cada vez que esta entrada se pone a “1” 8, 16 GND, VCC Entradas de alimentaci ón FIGURA 12.1. C á psula del 4017.

12.3 Esquemaelectrónico La figura 12-2 muestra el esquema de montaje que permitirá analizar el funcionamiento de este particular modelo de contador. . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

FIGURA 12.2. El cont ador Johnson.



PRACTICA 12: El contador JOHNSON 12.4 Materiales necesarios

• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7414 (6 inversores trigger) • U2 C. Integrado 4017 (contador J ohnson) • C1 Condensador electrol í tico de 1µF • R1 Resistencia de 330Ω • Cables de conexi ón

12.5 Montajepráctico El contador recibe pulsos procedentes del pulsador E10 con su correspondiente circuito anti rebotes. Las salidas de contaje son 10, desde Q0 hasta Q9. Sin embargo, en el circuito mostrado en la figura 12-2 sólo se han empleado las ocho salidas de menos peso Q0-Q7 que serepresentan sobre los leds S0-S7. Dichas salidas reflejan la cuenta de los ocho primeros pulsos de entrada. Cuando llega el 9º pulso a contar se activa la salida Q8 que va a parar a la entrada RST. El contador entonces se borra, se activa la salida Q0 (S0) y el ciclo se repite.

12.6 Desarrollo de la práctica y trabajo personal Completar el diagrama de tiempos de la figura 12-3. Con él debe quedar completamente claro el funcionamiento del contador.


3 6 2 3 2 2 4 4 9 : x a F / . l e T •

FIGURA 12.3. Funci onami ento del cont ador Johnson.

La entrada de pulsos se puede conectar al generador de funciones del entrenador en lugar de al pulsador E10 y su circuiterí a asociada. Según la frecuencia elegida se puede apreciar un vistoso juego de luces en las que estas se van desplazando de derecha a izquierda. A la vista de los resultados se puede intuir las múltiples aplicaciones de este circuito como divisor de frecuencias.




PRACTICA 13: Entretenimiento: contador con visualización 13.1 Objetivos Visualizar el resultado de la cuenta sobre un display de 7 segmentos.

13.2 Fundamentos teóricos básicos Empleando algunos de los dispositivos estudiados hasta el momento, se uede conseguir visualizar sobre undisplay de 7 segmentos el número de pulsos que se plican a un circuito contador.

13.3 Esquemaelectrónico La figura 13-1 muestra el esquema de un contador BCD con visualizaci ón mediante display de 7 segmentos.

ón. FIGURA 13.1. Cont ador BCD con visualizaci

• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7414 (6 inversores trigger)


• U2 C. Integrado SN7490 (década BCD) • U3 C. Integrado SN7447 (decodificador BCD a 7 segmentos) • C1 Condensador electrol í tico de 1 µF • R1 Resistencia de 330Ω • Cables de conexi ón


13.5 Montaje práctico Se muestra en la fotograf í a de la figura 13-2. Se insiste una vez más de la necesidad de alimentar correctamente a todos los circuitos integrados empleados en el montaje. Consultar en pr ácticas anteriores para conocer las patillas de alimentaci ón de cada circuito.



PRACTICA 13: Entretenimiento: contador con visualización

FIGURA 13.2. Mont aje pr á cti co del contador.

13.6 Desarrollo de la práctica y trabajo personal La entrada de pulsos procedente de E10 o del generador l ógico del entrenador va a parar a la década contadora SN7490. Esta realiza una cuenta en BCD que se obtiene por las salidas QA, QB, QC y QD. Estas salidas van a su vez a las entradas del decodificador BCD a 7 segmentos modelo SN7447. El decodificador recibe el código BCD procedente de la década y genera a sus salidas las se ñales necesarias para activar los segmentos encargados de visualizar el n úmero de pulsos aplicados. Las entradas E0 y E1 permite hacer la puesta a 0 o a 9 respectivamente, de la d écada. En situaci ón de reposo estas entradas deben estar a nivel “0”, de lo contrario la década está permanente forzada a uno de esos dos valores, con lo que la entrada de impulsos a contar queda inhibida. Una vez montado el circuito comprobar su correcto funcionamiento. Se puede conectar la entrada de pulsos con la salida del generador l ógico. Para ello hay que desconectar el pulsador E10 y el circuito anti rebotes asociado. Empezando con una baja frecuencia del generador, ir aument ándola paulatinamente. Explicar a qué se debe lo que visualiza el display.



3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRACTICA 14: Entretenimiento: “quiniela electrónica” 14.1 Objetivos Realizar un circuito electr ónico que emula a este popular juego de azar

14.2 Fundamentos teóricos básicos Una de las formas de generar n úmeros aleatorios es emplear contadores que cuenten un número determinado de pulsos externos a una muy rápida frecuencia. Precisamente esta r ápida velocidad es la que hace muy dif í cil predecir el número de pulsos aplicados.

14.3 Esquemaelectrónico

Se presenta en la figura 14-1.

FIGURA 14.1. La quiniela elect ó r nica

14.4 Materiales necesarios . L . S s o d a m a r g o r P s a m e t s i s o r c i M e d a í r e i n e g n I

• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado 4017 • Cables de conexi ón

14.5 Montaje práctico Se trata de un circuito muy simple cuyo montaje se muestra en la fotograf í a de la figura 14-2. Se emplea un único integrado, el 4017 (U1) cuya alimentaci ón se aplica entre las patillas 8 y 16 (GND y +5VDC respectivamente.



PRACTICA 14: Entretenimiento: “quiniela electrónica”

FIGURA 14.2. Mont aje de la qui niela elect ó r nica.

14.6 Desarrollo de la práctica y trabajo personal Básicamente el circuito consiste en el ya conocido contador J ohnson. Se emplean las tres salidas de menos peso (Q0-Q2) que, se conectan a sendos diodos leds, para simular uno de los tres posibles resultados de una quiniela: S7(1), S6 (X) y S5 (2). Como ya es sabido, el contador J ohnson tiene la particularidad de activar una única de sus 10 salidas (Q0-Q9) en funci ón del número de pulsos que se le aplica. Cuando llega el d écimo pulso, se activa la primera salida (Q0) y el ciclo se repite nuevamente. El dispositivo integrado 4017 que aquí se emplea, es un contador J ohnson decimal. En la práctica propuesta sólo se emplean las salidas Q0, Q1 y Q2 (S7, S6 y S5 respectivamente). Cada una de ellas se va activando secuencialmente al ritmo de los pulsos de reloj de entrada. Cuando llega el cuarto de estos pulsos se activa la salida Q3 que provoca un auto borrado del contador al activarse la entrada RST. Se vuelve por tanto a activar la salida Q0 y el ciclo se repite. El pulsador E0 hace las veces de señal de parada. Efectivamente, cuando est á en reposo (sin accionar) introduce nivel “0” por la patilla ENA. El contador est á habilitado y la cuenta se mantiene constantemente. Al accionarlo, se inhabilita y la cuenta se detiene mostrándose en los leds de salida el valor actual. La entrada de reloj la proporciona el generador l ógico del entrenador. Según la frecuencia que se seleccione, la salida ser á más o menos impredecible. Se recomienda empezar con una baja frecuencia para ir aument ándola paulatinamente.



3 6 2 3 2 2 4 4 9 : x a F / . l e T •




PRACTICA 15: Entretenimiento: “el dado electrónico” 15.1 Objetivos Realizar un circuito electrónico que emula el funcionamiento de este popular juego de azar y de paso estudiar una de las múltiples aplicaciones de los contadores digitales.

15.2 Fundamentos teóricos básicos Una de las formas de generar números aleatorios es emplear contadores que cuentes un número determinado depulsos externos a una muy elevada frecuencia. Precisamente es esta velocidad la que hace muy dif í cil predecir el número de pulsos aplicados. En esta ocasión es necesario, además, que el contador cuente dentro del rango comprendido entre 1 y 6, según las caras de un dado clásico.

15.3 Esquemaelectrónico Es el que se muestra en la figura 15-1.

FIGURA 15.1. Esquema del “ dado electr ónico ”.


• Entrenador “UNIVERSAL TRAINER” • U1 C. Integrado SN7400 (4 puertas NAND)


• U2 C. Integrado SN74LS169 (contador con pre carga) • U3 C. Integrado SN7447 (Decodificador BCD a 7 segmentos • Cables de conexi ón

15.5 Montaje práctico Se muestra en la fotograf í a de la figura 15-2. Se emplean 3 circuitos integrados diferentes que deben ser alimentados correctamente. U1 recibe tensi ón de +5VDC por la patilla 14 y GND por la pata 7. U2 y U3 se alimentan de +5VDC por las patillas 16 y GND por las patillas 8.

Módulo1 Electrónica Digital

Recommend Documents