Description : Cours sur l'architecture du microprocesseur 8086 de Intel.
Intel 8086Description complète
Cours sur l'architecture du microprocesseur 8086 de Intel.
Descripción completa
a detailed info of microprocessor intel 8086Full description
Descrição completa
8086 ProgramsDescripción completa
a detailed info of microprocessor intel 8086
dunnDescription complète
PARKIN
8086
Descripción completa
8086 microprocessor by Y V S Murthy
DISEÑO DE MICROCOMPUTADORA .
DISEÑO DE UNA MICROCOMPUTADORA A PARTIR DEL MICROPROCESADOR 8086 Jessica Dueñas Juan Toapanta 1. MICR MICROP OPRO ROCE CESA SADO DOR R
1. TEMA
71 El *ic#op#ocesado# o unidad cent#al de p#oceso )CPU" Cent#al P#ocess Unit es el c&ip /ue e2ecuta los p#o9#a*as. :le0a a ca+o una 9#an 0a#iedad de c;lculos" co*pa#aciones nu*,#icas 5 t#ans6e#encia de datos co*o #espuesta a las peticiones de los p#o9#a*as al*acenados en *e*o#ia.
Diseño de una microcomputadora a partir del microprocesador 8086.
2. INTR INTROD ODUC UCCI CIÓN ÓN
2.
El 8 de Junio de 1!8" Intel p#esent$ #eali%a la p#esen p#esentac tacion ion del c&ip c&ip 8'8( 8'8( )ta*+i )ta*+i,n ,n conoci conocido do co*o iAP-8(" p#ocesado# /ue se con0e#ti#a en la +ase pa#a el actual con2unto de inst#ucciones de a#/uit a#/uitect ectu#a u#a 38(" 38(" este este p#oces p#ocesado ado## es el incapi incapie e pa# pa#a la p#od p#oduc ucci ci$n $n de la +ase +ase *ode# ode#n na de *ic#ocont#olado#es.
Es el enca#9ado de da# un u n #it*o de 6unciona*iento al p#ocesado# 5 a toda la ci#cute#a en 9ene#al< po# lo tanto" dete#*ina la cantidad de inst#ucciones /ue el p#ocesado# puede e2ecuta# po# se9undo.
3. CPU
Siendo un p#ocesado# de 4' pines 5 una e3tenci$n tota totall de 1( +its +its"" sien siendo do suce suceso so## di#e di#ect cto o del del *ic#op#ocesado# 8'8' /ue poseia 8 +its.
Es el *ic#oci#cuito al cual ent#an las inst#ucciones de c$di c$di9o 9o *;/u *;/uin ina a 5 dond donde e las las *is* *is*as as son son p#ocesadas )e2ecutadas.
En este p#o5ecto entende#e*os la 6o#*a de diseño de este *ic#op#ocesado# di#ecta*ente conectado con el diseño de *e*o#ias" ent#adas 5 salidas de los di6e#ente pue#tos.
4. M%'#$i! Est; 6o#*ada po# una se#ie de c&ips donde se al*acena toda la in6o#*aci$n del siste*a" lo cual inclu5e tanto al c$di9o )inst#ucciones co*o los datos de cual/uie# tipo.
Ade*as se +usca la e3plicaci$n del paso de d e datos 5 la des*ultiple3aci$n del +us de di#ecciones con el de datos.
(. B)s "% "!*#s
3. OBJETIVOS
Es el +us +us po# po# dond donde e se *ue0 *ue0e e la in6o in6o#* #*ac aci$ i$n n di9ital /ue ci#cula po# todo el siste*a )*e*o#ia" pue#tos..." despla%;ndose p#incipal*ente ent#e la *e*o#ia 5 la CPU" 5 0ice0e#sa. Este +us es de 1( +its en el 8'8( )8 +its en el 8'88 5 => +its en 8'=8( 5 8'48(.
3.1. 3.1. Obje Objeti tivo vo genera generall
Osci Os ci! !"# "#$$ "% "% $% $%#& #&
Diseño de una *ic#oco*putado#a a pa#ti# del *ic#op#ocesado# 8'8(.
3.2. 3.2. Objeti Objetivos vos especí específi ficos cos
6.
a Do*i Do*ina na## los conc oncept eptos 5 6o# 6o#*a de cone3i$n del *ic#op#ocesado# 8'8(. + Real Reali% i%a# a# el #eco #econo noci ci*i *ien ento to de cada cada uno de los pines del *ic#op#ocesado#. c Con Conecta ecta## los los di6e di6e##ent entes pue# pue#ttos de ent#ada" salida 5 las *e*o#ias con el p#ocesado#.
B)s B)s "% "% "i$ "i$%c %cci ci#+ #+%s %s
Es el +us usado po# la CPU pa#a indica# a la *e*o#ia laposici$n en la /ue est; la in6o#*aci$n a la /ue se /uie#e accede# )5a sea pa#a lee#la o pa#a esc#i+i# en ella. Una 0e% se &a5a accedido a esa posici$n en la *e*o#ia" ,sta en0ia#; su contenido a t#a0,s del *encionado +us de datos. El +us de di#ecciones di#ecciones posee >' +its de anc&o de +anda" po# lo /ue /ue se pued pueden en indi indica ca## >>' >>' ? 1.'4 1.'48 8.@!( .@!( posiciones de *e*o#ia distintas.
4. MA MARC RCO O TEÓR TEÓRIC ICO O
1
DISEÑO DE MICROCOMPUTADORA .
,. B)s "% c#+*$#
Dis*$i)ci/+ "% -i+%s
Este +us es el enca#9ado de indica# al siste*a tanto el tipo de in6o#*aci$n /ue ci#cula po# el +us de datos en cada *o*ento" co*o de sinc#oni%a# las señales /ue cont#olan el 6unciona*iento de la ci#cute#a del siste*a.
8. M)*i-%!ci/+ 7> :a *ultiple3aci$n es el p#ocedi*iento po# el cual di6e#entes in6o#*aciones pueden co*pa#ti# un *is*o canal de co*unicaciones. El p#oceso in0e#so" es deci# la e3t#acci$n de una dete#*inada señal )/ue lle0a in6o#*aci$n de ent#e las *ltiples /ue se pueden encont#a# en un cie#to canal de co*unicaciones se deno*ina de*ultiple3aci$n.
(. DESARROLLO DEL PROECTO El desa##ollo del diseño del *ic#op#ocesado# se +asa en la cone3i$n de las *e*o#ias con el *ic#op#ocesado# 5 los pue#tos de ent#adas 5 salidas" pa#a lo cual de+e*os tene# *u5 en cla#o el 6unciona*iento 5 dist#i+uci$n de pines del *ic#op#ocesado# 8'8(.
Ilustración 1: Datasheet microprocesador 8086
Co*o pode*os ap#ecia# en la ilust#aci$n 1 tene*os 4' pines di0ididos >' a la i%/uie#da 5 >' a la de#ec&a los cuales tienen su #especti0a 6unci$n la cual detalla*os a continuaci$nF
:a 0e#dade#a identidad del 8'8( se esta+lece en sus #e9ist#os 5 +uses )inte#no" e3te#no de 1(B+it" lo /ue pe#*ite un di#ecciona*iento IO de (4 )>1( ? (@.@=(" *ient#as el +us e3te#no de >'B+it pe#*ita un di#ecciona*iento 6sico de 1 M.
Uno de los incon0enientes del +us de datos del 8'8(" e#a /ue esta+a *ultiple3ado )di0idido en 0a#ias señales con el +us de di#ecciona*iento" li*itando el #endi*iento 6inal especial*ente en a/uellos p#ocesos de 8B+it" /ue co##an li9e#a*ente *;s lentos /ue los p#ocesado#es de 8B+it de a/uellos tie*pos. Ot#os p#o+le*as /ue a6li9an al #eci,n nacido 8'8( e#an la lentitud con la /ue se #eali%a+an ope#aciones a#it*,ticas" po# lo /ue Intel decidi$ a9#e9a# un se9undo c&ip )8'8! enca#9ado de #eali%a# ope#aciones *ate*;ticas con n*e#os de 8'B+its" ,ste es el deno*inado coBp#ocesado# *ate*;tico.
18. 1. >'. >1. >>. >=. 2
GHD )Masa AD14 )us de di#ecciones AD1= )us de di#ecciones AD1> )us de di#ecciones AD11 )us de di#ecciones AD1' )us de di#ecciones AD )us de di#ecciones AD8 )us de di#ecciones AD! )us de di#ecciones 5 datos AD( )us de di#ecciones 5 datos AD@ )us de di#ecciones 5 datos AD4 )us de di#ecciones 5 datos AD= )us de di#ecciones 5 datos AD> )us de di#ecciones 5 datos AD1 )us de di#ecciones 5 datos AD' )us de di#ecciones 5 datos HMI )Ent#ada de inte##upci$n no en*asca#a+le IHTR )Ent#ada de inte##upci$n en*asca#a+le C: )Ent#ada de #elo2 9ene#ada po# el 8>84 GHD )Masa RESET )Pa#a iniciali%a# el 8'88 READ )Pa#a sinc#oni%a# pe#i6,#icos 5 *e*o#ias lentas TEST
DISEÑO DE MICROCOMPUTADORA . >4. IHTA )El 8'88 indica /ue #econoci$ la inte##upci$n >@. A:E )Cuando est; uno indica /ue salen di#ecciones po# AD" en caso cont#a#io" es el +us de di#ecciones >(. DEH )Data ena+leF cuando 0ale ce#o de+e &a+ilita# los t#anscepto#es 8>8( 5 8>8! )se conecta al pin de output ena+le" esto si#0e pa#a /ue no se *e%clen los datos 5 las di#ecciones. >!. DTR )Data t#ans*it#ecei0eF se conecta al pin de di#ecci$n de los c&ips #eci,n indicados. >8. IOM )Si 0ale 1F ope#aciones con po#ts" si 0ale 'F ope#aciones con la *e*o#ia >. KR )Cuando 0ale ce#o &a5 una esc#itu#a ='. L:DA )Lold AcnoNled9eF el 8'88 #econoce el LO:D =1. LO:D )Indica /ue ot#o inte9#ado /uie#e adueña#se del cont#ol de los +uses" 9ene#al*ente se usa pa#a DMA o acceso di#ecto a *e*o#ia. =>. RD )Cuando 0ale ce#o &a5 una lectu#a ==. MHM- )Cuando esta ent#ada est; en estado alto" el 8'88 est; en *odo *ni*o" en caso cont#a#io est; en *odo *;3i*o =4. SSO )Junto con IOM 5 DTR esta salida si#0e pa#a dete#*ina# estados del 8'88 =@. A1S( )us de di#ecciones+it de estado =(. A18S@ )us de di#ecciones+it de estado =!. 1!S4 )us de di#ecciones+it de estado =8. A1(S= )us de di#ecciones+it de estado =. A1@ )us de di#ecciones 4'. cc )@
Mic$#-$#c%s!"#$ 8086 Di$%cci#+!'i%+*# 5sic# %s "% 2201M Di$%cci#+!'i%+*# I7O %s "% 64 2 166((36 B#9)% "% '%'#$i! ROM 4 RAM 8 ROM DE E-PAHCIQH 4 RAM DE E-PAHCIQH 8 B#9)% "% %+*$!"! 8 sNitc&s B#9)% "% s!i"! 8 :EDS ( Displa5 de ! se9*entos 1 Displa5 :CD 1 i*p#eso#a pa#alelo B#9)% "% %+*$!"!7s!i"! Teclado *at#icial &e3adeci*al Tabla 1 Referencias de microcomputadora
Pa#a la cone3i$n del +lo/ue de *e*o#ias" el +lo/ue" de ent#ada 5 el +lo/ue de salida del *ic#op#ocesado# de+e*os tene# *u5 en cla#o c$*o #eali%a# las cone3iones pe#tinentes pa#a lo cual co*o p#i*e# punto a conside#a# tene*os /ue el *ic#op#ocesado# 8'8( es *ultiple3ado esto /uie#e deci# /ue po# las lneas de di#ecci$n salen las lneas de datos teniendo asF
Una de las ca#acte#sticas de este *ic#op#ocesado# es /ue se le puede t#a+a2a# en dos *odos el cual es el *odo *ni*o 5 *odo *;3i*o esta opci$n se la &a+ilita en0iando un 1 al pin == )*odo *ni*o o un ' al pin == )*odo *;3i*o.
De la lnea AD' AD1@ son *ultiple3adas )di#eccionesBdatos de la lnea A1( A1 son lneas de di#ecciones.
Pa#a la c#eaci$n de una *ic#oco*putado#a se la #eali%a a pa#ti# de la cone3i$n del *ic#o p#ocesado# con las *e*o#ias 5 pue#tos de ent#ada 5 salida de datos pa#a lo cual se #eali%a la 6ic&a t,cnica del *ic#op#ocesado# 2unto con las especi6icaciones de *e*o#ias" las ent#adas 5 salidas detalladas a continuaci$n.
ICA TECNICA DEL MICROCOMPUTADORA.
DISEÑO
DE
Pa#a lo cual pa#a pode# #eali%a# las cone3iones de los +uses se de+e #eali%a# una des*ultiple3aci$n de lneas de cone3i$n la cual se la #eali%a *ediante el pin >@ co##espondiente al A:E el cual con 1 indica /ue en el +us de datos e3iste in6o#*aci$n pa#a se# en0iada a los #especti0os pue#tos" pa#a esto se le conecta *ediante el ci#cuito !4ls=!= al +us de datos 5 al A:E *ost#ado en el si9uiente dia9#a*a. )0,ase ilust#aci$n >
UNA
:a *ic#o co*putado#a a #eali%a#se se la desa##olla#a a pa#ti# del *ic#op#ocesado# 8'8( /ue tiene las si9uientes especi6icacionesF
3
DISEÑO DE MICROCOMPUTADORA .
Ilustración 2 Desmultiplexación del microprocesador 8086
En la cual pode*os o+se#0a# /ue las lneas de datos pasan di#ecta*ente a sus #especti0as cone3iones *ient#as /ue las lneas de di#ecciones de la A' a la A1@ necesitan se# de3*ultiple3adas 5 de la A1( a la A1 pasan po# una des*ultiple3acion po# las cone3iones S cuando es en *odo *;3i*o o pasan di#ectas en *odo *ni*o. Poste#io# a la des*ultiple3aci$n se #eali%a la cone3i$n de los +lo/ues de *e*o#ia 5 ent#ada 5 salida pa#a nuest#o caso en *odo *ni*o.
Ilustración 3 onexión 8086 modo m!nimo "3#
DISEÑO DE MICROCOMPUTADORA .
(.1. E-ic!ci/+ "% c#+%i#+%s. •
(.1.1. Dis%:# "% '%'#$i!s
Mic#op#ocesado# 8'8(F Pines a utili%a#seF
El diseño de *e*o#ias nace a pa#ti# del *apa de *e*o#ias esta+lecida en la si9uiente ta+laF
MAPA DE MEMORIAS 00000
ROM 4
00 01000
•
RAM 8 •
02 03000 •
ROM DE E;P 4 03 04000
•
RAM DE E;P 8 0( 06000
AD'BAD1@BAS1(BAS1 A:E DEH RD KR IO C: READ RESET MHM-
:atc& Cu*ple la 6unci$n de des*ultiple3a# las lneas de di#ecciones con la de datos. T#ans*iso# #ecepto#F Si#0e pa#a au*enta# la señal de co##iente a la salida del +us de datos. Decodi6icado# de di#eccionesF A5uda a decodi6ica# las di#ecciones pa#a 0e# acti0a# la *e*o#ia /ue 0a &ace# utili%ada. Gene#ado# de #elo2F Es el enca#9ado de i# 9ene#ando las señales de #elo2 las cuales &a#;n 6unciona# al *ic#op#ocesado#.
Al tene# estos co*ponentes se #eali%a la cone3i$n destacando /ue las lneas AD' AD1@ pa#a se# des*ultiple3adas de+en in9#esa# al latc& 2unto al A:E el cual al tene# un 1 en su salida nos indica /ue en las lineas de di#ecci$n e3iste in6o#*aci$n 5 a la salida o+tend#e*os las A' B A1@ /ue pasa#an a las *e*o#ias las lneas A' A1> /ue es el n*e#o *;3i*o /ue usa#e*os en las *e*o#ias de 8. :as lneas /ue so+#an 2untos con las lneas no *ultiple3adas pasan al decodi6icado# de di#ecciones teniendo as una ent#ada de A1= A1.
VACIO Tabla 2 $apa de memorias
Co*o pode*os o+se#0a# en el *apa de *e*o#ias est;n u+icados los espacios en los cuales las di6e#entes *e*o#ias a utili%a#se en el diseño de la *ic#oco*putado#a desa##olla#an su t#a+a2o asi tene*os la *e*o#ia ROM de 4 la cual po# tene# el p#o9#a*a de a##an/ue del *ic#op#ocesador sie*p#e se la u+ica en el p#i*e# +lo/ue del *apa de *e*o#ias.
Mient#as /ue las lneas de datos pasan di#ecta*ente al t#as*iso# #ecepto# 5a /ue estas no necesitan se# des*ultiple3adas. :os de*;s pines tienen las *is*as cone3iones /ue el *ic#op#ocesado# %8' 0isto en clases.
Pa#a la instalaci$n de las *e*o#ias se utili%a los si9uientes co*ponentesF !
DISEÑO DE MICROCOMPUTADORA . Pa#a 0e# el diseño *i#a# Anexo 1
(.1.2. Dis%:# "% %"s El diseño de los Diodos leds es su*a*ente +;sico teniendo /ue las lineas de di#ecci$n al i9ual /ue el diseño de *e*o#ias de+en ent#a# al latc& pa#a se# de*ultiple3adas antes de su in9#eso al decodi6icado# de di#ecciones en el cual de+en in9#esa# las lineas de di#ecciones A' B A1 po# esta #a%$n las lineas /ue estas *ultiple3adas )AD'BAD1@ de+en uni#se a las /ue est;n sin *ultiple3aci$n )A1(BA1 pa in9#esa# todas las lineas necesa#ias al decodi6icado# en el cual ta*+i,n in9#esan la KR 5 la IO pa#a /ue la salida de este pase a la pue#ta de salida de los leds.
Ilustración % Datasheet Displa& 'D
Co*o pode*os o+se#0a# el displa5 :CD est; con6o#*ado po# 14 pines los cuales est;n sepa#ados de la si9uiente *ane#aF
Mient#as /ue el +us de di#ecciones 2unto al den ent#an al t#as*iso# #ecepto# pa#a poste#io#*ente pasa# a la pue#ta de salida en el cual se usa#a de D' D! 5a /ue solo necesita*os datos pa#a 8 leds. Diseño de leds ,ase ANEXO 2 . Tabla 3 datasheet Displa& 'D
(.1.3. DISEÑO DE DISPLAS , SE<
:a cone3i$n del displa5 se lo #eali%a de la *is*a 6o#*a /ue los leds con la di6e#encia /ue el ena+le /ue se conecta al pue#to de salida ta*+i,n 0a conectado al ena+le del displa5 ade*;s RK se lo conecta al KR del *ic#op#ocesado# pa#a /ue se *uest#e /ue en el displa5 se est; esc#i+iendo.
El diseño de los displa5s de ! se9*entos es *u5 si*ila# al de los leds con la nica di6e#encia /ue a la salida de pue#to de salida se encent#a los decodi6icado#es de ! se9*entos pa#a nuest#o caso el se#ial !448 /ue son decodi6icado#es #eali%ados pa#a displa5s de c;todo co*n.
Pa#a entende# la i*ple*entaci$n del displa5 :CD e*pece*os po# la p#esentaci$n del DATASLEET del displa5 :CDF
:as dos cone3iones se las #eali%a en el *is*o 9#a6ico 5a /ue sus co*ponentes son p#;ctica*ente los *is*os Con la 9#an di6e#encia /ue el teclado *at#icial se tend#; una pue#ta de ent#ada 5 salida a la 0e% las cuales a5udan a 0e#i6ica# si el teclado se est; le5endo o esc#i+iendo *ediante la cone3i$n /ue se les #eali%a a los c#uces de colu*nas 5 6ilas la cual 0a conectada a una inte##upci$n en*asca#a+le del *ic#op#ocesado#. a /ue al *o*ento de /ue el usua#io in9#ese al9o po# teclado se p#oduce un pulso /ue da 6
DISEÑO DE MICROCOMPUTADORA . una inte##upci$n al *ic#op#ocesado# poniendo atenci$n a lo /ue se di9ito en el teclado.
indica a la i*p#eso#a cuando esta ocupada o cuando esta 6ue#a de se#0icio pa#a asi el +us de datos +lo/uee sus se#0icios en0iando los datos a un +u66e# de al*acena*iento /ue se acti0a#a dando paso a los datos cuando la i*p#eso#a *ediante el pin ac indi/ue /ue esta en la espe#a de un nue0o dato.
Diseño de teclado 5 sNitc&s 0,ase ANEXO 5
(.1.6. DISEÑO DE PARALELA
IMPRESORA
Diseño de teclado 5 sNitc&s 0,ase ANEXO 6
Pa#a entende# la i*ple*entaci$n de la i*p#eso#a pa#alela e*pece*os po# la p#esentaci$n del DATASLEET de la *is*aF
.
:o di6e#ente de esta cone3i$n se la puede ap#ecia# en la inte#conecti0idad /ue se da ent#e el *ic#op#ocesado# 5 el pue#to pa#alelo" el cual
6. OTO MAPAS TABLAS MAPA DE MEMORIAS 00000 ROM 4 00 01000 RAM 8 02 03000 ROM DE E;P 4 03 04000 RAM DE E;P 8 0( 06000 VACIO "
