PRAKTIKUM ELEKTRONIKA TELEKOMUNIKASI LAPORAN PERCOBAAN 8 PHASE LOCKED LOOP Disusun Untuk Memenuhi Tugas Mata Kuliah Praktik Elektronika Telekomunikasi Semester IV PEMBIMBING :
Lis Diana Mustafa, ST. MT.
No 1. 2. 3. 4. 5. 6.
PENYUSUN : Kelompok 2 JTD 2A Nama Alfi Safira A. P. Andy Reza E. N Angga Hendri K. Nailul Muna Nevi Anggraini Pradita Ghanda S.
No. Absen 01 03 04 15 16 19
PROGRAM STUDI JARINGAN TELEKOMUNIKASI DIGITAL
JURUSAN TEKNIK ELEKTRO
POLITEKNIK NEGERI MALANG 2016 PHASE LOCKED LOOP
1.1 Tujuan Me nghubungkan suatu rangkaian phase locked loop (PLL) dan mengamati
pemakaiannya dalam FM demodulator. Menghitung dan membuktikan melalui eksperimen tentang PLL free running
frequency , lock range , dan capture range. 1.2 Alat dan Bahan IC 565 1 buah Kapasitor 1 µF 1 buah Kapasitor 0,1 µF 2 buah Kapasitor 0,01 µF 1 buah Osiloskop Dual Trace 1 buah Power Supply 1 buah Resistor 1 KΩ 2 buah Resistor 4,7 KΩ 1 buah Potensiometer 50KΩ 1 buah Generator Fungsi 1 buah Protoboard 1 buah AC out Frequency Counter Test probe Adapter Secukupnya Kabel penghubung Secukupnya 1.3 Teori Dasar Phase Locked Loop adalah suatu kumpulan rangkaian yang dihubungkan seperti ditunjukkan pada gambar 8.1 PLL terdiri atas tiga rangkaian dasar : Rangkaian detector fasa yang membandingkan output VCO dengan sinyal referensi.Detector fasa menghasilkan tegangan output “error” dengan polaritas dan amplitude yang bergantung pada jumlah dan besar frekuensi / perbedaan fasa antara 2 sinyal.
Low Pass filter yang menghilangkan noise yang mungkin muncul pada sisi output pada sisi output pada detector fasa.LPF juga mencegah terjadinya “hunting” pada PLL. PLL digunakan dalam penalaan TV ,system horizontal dan vertical ,dan banyak lagi rangkaian komunikasi lainnya. PLL sering dipakai
untuk menghasilkan pada frequensi yang akan
digunakan untuk melakukan “penjejakan” terhadap frekuensi lainnya. Sebagai contoh pada penerima audio dan TV, Frekuensi saluran yang masuk di campur dengan frekuensi osilator local untuk menghasilkan frekuensi intermediate (IF),seperti ditunjukan pada gambar 8.2. Hal ini dilakukan agar penguat sinyal IF dapat ditala untuk menghasilkan penguatan terbaik pada frekuensi single band. Jika tidak dilakukan pencampuran,penguat sinyal akan memiliki respon frekuensi yang datar melewati spectrum frekuensi siaran TV secara lengkap yang mustahil berlangsung secara cepat. Dalm hal inilah kedudukan PLL sangat penting jika terjadi sedikit saja pergeseran frekuensi osilator local, Hasil IF tidak sama seperti frekuensi yang ditala penguat IF.Yang di hasilkan adalah penerimaan yang sangat kecil. Jika PLL digunakan untuk mendeteksi setiap perbedaaan antara frekuensi osilator local dan frekuensi saluran, PLL dapat digunakan untuk memperbaiki frekuensi osilator local.Hal ini akan mempertahankan sinyal IF yang akurat. Rangkaian yang dibuat untuk hal ini di perlihatkan pada gambar 8.3.
Asumsikan bahwa frekuensi referensi diperoleh dari standart Kristal dengan tingkat akurasi tinggi. Frekuensi saluran (kanal) dan frekuensi standar di bagi, jadi PLL menerima frekuensi yang sama dari kedua sumber tersebut , jika terdapat perbedaan akan di hasilkan output tegangan erroryang digunakan untuk merubah frekuensi osilator local. Pembagi tersebut dapat deprogram. Saat saluran di tala dengan pemilih saluran mikroprosesor penala akan secara otomatis merubah pembagi tersebut sehingga dua frekuensi yang dimasukkan pada PLL akan sama. Jika tidak , PLL akan menggerakkan osilator untuk merubah frekuensi sampai terjadi frekuensi yang sama. PLL akan “dikunci” saat VCO sudah melakukan penjejakan (Tracking) terhadap input
PLL mempunyai 3 mode operasi untuk VCO free running , capture , dan tracking (locked). Saat nilai frekuensi output untuk VCO berbeda jauh dari standart frekuensi , PLL tidak dapat mengunci osilator . Tanpa penguncian VCO akan mengalami “Free run”.Bagaimana juga ,pada saat frekuensi VCO berada dalam range frekuensi rangkaian PLL , akan dihasilkan tegangan control DC yang akan membawa frekuensi osilator lebih dekat ke frekuensi standart. Saat tegangan control memulai terjadinya proses perubahan frekuensi oleh VCO ,osilator dalam keadaan Captur. Dan bila Frekuensi VCO dan frekuensi standart lainnyai dentik frekuensi VCO akan terkunci. Daerah kerja PLL ditentukan oleh lock range BL ,dimana BL di rumuskan : B L =f max −f min Dimana fmax dan fmin masing-masing adalah frekuensi maksimum dan minimum VCO. Sebagai contoh VCO bekerja pada frekuensi terkunci maksimum dan minimum masing masing 100 KHz dan 80 KHz. lock range rangkaian ini adalah B L =100 KHZ−80 KHz B L =20 KHz Sekali PLL dikunci terhadap inputoleh detector fasa akan terjadi tracking frequency atau perubahaan fasa dari 80 KHz ke 100 KHz. Istilah “hunting” telah di jelaskan singkat sebelumnya .jika suatu system dioprasikan sangat cepat, akan terjadi perubahan yang tidak signifikan dalam perbedaan fasa sinyal. Setelah itu akan selaluterjadi proses ‘locking” , atau “hunting” untuk mencapai kesempurnaan. Hasil dari proses ini akan menyebabkan terjdinya perubahan tegangan error. Ini akan menjadikan Frekuensi osilator mencapai nilai lebih tinggi dari frekuensi yang tepat.Proses seperti ini akan di analogikan dengan suatu pendulum yang sedang bnergerak dan akan mencapai kondisi berhenti. Low Pass Filter akan memperlambat reaksi ini dan menghilangkan efek “hunting instict” dari PLL.
Phase Detector Detektor fasa (phase decector) adalah suatu mixer yang dioptimalkan pengguanaannya dengan frekuensi yang sama. Jika mixer memiliki 2 frekuensi input yang sama, outputnya akan bernilai )Hz, atau berup arus langsung.Rangkaian yang dibuat peka terhadap kondisi ini menghasilkantegangan output yang bergantung perbedaan sudut
fasa antara dua sinyal input. Perubahan selisih sudut fasa sebanding dengan perubahan tegangan output.
Salah satu tipe detector fasa memiliki output seperti di tunjukkan dalam Gambar 8.4. 0 Sudut fasa Φ bernilai 0 ,output tegangan DC akan maksimum.Bila sudut fasa 0 bertambah sampai 18 0
,tegangan output akan berkurang sampai mencapai nilai
0 minimumnya. Saat sudut Fasa Φ bernilai 9 0 , output DC akan bernilai rata-rata
tegangan output maksimum dan minimum. Dari contoh Gambar 9.4 diasumsikan output 0 maksimum detector adalah 10 V.Output minimum adalah 2 V. Pada sudut fasa Φ 9 0 ,
output detector adalah rata-rata nilai maksimum dan minimum ,yaitu 6 V.Saat sudut fasa bertambah , tegangan output akan berkembang.
Pada Praktikum sebelumnya kita menggunakan timer 555 sebagai VCO.Kita telah mengakui bagaimana terjadi penurunan frekuensi jika tegangan kita naikkan. Hubungan yang terjadi adalah linear , seprti terlihat pada gambar 8.5.disini mungkin lebih komplek. Satu contoh dapat kita lihat pada gambar 8.6. disini tegangan pengontrolan merubah kapasitansi diode kapasitansi diode kapasitansi variable, atau biasa disebut diode varaktor. Perubahan kapasitansi menyebabkan perubahan frekuensi osilator. Hubungan stabil 555 bekerja pada mode free running. Frekuensi osilasi ditentukan dari rangkaian LC. Tanpa control eksternal ,rangkaian LC tersebut akan menjadi factor penentuan frekuensi osilator. Hal yang sama juga terjadi pada VCO. Jia tegangan control tidak di hubungkan VCO akan free run. Saat terjadi free run atau kondisi tidak, PLL dapat mengunci ke frekuensi input terkunci selama nilai frekuensi tersebut berada di dalam capture range osilator. Capture range adalah satu range frekuensi yang di pusatkan pada free running frekuensi VCO, dimana VCO akan ‘menangkap’ atau mengunci kedalam nilai frekuensi referensi. Capture range selalu bernilai lebih kecil atau sama dengan nilai lock range. Ini berkaitan dengan frekuensi cut off low pass filter.Nilai terdekat dengan nilai frekuensi cut off LPF adalah untuk frekuensi free running VCO,dan nilai yang lebih kecil adalah capture range.
FM Output Gambar 8.7 adalah suatu modulator frekuensi. Perubahan nilai capasitor C akan menyebabkan berubahnya nilai frekuensi output osilator. Frekuensi carrier di modulasi pada saat nilai kapasitansi C di ubah-ubah. Saat sinyal FM digunakan pada PLL , VCO akan melakukan penjejakan terhadap frekuensi input. Seiring dengan perubahan output VCO, Output LPF berupa tegangan
yang bervariasi.Tegangan tersebut memiliki frekuensi yang sama dengan frekuensi sinyal pemodulasi. Output DC menggambarkan sinyal FM yang termodulasi, dan pemakaian PLL depat diperoleh pada penerima FM.
IC signetic NE565 adalah IC yang dapat di gunakan sebagai PLL dengan penambahan sedikit komponene eksternal. Gambar8.8 memperlihatkan blok diagram sederhana NE565. Input ke detector fasa adalah di pin 2 dan di pin 3. Jika digunakan sinyal input tunggal , seperti dalam demodulasi FM yang di rencanakan, pin e d- ground-kan , dan input dimasukkan pada pin 2
pin 5 adalah input detector fasa
yang terkadang
dihubungkan ke pin 4 sehingga output VCO menjadi input detector fasa.rangkaian ini
ditunjukan pada gambar 8.9 pada aplikasi ini, jika diinginkan output terkunci , output di ambil dari pin 4.
Free running frekuensi NE565 ditentukan dari rangkaian konstanta waktu RC eksternl yang dihubungkan ke pin 8 dan 9. Nilai RT dan CT di pilih berdasarkan rumus : 1,2 f= 4 RT x C r Agar dapat diperoleh nilai free running frekuensi pada saat pusat range frekuensi input yang diharapkan. Pin 7 adalah output FM. Output ini hanya digunakan bila input ke detector fasa adalah sinyal FM. Sinyal FM yang di demodulasi pada penerima FM di ambil dari pin 7 ini. Rangkaian Filter memerlukan komponen reaktif. Beberapa komponen sulit untuk dibentuk menjadi suatu IC, dan masalah ini akan menyebabkan besarnya biaya . iC 565 memerlukan kapasitor eksternal CF untuk membentuk low pass filter dengan resonator internal dengan internal 3,6 KΩ. Filter ini akan menghilangkan frekuensi asli harmonisnya, frekuensi jumlah dan selisih. Frekuensi cut off filter dirumuskan: 1 f= 2 π (R f )(Cf ) Nilai frekuensi lebih rendah dari nilai frekuensi cut off filter akan menghasilkan capture range yang lebih kecil. Jika tidak digunakan kapasitor, nilai capture range akan sama dengan nilai lock range tetapi sinyal output tidak di filter.
8.4 Prosedur Percobaan
Buat rangkaian percobaan seperti pada gambar diatas. FREE RUNNING FREQUENCY 1. Set RT ke nilai maksimum, diperoleh nilai fmax = 1,582 kHz 2. Set RT ke nilai minimum, diperoleh nilai fmin= 3,118 kHz 3. Ubah RT sampai diperoleh frekuensi 5kHz. LOCK RANGE 4. Hubungkan rangkaian dengan generator fungsi, dengan frekuensi 5 kHz, dan amplitudo 0,5 Vpp 5. Ubah nilai frekuensi sinyal input dan amati yang terjadi pada sinyal output. CAPTURE RANGE 6. Hitung nilai frekuensi cut off (fc) pada low pass filter rangkaian percobaan diatas. 7. Ukur nilai frekuensi maskimum dan minimum, dan hitung bandwidth (Bc) frekuensi dengan rumus Bc = fmax - fmin 8. Lepas kapasitor 0,1 uF dari pin 7 ke ground, hitung kembali nilai Bc dan fc rangkaian
FM OUTPUT 9. Ubah nilai frekuensi input serta amati besar tegangan dc pada FM output (pin 7). Jelaskan yang terjadi 10. Jelaskan apa yang terjadi jika nilai frekuensi input diturunkan dan dinaikkan
fc=
1 2 πRC
8.5 Hasil Percobaan A. FREE RUNNING FREQUENCY Frekuensi RT (Potensio)
Output Praktek
Frekuensi Output Teori
R Min
3,118 kHz
3000 Hz
R Max
1,582 kHz
1500 Hz
Gambar Sinyal
Perhitungan :
R min f=
1,2 1,2 1,2 1200 = = = =3000 Hz=3 kHz 4 CR 4.0,1 .10−6 .1 .103 0,4. 10−3 0,4
R max
f=
1,2 1,2 1,2 1200 = = = =1500 Hz=1,5 kHz −6 3 −3 4 CR 4.0,1 .10 .2 .10 0,4. 10 0,8
B. LOCK RANGE Input GF
Frekuensi Output Pin 4
Gambar sinyal pin 4
Vout
Gambar Vout pin
pin 7
7
5 kHz
1,689 kHz
6,5 V
4 kHz
1,603 kHz
6,7 V
2 kHz
2,032 kHz
6,61 V
1 kHz
1,043 kHz
7,58 V
500 Hz
1,519 kHz
6,74 V
C. CAPTURE RANGE Nilai fc : 3
fc=
1 1 10 = = =1592,357 Hz=1,6 kHz 2 πRC 2.3,14 .1 .103 .0,1. 10−6 0,628
Nilai Bc Bc = fmax – fmin = 3,118 - 1,582 =1,536 kHz
