UNIVERSIDAD NACIONAL DEL CALLAO FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA LABORATORIO DE SISTEMAS DIGITALES
CONTADORES Integrantes: CUYA SOLARI OMAR ANTONIO
[email protected]
072638B
QUISPE AYUQUE LUIS 072635C
[email protected] ROBLES PALOMINO ALEXANDER
[email protected]
Grupo Horario:
070607B
91G
Profesor: UTRILLA SALAZAR, DARÍO
2010
UNIVERSIDAD NACIONAL DEL CALLAO
FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA
LABORATORIO 2 DE SISTEMAS DIGITALES TEMA
: CONTADORES
PROFESOR
: ING. DARIO UTRILLA SALAZAR
I. INTR INTROD ODUC UCCI CIÓN ÓN
En el presen presente te labora laborator torio, io, se desarr desarroll olla a el anális análisis is funcio funcional nal de los circui circuitos tos secuenciales desarrollados con los biestables (Latch y Flip Flops); que permiten obtener secuencias de estados binarios que al ser decodificados nos permiten obtene obtenerr una sucesi sucesión ón de estad estados os ascend ascendent ente, e, descen descenden dente te y/o desord desordena enado do (escalado (escalador) r) pero periódico, periódico, establecien estableciendo do el módulo del contador, contador, permitiend permitiendo o además establecer funciones de almacenamiento de pulsos recibidos por el sistema digital (proceso de conteo) y relacionar con la temporización de eventos del sistema digital de lógica cableada. II. OBJ OBJETI ETIVOS VOS 1. OBJETIVOS GENERALES ➢
Analizar e Implementar diversos circuitos secuenciales asíncronos y síncronos, relacionados con la generación de estados ascendentes, descendentes y/o escaladores; implementados con los Flip Flops.
➢
La visualización del funcionamiento de cada una de los circuitos de contadores son implementados utilizando dispositivos display y/o diodos leds en las salidas.
➢
Implementar circuitos básicos con IC TTL y CMOS.
➢
Adquirir destreza para el montaje y cableado de circuitos digitales en el prothoboard. y/o en circuito impreso.
➢
Que el estudiante aprenda utilizar los principios básicos para el análisis de circuitos digitales secuenciales mediante simuladores y que tenga la capacidad de realizar la detección de fallos, corregirlos y comprobar su buen funcionamiento.
2. OBJETIVOS ESPECIFICOS ➢
Para Para cada cada circui circuito to y/o dispos dispositi itivo vo integr integrado ado consid considera erado do en el labo labora rato torio rio.. Busc Buscar ar las las refe refere renc ncia iass corr corres espo pond ndie ient ntes es en los los manuales técnicos adecuados y/o internet.
➢
Se anal analiz izar ara a la oper operac ació ión n de los los circ circui uito toss secu secuen enci cial ales es para para dete determ rmin inar ar su resp respue uest sta a en el tiem tiempo po (des (desar arro roll llo o de Tabl Tabla a de estados y construcción del diagrama de tiempo).
FACULTAD DE INGENIERIA ELECTRICA Y ELECTRONICA ESCUELA PROFESIONAL DE INGENIERIA ELECTRONICA
LABORATORIO 2 DE SISTEMAS DIGITALES TEMA
: CONTADORES
PROFESOR
: ING. DARIO UTRILLA SALAZAR
I. INTR INTROD ODUC UCCI CIÓN ÓN
En el presen presente te labora laborator torio, io, se desarr desarroll olla a el anális análisis is funcio funcional nal de los circui circuitos tos secuenciales desarrollados con los biestables (Latch y Flip Flops); que permiten obtener secuencias de estados binarios que al ser decodificados nos permiten obtene obtenerr una sucesi sucesión ón de estad estados os ascend ascendent ente, e, descen descenden dente te y/o desord desordena enado do (escalado (escalador) r) pero periódico, periódico, establecien estableciendo do el módulo del contador, contador, permitiend permitiendo o además establecer funciones de almacenamiento de pulsos recibidos por el sistema digital (proceso de conteo) y relacionar con la temporización de eventos del sistema digital de lógica cableada. II. OBJ OBJETI ETIVOS VOS 1. OBJETIVOS GENERALES ➢
Analizar e Implementar diversos circuitos secuenciales asíncronos y síncronos, relacionados con la generación de estados ascendentes, descendentes y/o escaladores; implementados con los Flip Flops.
➢
La visualización del funcionamiento de cada una de los circuitos de contadores son implementados utilizando dispositivos display y/o diodos leds en las salidas.
➢
Implementar circuitos básicos con IC TTL y CMOS.
➢
Adquirir destreza para el montaje y cableado de circuitos digitales en el prothoboard. y/o en circuito impreso.
➢
Que el estudiante aprenda utilizar los principios básicos para el análisis de circuitos digitales secuenciales mediante simuladores y que tenga la capacidad de realizar la detección de fallos, corregirlos y comprobar su buen funcionamiento.
2. OBJETIVOS ESPECIFICOS ➢
Para Para cada cada circui circuito to y/o dispos dispositi itivo vo integr integrado ado consid considera erado do en el labo labora rato torio rio.. Busc Buscar ar las las refe refere renc ncia iass corr corres espo pond ndie ient ntes es en los los manuales técnicos adecuados y/o internet.
➢
Se anal analiz izar ara a la oper operac ació ión n de los los circ circui uito toss secu secuen enci cial ales es para para dete determ rmin inar ar su resp respue uest sta a en el tiem tiempo po (des (desar arro roll llo o de Tabl Tabla a de estados y construcción del diagrama de tiempo).
➢
Impl mplemen ementa tarr cada ada circ circu uito ito en pro protho thoboard oard,, anali naliza zarr su funcionamiento y luego comprobar el funcionamiento de cada uno de ellos; utilizando visualizadores led para las señales de salidas..
I. RESUMEN
El experimento consta de circuitos secuenciales que desarrollan las funciones de cont contad ador ores es,, por por lo que que se debe debe aten atende derr espe especi cial al aten atenci ción ón de su anál anális isis is,, funcionamiento, operación de los circuitos y los resultados obtenidos (respuesta de funcionam funcionamiento iento del circuito, circuito, diagramas diagramas de tiempo). tiempo). Por lo que se recomienda recomienda efectu efectuar ar las consul consultas tas previa previass en los apunte apuntess de clases clases,, manual manuales es técnic técnicos os adecuados en relación a los dispositivos a emplear y los circuitos digitales a implementa implementar. r. Por ultimo se implementa implementa el circuito con los circuitos circuitos integrados integrados real realiz izan ando do conj conjun unta tame ment nte e prue prueba bass indi indivi vidu dual ales es de su func funcio iona nami mien ento to y al terminar dicho proceso proceso se procede procede a hacer las las verificaciones y desarrollo de las tablas de estados y construir los diagramas de tiempo. II. MARCO MARCO TEORIC TEORICO O CONTADORES DIGITALES
En casi todos los tipos de equipo digital se encuentran flip-flops programados o conectados como contadores, usándose no solamente como contadores sino como equipo para dar la secuencia de operación, división de frecuencias, así como para manipulación matemática. En el sent sentid ido o más más elem elemen enta tal, l, los los cont contad ador ores es son son sist sistem emas as de memo memori ria a que que “recuerdan” cuántos pulsos de reloj han sido aplicados en la entrada. La secuencia en que esta información se almacena depende de las condiciones de la aplicación y del criterio del diseñador de equipo lógico. Muchos de los contadores más comunes se encuentran disponibles en paquetes de circuitos integrados.
a) CONTADORES ASÍNCRONOS (TIPO RIZADO) El contador tipo rizado es un contador básico comúnmente implementado con circuitos integrados. De todos los contadores éste es el más sencillo en lógica y, por lo tanto, el de diseño más fácil, sin embargo este contador está limita limitado do por su veloci velocidad dad de operac operación ión.. Puesto Puesto que los flip-flo flip-flops ps en el contador tipo rizado no están bajo el mando de un solo pulso de reloj, este contador es asincrónico.
FIGURA Nº1 ESTRUCTURA DEL CONTADOR ASÍNCRONO
En la figura anterior se muestra un contador binario tipo rizado de 4 dígitos. Inicialmente todos los flip-flops están en el estado lógico 0 (QA = QB = QC = QD =0). Se aplica un pulso de reloj en la entrada de reloj del flip-flop A causando que QA cambie de 0 lógico a 1 lógico, el flip-flop B no cambia de estado, ya que es disparado por la transición negativa del pulso, o sea, cuando la entrada de reloj cambie de 1 lógico a 0 lógico. Con la llegada del pulso del reloj al flip-flop A, QA cambia de 1 a 0; este cambio de estado crea la transición negativa del pulso necesaria para disparar el flip-flop B y, por lo tanto, QB cambia de 0 a 1. Antes de la llegada del decimosexto pulso del reloj todos los Flip Flops están en el estado 1, y el pulso número 16 causa que QA, QB, QC y QD cambien a 0 lógico.
FIGURA Nº2 DIAGRAMA DE TIEMPOS El contador binario de 4 dígitos repite el ciclo cada 2n (n = número de flip flops) pulsos de reloj. Este contador establece la secuencia en un sistema de números de base 16 y tiene 16 estados discretos que van desde 0 hasta N-1. Los 16 estados binarios se muestran en la tabla siguiente: TABLA Nº1 TABLA DE ESTADOS DE CONTADORES ASÍNCRONOS
La frecuencia máxima del reloj para un contador es dada por: 1/f <= N (Tp) + Ts N = número de etapas de flip-flops. Tp= tiempo de propagación de un flip-flop. Ts = tiempo de compuerta, ancho del pulso de la salida decodificada. Suponiendo que cada flip-flop del contador mostrado en la figura 1 tiene un pulso de propagación de 50ns, se requieren entonces 200 ns, para que el contador cambie de 1111 a 0000, y si la decodificación de un estado requiere 100 ns, entonces: 1/f >= 4(50) + 100 = 300 ns f <= 3.67 Mhz El flip-flop A en el contador de la figura 1, cambia de estado con cada pulso de reloj, por lo que divide entre 2 la frecuencia del reloj de entrada. El flip-flop B cambia de estado con cada dos pulsos de reloj, dividiendo la frecuencia entre 4. Un contador de 4 etapas puede usarse para dividir entre 16 (2n, N = número de flip-flops), se pueden agregar más etapas si se requiere dividir entre una potencia de 2 más alta. Para dividir entre cualquier entero, se puede usar el siguiente método: Encontrar el número n de flip-flops requeridos: 2n-1 <= N <= 2n Donde:
N = longitud del ciclo del contador. Si N no es una potencia de 2, usar la siguiente potencia superior de 2. 2. Conectar todos los flip-flops como contador tipo rizado. 3. Encuentre el número binario N – 1. 4. Conecte todas las salidas de los flip-flops que son 1 en la cuenta N-1 como entradas en el bloque NAND. También conecte el pulso de reloj al bloque NAND. 5. Conecte la salida del bloque NAND a las entradas de preenergizado (clear) de todos los flip-flops para los cuales Q = 0 en la cuenta N-1.
FIGURA Nº3 El contador se restablece de la siguiente manera: En la transición positiva del pulso N de reloj, todos los flip-flops tienen el valor de 1 lógico y en la parte final del mismo pulso o sea en la parte de transición negativa, todos los flip-flops cuentan para el estado 0, es decir, que el contador se restablece y empieza de nuevo el ciclo. Para N = 10: · 23 <= 10 <= 24. Entonces, se requieren 4 flip-flops. · N = 10; 1010 · N – 1 = 9 : 1001 · Conecte como se muestra en la Figura anterior. Cada flip-flop en un contador, como el de la Figura, tiene un peso o valor decimal específico asignado. El flip-flop A tiene un peso de 20 (1), cuando su salida está en 1 lógico. El flip-flop B tiene un peso de 21 (2), C tiene un peso de 22 (4), y D tiene un peso de 23 (8). El número almacenado en el contador en cualquier tiempo específico se puede determinar por la suma de los pesos decimales de los flip-flops que tengan valor de 1 lógico. Un contador que cuenta en forma binaria estándar y recicla cada 10 pulsos, es referido como contador BCD 8-4-2-1 (binary- code decimal). En muchos paquetes de contadores en circuitos integrados, las líneas de preenergizado mostradas en la Figura, no existen; sólo se dispone de una línea de borrado común (reset). b) CONTADORES SÍNCRONOS
El contador sincrónico elimina los retrasos acumulativos de los flip-flops que se vieron en los contadores tipo rizado. Todos los flip-flops en el contador sincrónico están bajo el control del mismo pulso de reloj. La velocidad de repetición está limitada sólo por el retraso de uno de los flip-flops, más el retraso introducido por los bloques de control. El diseño de contadores sincrónicos para cualquier base numérica diferente de alguna potencia de 2 se dificulta más que los contadores tipo rizado, pero el diseño se simplifica mediante el uso de la técnica de mapas de Karnaugh. En la Figura 4, muestra un contador sincrónico de 4 dígitos binarios con cargo en paralelo. El cargo en paralelo, también conocido como “cargo adelantado” es el más rápido de los dos métodos de control de flip-flops. De acuerdo con la tabla de estados, el flip-flop A se requiere que cambie de estado con la ocurrencia de cada pulso de reloj, el flip-flop B cambia cuando QA = 1; C cambia de estado cuando QA = Qn = 1, y D cambia de estado cuando QA = QB = QC = 1. El control del flip flop A se puede lograr mediante la conexión de JA y KA a un 1 lógico; el control del flipflop B se logra con la conexión de JB y KB a QA; el control del flip-flop C se logra mediante la salida invertida de un bloque NAND de 2 entradas, cuyas entradas son
QA y QB. El flip-flop D se controla en la misma forma que C, excepto que las entradas del bloque NAND son QA, QB y QC.
FIGURA Nº4 ESTRUCTURA DEL CONTADOR SÍNCRONO Se pueden diseñar contadores sincrónicos para conteo binario con una longitud de ciclo 2n una vez que se ha visto el patrón de la lógica de control; para ciclos de longitud diferente de 2n, la lógica de control algunas veces puede llegar a hacerse un tanto confusa y ésta es la razón por la que las matrices de control (mapas de Karnaugh) tienen que dibujarse para cada uno de los flip-flops. En la tabla se presentan las matrices de control para el contador sincrónico de 4 dígitos binarios de la Figura 4. TABLA Nº2 TABLA DE ESTADOS DE CONTADORES SÍNCRONOS
c) OTRO TIPO DE CONTADORES SON ➢
➢ ➢ ➢
Contadores de Anillo Contadores Jonson Contadores de décadas Contadores Ascendente / Descendente
V. PARA EL INFORME PREVIO. 1. Definir el concepto de contador digital, mencione los tipos característicos de sincronización con la señal de reloj (Clock) (Los circuitos y sus características, tablas tiempo).
analice su funcionamiento y los contadores según la y analizar cada uno de ellos de estados y diagramas de
2. Describir las características específicas de los contadores: Contadores asíncronos, síncronos. y sus aplicaciones. 3. De los manuales técnicos obtener los IC TTL y CMOS que cumplen con las funciones de contadores, analice brevemente las tablas de verdad, diagramas de tiempo. Y funcionamiento. 4. Cual es la diferencia entre un contador asíncrono y un contador síncrono; así como la diferencia entre un contador convencional y un contador escalador; muestre circuitos prácticos para explicarlos. 5. Diseñar un contador asíncrono utilizando FF´s de tipo JK, de modulo 16, 12, 10, 6. a) CONTADOR ASÍNRONO DE MODULO 16:
Para diseñar el contador asíncrono debemos tener en cuenta que cada salida del flip flop es la entrada del clock del siguiente FF. A excepción del primero y del último como se muestra en la figura Nº5. Colocamos las entradas J y K en estado “1” lógico, y de acuerdo a la tabla de verdad de los FF JK colocamos el Pr a fuente y el Clear al circuito adjunto, puesto que esto permitirá iniciar en modo Borrado con salidas “0”. TABLA Nº3 TABLA DE VERDAD DEL FF JK
El esquema del contador asíncrono de módulo 16 se muestra a continuación:
Q1
2 4 1 16
J
S
Q
4 1
CLK K
R 3
Q
14
Q2
2
15
16
J
S
Q
15
1
CLK K
R 3
74LS76
Q
14
Q3
2 4
16
S
J
Q
4 1
CLK K
R
Q
3
74LS76
Q4
2
15
14
16
J
S
Q
R
Q
K
3
74LS76
15
CLK 14
74LS76
R4 10k
R1
R2
R3
R5
220
220
220
220
C2 1u
Q4
Q3
Q2
Q1
LED-GREEN
LED-GREEN
LED-GREEN
LED-GREEN
FIGURA Nº5 REPRESENTACIÓN DEL NÚMERO CERO
FIGURA Nº6 REPRESENTACIÓN DEL NÚMERO QUINCE b) CONTADOR ASÍNCRONO DE MODULO 12
Para diseñar este contador asíncrono debemos tener en cuenta (al igual que el circuito anterior) que cada salida del flip flop es la entrada del clock del siguiente FF. A excepción del primero y del último como se muestra en la figura Nº7. Colocamos las entradas J y K en estado “1” lógico, y de acuerdo a la tabla de verdad de los FF JK colocamos el Pr a fuente. (La tabla de verdad se muestra en la Tabla Nº3). Cabe mencionar que para que sea de modulo 12 se ha diseño un circuito combinacional que permite reiniciar luego de que ocurran 12 pulsos, entendiéndose por esto que se muestren las representaciones del número 0 hasta la del número 11 La idea fundamental de este circuito combinacional es que se pretende reiniciar el contador cuando se muestre el número 12. Para ello debemos saber que este número se representa de manera binaria como un 1100; lo que se hace es negar ambos ceros y multiplicar todas las cifras a través de una compuerta AND, luego se niega esta salida y a su vez se multiplica con la salida del pequeño circuito compuesto por el capacitor; precisamente esta se convierte en la nueva salida de la compuerta AND la cual ingresa al Cl del Flip Flop.
El esquema del contador asíncrono de módulo 12 se muestra a continuación:
U2:C 5
6
U2:B 7404
3
U1:A
1 2
4
6 4 5
7404
74LS21
1
U2:A 7404 2
U:1
2
4 1 16
S
J
Q
4 1
CLK K
R 3
Q
14
U:2
2
15
16
S
J
15
K
R
Q
14
U:3
2
4 1
CLK
3
74LS76
Q
16
S
J
Q
4 1
CLK K
R
Q
3
74LS76
U:4
2
15
14
16
J
S
Q
K
R
Q
3
74LS76
15
CLK 14
74LS76
R4
U4:A 2
10k
3 1
R1
R2
R3
R5
220
220
220
220
7408
Q4
Q3
Q2
Q1
C2
LED-GREEN
LED-GREEN
LED-GREEN
LED-GREEN
1u
FIGURA Nº7 REPRESENTACIÓN DEL NÚMERO CERO
FIGURA Nº8 REPRESENTACIÓN DEL NÚMERO ONCE c) CONTADOR ASÑINCRONO DE MODULO 10 Para diseñar este contador asíncrono debemos tener en cuenta (al igual que los circuitos anteriores) que cada salida del flip flop es la entrada del clock del siguiente FF. A excepción del primero y del último como se muestra en la figura Nº9. Colocamos las entradas J y K en estado “1” lógico, y de acuerdo a la tabla de verdad de los FF JK colocamos el Pr a fuente. (La tabla de verdad se muestra en la Tabla Nº3). Cabe mencionar que para que sea de modulo 10 se ha diseño un circuito combinacional que permite reiniciar luego de que ocurran 10 pulsos, entendiéndose por esto que se muestren las representaciones del número 0 hasta la del número 9. La idea fundamental de este circuito combinacional es que se pretende reiniciar el contador cuando se muestre el número 10. Para ello debemos saber que este número se representa de manera binaria como un 1010; lo que se hace es negar ambos ceros y multiplicar todas las cifras a través de una compuerta AND, luego se niega esta salida y a su vez se multiplica con la salida del pequeño circuito compuesto por el capacitor; precisamente esta se convierte en la nueva salida de la compuerta AND la cual ingresa al Cl del Flip Flop.
U2:C 5
6
7404
1 2
U2:B
U1:A 6
3
4
4 5 74LS21
7404
1
U2:A 7404 2
U:1
2
4 1 16
S
J
Q
4 1
CLK K
R 3
Q
14
U:2
2
15
16
S
J
15
K
R
Q
14
U:3
2
4 1
CLK
3
74LS76
Q
16
S
J
Q
4 1
CLK K
R
Q
3
74LS76
U:4
2
15
14
16
J
S
Q
K
R
Q
3
74LS76
15
CLK 14
74LS76
R4
U4:A
10k 2
3 1
R1
R2
R3
R5
220
220
220
220
7408
Q4
Q3
Q2
Q1
C2
LED-GREEN
LED-GREEN
LED-GREEN
LED-GREEN
1u
FIGURA Nº9 REPRESENTACIÓN DEL NÚMERO CERO
FIGURA Nº10 REPRESENTACIÓN DEL NÚMERO NUEVE d) CONTADOR ASÍNCRONO DE MODULO 6
Para diseñar este contador asíncrono debemos tener en cuenta (al igual que los circuitos anteriores) que cada salida del flip flop es la entrada del clock del siguiente FF. A excepción del primero y del último como se muestra en la figura Nº11. Además y a diferencia de los anteriores sólo necesitamos emplear 3 Flip Flops y no 4 ya que es de modulo 6. Colocamos las entradas J y K en estado “1” lógico, y de acuerdo a la tabla de verdad de los FF JK colocamos el Pr a fuente. (La tabla de verdad se muestra en la Tabla Nº3). Cabe mencionar que para que sea de modulo 6 se ha diseño un circuito combinacional que permite reiniciar luego de que ocurran 6 pulsos, entendiéndose por esto que se muestren las representaciones del número 0 hasta la del número 5. La idea fundamental de este circuito combinacional es que se pretende reiniciar el contador cuando se muestre el número 6. Para ello debemos saber que este número se representa de manera binaria como un 110; lo que se hace es negar el cero y multiplicar todas las cifras a través de una compuerta AND, luego se niega esta salida y a su vez se multiplica con la salida del pequeño circuito compuesto por el capacitor; precisamente esta se convierte en la nueva salida de la compuerta AND la cual ingresa al Cl del Flip Flop.
U2:C 5
6
U1:A 1 2
7404
12
13 7411
1
U2:A 7404 2
U:1
2
4 1 16
S
J
Q
15
1
CLK K
R 3
Q
14
74LS76
U:2
2
4
16
S
J
Q
15
1
CLK K
R 3
Q
14
U:3
2
4
16
J
S
Q
R
Q
15
CLK K
3
74LS76
14
74LS76
R4
U4:A 2
10k
3 1
R2
R3
R5
220
220
220
7408
Q3
Q2
Q1
C2
LED-GREEN
LED-GREEN
LED-GREEN
1u
FIGURA Nº11 REPRESENTACIÓN DEL NÚMERO CERO
FIGURA Nº12 REPRESENTACIÓN DEL NÚMERO CINCO
6. Diseñar un contador descendente modulo 13, utilizando FF´s tipo D.
Realizaremos la implementación de este circuito empleando flip flops tipo D. Para ello primero tenemos que tomar en cuenta algunos aspectos como la tabla de habilitación del FF tipo D y a su vez elaborar una tabla de estados. Indicaremos también que empleamos 4 FF. En primer lugar identificamos la tabla de verdad del FF tipo D: TABLA Nº4 TABLA DE VERDAD DEL FF D
A partir de esta tabla realizamos la tabla de habilitación: TABLA Nº5 TABLA DE HABILITACION DEL FF D
Qn 0 0 1 1
Q n+1 0 1 0 1
D 0 1 0 1
Una vez realizado este paso, realizaremos el circuito implementándolo acorde a la siguiente tabla de estados en la cual queda demostrado que se trata de un Contador Síncrono Descendente de Modulo 13. TABLA Nº6 TABLA DE ESTADOS DEL CONTADOR DESCENDENTE MODULO 13
EST. 12 11 10 9 8 7 6 5 4 3 2 1 0
Q4n 1 1 1 1 1 0 0 0 0 0 0 0 0
Q3n 1 0 0 0 0 1 1 1 1 0 0 0 0
Q2n 0 1 1 0 0 1 1 0 0 1 1 0 0
Qn 0 1 0 1 0 1 0 1 0 1 0 1 0
D4 1 1 1 1 0 0 0 0 0 0 0 0 1
D3 0 0 0 0 1 1 1 1 0 0 0 0 1
D2 1 1 0 0 1 1 0 0 1 1 0 0 0
D1 1 0 1 0 1 0 1 0 1 0 1 0 0
Observando esto realizamos para cada salida su respectivo mapa de Karnaugh:
D4=Q4n.Qn+Q2n+Q3n+Q4nQ3nQ2nQn
D3=Q3nQ2n+Qn+Q3nQ2nQn
D2=QnQ2n+QnQ2n(Q3n+Q4n)
D1=Qn(Q2n+Q4n+Q3n)
Luego de este análisis realizamos la respectiva implementación mostrada en la figura Nº13:
U6:B 5
U5:A 12
6
U5:B
13
4
2
5
1
6
4
7432
3 7411 7411
U4:B
U4:C 0 1
5 6
8
13
U6:C
1
U6:D
10
9
4 2
9
11 12
7432 7408
7408
U6:A
7432
7432
U1:A
4
2 3
S
D
Q
12 3
11
CLK R 1
S
D
Q
R
U2:A
4
2 3
S
D
11
R
7474
12
CLK 6
Q
3
U7:A
1
U2:B
0 1
5
Q
8
Q
3 1
7474
8
9
CLK
6
Q
U1:B
0 1
5
7474
7432
D
S
Q
R
Q
9
CLK
3 1
8
7474
U4:A U3:A
2
1
3
2
8 1
9
2 1
U4:D
7408
U3:B
4075
12
3
11
4
6
13
R4
5 7408 4075
1
10k
U9:A
2 6 4 5
R1
R2
R3
R5
220
220
220
220
74HC21
C2 1u
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
FIGURA Nº13 REPRESENTACIÓN DEL NÚMERO CERO U6:B 5
U5:A 13 12
6
U5:B
4
2
5
1
6
4
7432
3 7411 7411
U4:B
U4:C 0 1
5 6 2
8
13
U6:C
4 1
U6:D
10
9
9
11 12
7432 7408
7408
U6:A
7432
7432
U1:A
4
2 3
S
D
12 3
11
CLK R 1
S
D
R
U2:A
4
2 3
S
D
12 11
CLK R
6
Q
D
3
7474
S
Q
R
Q
9
CLK
U7:A
1
7474
U2:B
0 1
5
Q
8
Q
3 1
7474
8
9
Q
CLK
6
Q
U1:B
0 1
5
Q
3 1
7432
8
7474
U4:A U3:A
2
3
1
2
8 1
9
2 1
U4:D
7408
U3:B
4075
12
3
11
4
6
13
R4
5 7408 4075
1
10k
U9:A
2 6 4 5
R1
R2
R3
R5
220
220
220
220
74HC21
C2 1u
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
FIGURA Nº14 REPRESENTACIÓN DEL NÚMERO DOCE 7. Diseñar un contador UP/DOWN modulo 10; utilizando FF´s de tipo JK y tipo D. A) Empleando FF’s tipo D:
Realizaremos la implementación de este circuito empleando flip flops tipo D. Para ello primero tenemos que tomar en cuenta algunos aspectos como la tabla de habilitación del FF tipo D y a su vez elaborar una tabla de estados. Indicaremos también que empleamos 4 FF. En primer lugar identificamos la tabla de verdad del FF tipo D que figura paginas anteriores precisamente es la Tabla Nº4. Gracias a ello elaboramos precisamente su tabla de habilitación: TABLA Nº7 TABLA DE HABILITACION DEL FF D
Qn 0 0 1 1
Q n+1 0 1 0 1
D 0 1 0 1
Una vez realizado este paso, tomaremos en cuenta que realizaremos el proceso por dos partes: primero elaboraremos una tabla de estados para un contador UP
modulo 10 y luego el contador DOWN modulo 10 también, para finalmente unificarlos.
Realizaremos el circuito UP implementándolo acorde a la siguiente tabla de estados: TABLA Nº8 TABLA DE ESTADOS DEL CONTADOR UP MODULO 10
EST. 0 1 2 3 4 5 6 7 8 9
Q4n 0 0 0 0 0 0 0 0 1 1
Q3n 0 0 0 0 1 1 1 1 0 0
Q2n 0 0 1 1 0 0 1 1 0 0
Qn 0 1 0 1 0 1 0 1 0 1
D4 0 0 0 0 0 0 0 1 1 0
D3 0 0 0 1 1 1 1 0 0 0
D2 0 1 1 0 0 1 1 0 0 0
D1 1 0 1 0 1 0 1 0 1 0
Observando esto realizamos para cada salida su respectivo mapa de Karnaugh:
D4=QnQ4n+QnQ2nQ3n D3=QnQ3n+Q3nQ2n+QnQ2nQ3n
D1=Q4nQn
D2=QnQ2n+QnQ2nQ4n
Ahora realizaremos el circuito DOWN implementándolo acorde a la siguiente tabla de estados:
TABLA Nº9 TABLA DE ESTADOS DEL CONTADOR DOWN MODULO 10
EST. 9 8 7 6 5 4 3 2 1 0
Q4n 1 1 0 0 0 0 0 0 0 0
Q3n 0 0 1 1 1 1 0 0 0 0
Q2n 0 0 1 1 0 0 1 1 0 0
Qn 1 0 1 0 1 0 1 0 1 0
D4 1 0 0 0 0 0 0 0 0 1
D3 0 1 1 1 1 0 0 0 0 0
D2 0 1 1 0 0 1 1 0 0 0
D1 0 1 0 1 0 1 0 1 0 1
Nuevamente realizamos para cada salida su respectivo mapa de K arnaugh:
D4=QnQ4n+QnQ2nQ3nQ4n D3=Q2nQ3n+QnQ3n+QnQ4n
D2=QnQ4n+QnQ2n+QnQ2nQ3n
D1=Qn
El siguiente paso es unificar ambos circuitos. Para esta instancia se opta por tomar una señalo de control C, la cual nos permitirá elegir si deseamos obtener el Contador UP (C=1) y DOWN (C=0) los cuales serán representados por C cuando es UP y C cuando es DOWN.
Esto precisamente nos dará como resultado nuevas fórmulas:
D1=Q4nQn.C+ Qn.C D2=QnQ2n+QnQ2nQ4nC+QnQ4n+QnQ2n+QnQ2nQ3nC D3=QnQ3n+Q3nQ2n+QnQ2nQ3nC+Q2nQ3n+QnQ3n+QnQ4nC D4=QnQ4n+QnQ2nQ3nC+ QnQ4n+QnQ2nQ3nQ4nC Esto lo ponemos en manifiesto en la siguiente implementación:
U1:A
4
2 3
D
S
R
U5:A
1
12 11
D
S
R
8
3
74 74
U5:C 1
7432
Q
2 3
Q
U2:A
4
9
C LK
6
Q
U1:B
0 1
5
Q
C LK
3
D
S
Q
R
1 1
1
U5:D
12 11
Q
U2:B
0 1
5
CLK
8
74 74
7432
D
S
9
Q
CLK
6
R
8
3
7474
U 1 2 : 1 C
7432
8
Q
7474
7432
0 U4:A 1
U8:A
1 2 13
74 04
1
2
9 1 0
2 1 3 1
9 1 0
12
R4 10k
7411
2
U3:A 1 3 2
C2 1u
7408
U3:B 4 6
U5:B
5
U3:C
4 7408
6
9
5
U4:B 3 4 5
8
R1
R2
R3
R5
220
220
220
220
10 74 32
6
7408
7411
D1
D2
D3
D4
LED-YELL OW
LED-YELLOW
LED-YELLOW
LED-YELLOW
U3:D 12 11 13 7408
U6:A
U7:A
1 3 2
1 2 8
U6:B 9
4 6 5
7408
40 75 7408
U4:C 9 10 11
8
7411
U6:C 9
8
10 7408
U6:D
U10:A
U7:B
12 11 13
3 4 5
1 3 6
2 7408
7408
40 75
U9:A 1 2 13
12
7411
U10:B 4 6
5 7408
U10:C
U11:A
U7:C
9 8 10
11 12 13
1 3 10
2 7408
7408
40 75
U10:D 12 11
13 7408
U11:B 4 6
5
U11:C
U12:A
9
1
8
7408
3
10
2
U9:B 3 4 5
7408 74 32 6
7411
U11:D 12 11
13
U14:A
U12:B
1
4
3
7408 1 2
6
2
5
U13:A
7408 74 32 6
4 5 74 HC 21
FIGURA Nº15 CONTADOR EN MODO DOWN MODULO 10 REPRESENTANDO EL NUMERO CERO
FIGURA Nº18 CONTADOR EN MODO UP MODULO 10 REPRESENTANDO EL NUMERO NUEVE B) Empleando FF’s tipo D:
Realizaremos la implementación de este circuito empleando flip flops tipo JK. Para ello primero tenemos que tomar en cuenta algunos aspectos como la tabla de habilitación del FF tipo JK y a su vez elaborar una tabla de estados. Indicaremos también que empleamos 4 FF. En primer lugar identificamos la tabla de verdad del FF tipo JK que figura paginas anteriores precisamente es la Tabla Nº3. Gracias a ello elaboramos precisamente su tabla de habilitación: TABLA Nº10 TABLA DE HABILITACION DEL FF JK
Qn 0 0 1 1
Q n+1 0 1 0 1
J 0 1 X X
K X X 1 0
Una vez realizado este paso, tomaremos en cuenta que realizaremos el proceso por dos partes: primero elaboraremos una tabla de estados para un contador UP modulo 10 y luego el contador DOWN modulo 10 también, para finalmente unificarlos. Realizaremos el circuito UP implementándolo acorde a la siguiente tabla de estados: TABLA Nº11
TABLA DE ESTADOS DEL CONTADOR UP MODULO 10 CON FF’s JK
EST. 0 1 2 3 4 5 6 7 8 9
Q4 n 0 0 0 0 0 0 0 0 1 1
Q3 n 0 0 0 0 1 1 1 1 0 0
Q2 n 0 0 1 1 0 0 1 1 0 0
Qn 0 1 0 1 0 1 0 1 0 1
J4 0 0 0 0 0 0 0 1 X X
K4 X X X X X X X X 0 1
J3 0 0 0 1 X X X X 0 0
K3 X X X X 0 0 0 1 X X
J2 0 1 X X 0 1 X X 0 0
K2 X X 0 1 X X 0 1 X X
J1 1 X 1 X 1 X 1 X 1 X
K1 X 1 X 1 X 1 X 1 X 1
Observando esto realizamos para cada salida su respectivo mapa de Karnaugh; sin embargo a simple observación notamos que: J1=1 y K1=1. Las demás fórmulas son:
J4=QnQ2nQ3n J3=QnQ2n
K4=Qn
K3=QnQ2n
K2=Qn
J2=QnQ4n
Ahora realizaremos el circuito DOWN implementándolo acorde a la siguiente tabla de estados: TABLA Nº12 TABLA DE ESTADOS DEL CONTADOR DOWN MODULO 10 CON FF’s JK
EST. 9 8 7
Q4 n 1 1 0
Q3 n 0 0 1
Q2 n 0 0 1
Qn 1 0 1
J4 X X 0
K4 0 1 X
J3 0 1 X
K3 X X 0
J2 0 1 X
K2 X X 0
J1 X 1 X
K1 1 X 1
6 5 4 3 2 1 0
0 0 0 0 0 0 0
1 1 1 0 0 0 0
1 0 0 1 1 0 0
0 1 0 1 0 1 0
0 0 0 0 0 0 1
X X X X X X X
X X X 0 0 0 0
0 0 1 X X X X
X 0 1 X X 0 0
1 X X 0 1 X X
1 X 1 X 1 X 1
X 1 X 1 X 1 X
Observando esto realizamos para cada salida su respectivo mapa de Karnaugh; sin embargo a simple observación notamos que: J1=1 y K1=1. Las demás fórmulas son:
J4=QnQ2nQ3n J3=QnQ4n
K2=Qn
K4=Qn
K3=QnQ2n
J2=Qn.Q3n+Q4n
El siguiente paso es unificar ambos circuitos. Para esta instancia se opta por tomar una señalo de control C, la cual nos permitirá elegir si deseamos obtener el Contador UP (C=1) y DOWN (C=0) los cuales serán representados por C cuando es UP y C cuando es DOWN. Esto precisamente nos dará como resultado nuevas fórmulas:
J4=QnQ2nQ3nC+QnQ2nQ3nC K4=Qn⨁C J3=QnQ2nC+(QnQ4n)C K3=QnQ2nC+QnQ2nC J2=QnQ4nC+Qn.Q3n+Q4nC K2=Qn⨁C J1=1 K1=1 Esto lo ponemos en manifiesto en la siguiente implementación:
U2:B
7 9
J
6
S
K
4
10
Q
7404
6
K
9
14
Q
7476
U1:B
7
15
Q
J
6
R 3
3
U3:A 1 2
S
CLK
16
7476
U5:A 2
J
1
R 8
1
U1:A
2
11
Q
CLK
12
0
Q
S
K
4
U4:C
U4:D
4077
7432
7432
J
1 Q
R 8
U10:A
7432
U2:A
2
11
CLK
12
1 1
8
U4:B
10
S
Q
15
CLK
16 6
7476
K
4
R
Q
3
U7:B
U10:B
7432
4077
14
7476
12
13
7411
4
5
1
2
9 1 0
4 5 5
6
2 1 3 1
R4 10k
U4:A 1 3 2
U3:B
7432 3 4 5
C2
6
U3:C 9 10 11
1u
7411
R1
R2
R3
R5
220
220
220
220
8
7411
U6:A 1 2 13
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
12
7411
U7:A
U8:A
1 3
1
2
3 2 7408 7408
U9:A
1 2
6 4 5 74HC21
U9:B
9 10
8 12 13 74HC21
FIGURA Nº19 CONTADOR EN MODO DOWN MODULO 10 CON FF’s JK REPRESENTANDO EL NUMERO CERO
U2:B
7 9 6 12
0
J
S
Q
4 1
R
Q
10
7476
16
6
U5:A
S
Q
9 6
R 3
Q
14
7476
U1:B
7
15
CLK K
12
4077
S
J
Q
4 1
R
Q
8
U4:C
U4:D
7432
7432
10
7476
U2:A
2
11
CLK K
1 1
8
U10:A
7432
U3:A
J
3
U4:B
7404 2
U1:A
2
11
CLK K
8
1
16 6
S
J
Q
15
CLK K
4
R 3
U7:B
Q
14
7476
U10:B
7432
4077
1 2 13
12 4 5
7411
1 2
9 0 1
4 5
2 3 1 1
5 6
R4 10k
U4:A 1 3 2
U3:B
7432 3 4 5
U3:C 9 10
C2
6
7411
1u
R1
R2
R3
R5
220
220
220
220
8
11 7411
U6:A 1 2
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
12
13 7411
U7:A
U8:A
1 3
1
2
3 2 7408
1 2
7408
U9:A 6
4 5 74HC21 9 10
U9:B 8
12 13 74HC21
FIGURA Nº20 CONTADOR EN MODO DOWN MODULO 10 CON FF’s JK REPRESENTANDO EL NUMERO NUEVE
U2:B
7 9
J
6
S
Q
K
4
Q
10
7404
6
U3:A 1 2
Q
S
K
9
J
6
R
Q
3
3
U1:B
7
15
CLK
16
7476
U5:A 2
J
1
R 8
1
U1:A
2
11
CLK
12
1
14
K
U10:A
U4:C
U4:D
7432
4077
7432
7432
4
J
1 10
Q
U2:A
2
11
Q
R 8
1 1
8
S
CLK
12
7476
U4:B
S
15
Q
CLK
16 6
7476
K
4
R
U10:B
7432
4077
14
Q
3
U7:B
7476
12
13 4 5
7411
1 2
9 0 1
2 1
4 5
3 1
5 6
R4 10k
U4:A 1 3 2
U3:B
7432 3 4
C2
6
1u
5
U3:C
7411
9 10 11
R1
R2
R3
R5
220
220
220
220
8
7411
U6:A 1 2
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
12
13 7411
U7:A
U8:A
1 3
1
2
3 2 7408
1 2
7408
U9:A 6
4 5 74HC21 9
U9:B
10 8 12 13 74HC21
FIGURA Nº21 CONTADOR EN MODO UP MODULO 10 CON FF’s JK REPRESENTANDO EL NUMERO CERO
U2:B
7 9 6 12
1
J
S
Q
R
Q
4
J
1 10
7476
K
Q
R
Q
U1:B
7
15
9 6
3
3
U4:B
14
12
J
Q
R
Q
4
10
7476
16
6
J
S
Q
R
Q
15
CLK K
4
3
U7:B
U4:D
7432
U2:A
2
11
1
8
U4:C
4077
S
CLK K
1 1
8
7476
U10:A
7432
U3:A 1 2
S
CLK
16
6
U5:A 7404
2
U1:A
2
11
CLK K
8
1
14
7476
U10:B
7432
4077
7432
12
13
4
7411
5
1
2
9
0 1
2 1
4
3 1
5
5
6
R4
U4:A
10k
1 3 2
U3:B
7432
C2
3 4
6
5
U3:C
7411
9 10
1u
R1
R2
R3
R5
220
220
220
220
8
11 7411
U6:A
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
1 2 13
12
7411
U7:A
U8:A
1 3
1
2
3 2 7408
1 2
7408
U9:A 6
4 5 74HC21 9
U9:B
10 8 12 13 74HC21
FIGURA Nº22 CONTADOR EN MODO UP MODULO 10 CON FF’s JK REPRESENTANDO EL NUMERO NUEVE
VI. LISTADO DE MATERIALES
Circuitos Integrados IC 555, TTL : 74LS76, 74LS74, 74LS00, 74LS02, 74LS04
Prothoboard y pulsador Cables de conexión Resistencias de diversos valores (100Kohm, 120 Kohm) Diodos LED´s. Condensadores de diversos valores: 0.1 uF, 4.7uF, 10uF.
VII. IMPLEMENTACION
1. Implementar el contador asíncrono “UP” modulo 16 mostrado en
la Figura 23. Analice su funcionamiento, desarrolle la Tabla de estados y construir el diagrama de tiempo; (Sugerencia Usar IC 74LS76)
FIGURA 23 CONTADOR ASÍNCRONO “UP” MÓDULO 16 ANÁLISIS DEL FUNCIONAMIENTO:
a) En primer lugar realizamos la implementación del circuito de manera física en un prothoboard, así como en el Proteus.
R6
R7
10k
R4
10k
10k
10k
10k
D2
16
S
Q
15
K
9
R 3
Q
14
7476
12
S
J
Q
11
K
4
R 8
Q
10
16
S
J
Q
15
K
6
R
Q
14
12
J
S
Q
R
Q
11
CLK K
8
7476
U2:B
7
9
CLK
3
7476
RESISTOR
U2:A
2
1
CLK
D4
RESISTOR
U1:B
7
6
CLK
D3
RESISTOR
U1:A
2
J
10k
R3
1k
1
R9
10k
R2 D1
4
R8
10k
R1
10
7476
R5 10k
C1 1uF
FIGURA 23 IMPLEMENTACIÓN EN PROTEUS DEL CONTADOR ASÍNCRONO “UP” MÓDULO 16 (NUMERO CERO)
a) El funcionamiento del siguiente contador ASÍNCRONO es el siguiente: como lo indica su nombre es una relación temporal de sucesos la cual está compuesta en este caso por 4 flip flops del tipo JK. Lo que sucede es que en el contador los FF’s no cambian de estado exactamente al mismo tiempo, dado que no comparten el mismo impulso de reloj.
b) Observemos que la entrada del primer FF está conectado únicamente al reloj (Clock), el segundo FF está conectado a la salida del primero, el cual le brinda el impulso para su funcionamiento; ocurre que la salida de este segundo está conectada a la entrada del tercer FF y lo mismo ocurre para el último caso.
c) En nuestro ejemplo ocurre que luego del disparo del reloj se muestra la salida la cual dispara al segundo FF en el segundo flanco negativo. La activación del tercer FF ocurre en el cuarto impulso del reloj y la del último en el octavo impulso con flanco negativo.
d) Cabe indicar que las frecuencias de las salidas van siendo sucesivamente un medio de la salida del Flip Flop anterior (esto se reflejará en el diagrama de tiempos).
e) A este tipo de Flip Flop también se les denomina de rizado, debido a que a gran frecuencia la activación de alguna entrada no ocurre exactamente en el flanco negativo del impulso, sino que puede ocurrir tiempo después de este generando lo que se conoce como rizado. TABLA Nº13 TABLA DE ESTADOS DEL CONTADOR ASÍNCRONO MODULO 16 CON FF’s JK
EST. 0 1
Q4 n 0 0
Q3 n 0 0
Q2 n 0 0
Qn 0 1
2 3 4 5 6 7 8 9 10 11 12 13 14 15
0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 1 1 1 1 0 0 0 0 1 1 1 1
1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1
DIAGRAMA DE ESTADOS:
FIGURA 24 DIAGRAMA DE ESTADOS DE CONTADOR ASÍNCRONO
1. Al circuito contador asíncrono “UP” modulo 16 de la Figura 23, modificar para que pueda realizar la función de: a) Contador “UP” modulo 14
U3:D U3:A
U3:B
AND
AND AND
R6
R7
10k
R4
10k
10k
10k
10k
D2
S
9 6
CLK
16
K
R
14
Q
3
12
S
J
Q
11
4 1
K
R
Q
8
7476
10
16
S
J
RESISTOR
U2:A
2
CLK
D4
RESISTOR
U1:B
7
15
Q
D3
RESISTOR
U1:A
2
J
10k
R3
1k
1
R9
10k
R2 D1
4
R8
10k
R1
Q
7
15
9
K
J
6
CLK R
Q
3
7476
U2:B
14
S
Q
R
Q
11
CLK
12
K
8
7476
10
7476
R5 10k
U3:C 9 8 10 7400
C1 1uF
b) Contador “UP” modulo 12 U3:D U3:A
U3:B
AND
AND AND
U4 NOT
R6
R7
10k
R4
10k
10k
10k
10k
D2
1k
16
S
J
Q
15
9
R
Q
14
7476
12
S
J
Q
11
K
4
R 8
Q
10
7476
16
S
J
Q
15
R 3
Q
14
U2:B
7
9 6
CLK K
RESISTOR
U2:A
2
1
CLK
D4
RESISTOR
U1:B
7
6
3
D3
RESISTOR
U1:A
CLK K
10k
R3
D1
1
R9
10k
R2
2
4
R8
10k
R1
12
7476
J
S
Q
R
Q
11
CLK K
8
10
7476
R5 10k
U3:C 9 8 10 7400
C1 1uF
c) Contador “UP” modulo 8
U3:D U3:A
U3:B
AND
AND AND
U4
U5
NOT
NOT
R6
R7
10k
4 1
S
J
R4
10k
10k
10k
10k
D1
D2
D3
1k
RESISTOR
RESISTOR
U1:A Q
R
Q
15
9
14
12
7476
U1:B
7
6
3
10k
R3
CLK K
R9
10k
R2
2
16
R8
10k
R1
S
J
Q
4
10
16
1
K
R 8
Q
7476
S
J
Q
9
14
12
6
R 3
Q
U2:B
7
15
CLK K
RESISTOR
U2:A
2
11
CLK
D4
7476
J
S
Q
R
Q
11
CLK K
8
10
7476
R5 10k
U3:C 9 8 10 7400
C1 1uF
3.
Al circuito contador asíncrono “UP” de la Figura 1, configurar para que realice la función de divisor de frecuencia entre: a) Divisor entre 15 b) divisor entre 12 c) Divisor entre 10
4. Implementar el circuito contador síncrono, cuyo diagrama se muestra en la Figura 2, analice su funcionamiento, desarrolle su tabla de estados y graficar el diagrama de tiempos de Qn, Q2n, Q3n y Q4n . (Considere Qn: LSB Q4n: MSB) Para su implementación utilice IC 74LS76.
FIGURA 2 CIRCUITO CONTADOR SINCRONO. ANÁLISIS DEL FUNCIONAMIENTO:
a) En primer lugar realizamos la implementación del circuito de manera física en un prothoboard, así como en el Proteus.
U1:A
2 3
4
U5:A 7432
S
J
1
Q
K
9
U3:B
6
7408 Q
R 3
U1:B
7 6
15
CLK
16
14
12
S
J
4 5
K
4
S
J
1 3
10
Q
R
U2:A
2
11
Q
CLK
8
7476
1 2
K
9
S
J
6
3
8
14
Q
R
7432
U2:B
7
15
Q
CLK
16
U7:A 7476
8
11
Q
CLK
12
K
U7:C
10
Q
R
7432
7476
8
7476
6
U3:C 7408
U7:B
1 2
U3:A
9
7432
0 1
1 3 2
9 7408
0 1
4
6
U4:A
5
R4 10k
U5:B
1
7432
3 2 4070
U6:A
C2
4 5
1u
1 3 2 4077
R1
R2
R3
R5
220
220
220
220
U5:C 9 8 10
D1
D2
D3
D4
LED-YELLOW
LED-YELLOW
LED-YELLOW
LED-YELLOW
7432
U5:D 12 11 13 7432
U6:B 5
4 6 4077
U3:D 12 11 13 7408
U8:A 1 3 2 7408
U7:D 12 11 13 7432
FIGURA 23 IMPLEMENTACIÓN EN PROTEUS DEL CONTADOR SÍNCRONO b) Al simularlo observamos que se trata de un circuito contador del tipo escalador. Los valores arrojados en la secuencia son: 15, 10, 5, 13, 4, 11, 6, 1, 12, 0. c) Corroboramos esto con las siguientes figuras:
4
U5:A
1
7432
16
U1:A
2
3
1
J
S
9
U3:B
6
7408
R
14
Q
7476
12
U1:B
7
6
15
Q
CLK K
3
2
4
S
J
R
4
3
K
R 3
9 6 8
14
Q
U2:B
7
15
Q
CLK
16
U7:A 7432
7476
S
J
1 10
Q
U2:A
2
11
Q
CLK K
8
5
12
U7:C 7432
7476
J
S
Q
R
Q
11
CLK K
8
10
7476
8 6
U3:C 7408
U3:A
1
U7:B
2
9
7432
0 1
1 3 2
9 7408
6
U4:A
4
5
R4 10k
U5:B
1
7432
3
2
0 1
4070
U6:A
4
C2
5
1u
1 3 2 4077
R1
R2
R3
R5
220
220
220
220
U5:C 9 8
10 7432
D1
D2
D3
D4
LE D YE LLO W
LE D YE LLO W
LE D YE LLO W
LE D YE LLO W
U5:D 12 11 13 7432
U6:B 5
4
6 4077
U3:D 12 11 13 7408
U8:A 1
3
2 7408
U7:D 12
11
13 7432
FIGURA 23
d) A partir de ello y empleador el simulador Proteus, elaboramos la siguiente tabla de estado, tomando como ayuda también a la tabla de habilitación del FF tipo JK mencionada en páginas anteriores: TABLA Nº14 TABLA DE ESTADOS DEL CONTADOR ESCALADOR
EST. 15 10 5 13 4 11 6 1 12 0
Q4 n 1 1 0 1 0 1 0 0 1 0
Q3 n 1 0 1 1 1 0 1 0 1 0
Q2 n 1 1 0 0 0 1 1 0 0 0
Qn 1 0 1 1 0 1 0 1 0 0
J4 X X 1 X 1 X 0 1 X 1
K4 0 1 X 1 X 1 X X 1 X
J3 X 1 X X X 1 X 1 X 1
K3 1 X 0 0 1 X 1 X 1 X
J2 X X 0 0 1 X X 0 0 1
K2 0 1 X X X 0 1 X X X
J1 X 1 X X 1 X 1 X 0 1
K1 1 X 0 1 X 1 X 1 X X
e) De la tabla anterior obtenemos las fórmulas que conforman al contador síncrono escalador, estas fórmulas constituyen circuitos combinacionales que se emplean en las entradas de los FF’s JK:
J1=Q2nQ4n+Q4n⨁Q3n K1=Q3n⨁ Q2n+Q4n J2=QnQ3n+Q4n K2=QnQ3n+Q4n J3=Qn+Q2n⨁Q4n K3=Q2n+QnQ3n J4=Q3nQn+Q2n K4=Q3n+Q2n f) Finalmente analizamos este contador en un diagrama de tiempos: DIAGRAMA DE ESTADOS:
FIGURA 23 DIAGRAMA DE ESTADOS DEL CONTADOR ESCALADOR
5. Implementar un circuito contador síncrono UP/DOWN modulo 10, utilizando el diseño del informe previo del presente laboratorio. Utilice Flip Flops JK.
6. Implementar el circuito de un contador síncrono, descrito por las funciones
Lógicas de los Flip Flops; analice su funcionamiento, desarrolle su tabla de estados y su diagrama de tiempos. (Para su implementación. Sugerencia Utilice IC 74LS76). Considere Q4n : MSB Qn : LSB.
J4 = (Qn)´ + Q2n K4 = Qn +Q2n +Q3n J3 = (Qn)´ K3 = (Q4n)´ J2 = Qn (Q3n)´ + (Qn)´Q3n Q4n K2 = (Qn)´+ Q3n J1 = (Q2n)´ Q4n K1 = Q2n (Q3n)´+ (Q2n)´(Q4n)´
IX. OBSERVACIONES Y CONCLUSIONES CONCLUSIONES: ➢
Existen principalmente tres tipos de contadores: asíncronos (la salida de un FF es el clock del otro), síncronos (los FF’s poseen el mismo clock) y los escaladores (no siguen un ascendente o descendente).
➢
Gracias a las experiencias conocemos que un contador asíncrono sólo podemos utilizarlo para frecuencias bajas de hasta 100 Hz, en caos contrario se suelen emplear los síncronos. Lo que sucede es que al llegar el flanco de cambio de una salida a la respectiva entra transcurre un intervalo de tiempo que puede retardar la salida generando así lo que se conoce como RIZADO.
➢
Para saber cual es el módulo de un contador por lo general se suele usar la siguiente fórmula: 2n= ⋕de estados . Entendamos por módulo a los estados que se generan.
➢
Para los contadores asíncronos se suele emplear un circuito de Reseteo de acuerdo al número de estados que pretendamos obtener. Ahora hay que tener cuidado al realizar tal circuito combinacional; por ejemplo si pretendemos resetearlo al 5 estado no debemos hacerlo cuando la salida sea el número 4 puesto que el tiempo de propagación entre compuertas ( 10 nanosegundos) no permitirá mostrar la salida, lo que se hace es resetearlo a partir del estado siguiente (numero 5).
➢
Para diseñar contadores síncronos podemos optar por 2 maneras, empleando la ecuación característica del FF o su respectiva tabla de habilitación.
