UNIVERSIDAD NACIONAL DE INGENIERÍA ACUL!AD DE INGENIERÍA EL"C!RICA # ELEC!R$NICA DEPAR!A%EN!O ACAD"%ICO DE ELEC!R$NICA
INOR%E PREVIO DE LA&ORA!ORIO LA&ORA !ORIO N°3'
Curso:
SISTEMAS DIGITALES I
Cod. Curso:
EE-635-N
Doce Docent nte: e: "#D.
Ing. Ing. AUREL URELIO IO MO MORA RALE LES S ILL ILLAN ANUE UE A!
Gru$o N%:
&
ÍNDICE Integr'ntes: +&,&,C/
LI(ET) CASTRO )UAM*N LUIGI RA0MUNDO C)A1UILA
+&,&,352D/ DAID ALC4N COR(O +&,&&,6G/ Informe Pr Previ evio de de La Laboratorio N° N°3
1
Comentarios de inicio…………………………………….….…...3
Resumen teórico……………………………………………………4
Procedimiento………….………………………………………….14
Bibliogra!a…………………………………………………………
". C#$EN%"RI#& DE INICI#
Informe Pr Previ evio de de La Laboratorio N° N°3
(
Este n7or8e $resent' e9 cueston'ro $reo ' 9' e;$erenc' < 9's s8u9'cones o=tend's en co8$ut'dor' de9 9'=or'toro N%3 de9 curso Sste8's Dgt'9es I de 9' IEE-UNI! $'r' 9uego er>c'r < contr'st'r9os con 9os d'tos e;$er8ent'9es ?ue resu9ten de 9' e;$erenc' ' re'9@'rse.
C'=e dest'c'r ?ue 9's s8u9'cones de 9os crcutos ' ut9@'rse en este e;$er8ento se re'9@'ron con e9 so7t're "roteus . B., "ort'=9e! e9 cu'9 $osee un' gr'n ddctc' ?ue nos '
B. RE&'$EN %E(RIC# A continuación listamos los fundamentos teóricos de los dispositivos a utilizarse para la presente experiencia (las referencias bibliográficas se citan al final del presente informe)
Decodiicadores binarios Un decodificador es un circuito lógico cuya función es indicar la presencia de cierto código en sus líneas de entrada con un nivel predeterminado a la salida. El procedimiento consiste en interpretar el código de n líneas de entrada con el fin de activar un máximo de 2 n líneas a la salida. i el código de entrada tiene combinaciones no usadas o de no Informe Previo de Laboratorio N°3
3
importa! la salida tendrá menos de 2 n salidas. "a característica predominante en los decodificadores es un mayor n#mero de salidas con respecto al n#mero de entradas. El diagrama de blo$ues se muestra en la figura
Diagrama de blo)ues de un Decodiicador n * +.
%ecodificador de & a ' líneas (& bits)
El %ecodificador de & a ' líneas tiene & líneas de entrada y ' líneas de salida. En la tabla ...! las entradas del decodificador son I0 e I1 y representan un entero de 0 a 3 en código decimal. G es la entrada de *abilitación y determina la activación del circuito de acuerdo a su valor lógico (+ 1+ circuito activo! +0 + circuito no activo). eg#n el valor binario presente en las & entradas se activa una de las ' salidas al valor lógico 1. ,or e-emplo! con el valor 1 en I 0 y el valor 0 en I 1 se activará la salida Y 1.
,
I1
I-
3
+
1
-
/
/
Informe Previo de Laboratorio N°3
)
%abla de /erdad del Decodiicador de + bits e muestra el circuito lógico del decodificador &x'.
Diagrama lógico del decodiicador + * 4 con entrada de 0abilitación %ecodificador de a 0 líneas ( bits)
El decodificador de a 0 líneas activa una sola de las 0 líneas de salida de acuerdo con el código binario presente en las líneas de entrada. "as salidas son mutuamente exclusivas ya $ue solamente una de las salidas es igual a en cual$uier momento.
Informe Previo de Laboratorio N°3
*
Diagrama lógico de
.
un Decodiicador 3 *
Decodiicadores BCD a 2 segmentos El decodificador de BCD a siete segmentos es un circuito combinacional $ue permite un código BCD en sus entradas y en sus salidas activa un display de 1 segmentos para indicar un dígito decimal. El display de siete segmentos El display está formado por un con-unto de 1 leds conectados en un punto com#n en su salida. 2uando la salida es com#n en los ánodos! el display es llamado de ánodo com#n y por el contrario! sí la salida es com#n en los cátodos! llamamos al display de cátodo com#n. En la siguiente figura! se muestran ambos tipos de dispositivos. En el display de cátodo com#n! una se3al alta encenderá el segmento excitado por la se3al. "a alimentación de cierta combinación de leds! dará una imagen visual de un dígito de a 4.
Disla de 5nodo com6n c5todo com6n
Decodiicador de BCD a &iete &egmentos Informe Previo de Laboratorio N°3
+
El decodificador re$uiere de una entrada en código decimal binario BCD y siete salidas conectadas a cada segmento del display . "a figura representa en un diagrama de blo$ues el decodificador de BCD a 1 segmentos con un display de cátodo com#n.
Diagrama de blo)ues de un decodiicador BCD a siete segmentos uponiendo $ue el visualizador es un display de cátodo com#n! se obtiene una tabla cuyas entradas en código BCD corresponden a A, B, C y D y unas salidas correspondientes a los leds $ue se encenderían en cada caso para indicar el dígito decimal. "os valores binarios 1010 a 1111 en BCD nunca se presentan! entonces las salidas se tratan como condiciones de no importa.
Registros de 3 estados El principio básico de un registro de estados es la presencia de tres estados para la salida del dispositivo (0 ! 1 y alta impedancia) seg5n el valor de una entrada de control predeterminada. El dispositivo más básico es el registro (+ buffer +) de tres estados. Este registro posee una entrada de *abilitación (+ entrada lateral al registro+) para determinar su comportamiento como amplificador! inversor ordinario o dispositivo de alta impedancia. "a figura muestra el símbolo lógico del registro. En los casos y se *abilita con estado activo alto y en los casos & y ' se *abilita con estado activo ba-o. En estado de activación la salida se comporta como amplificador o inversor. 2uando la entrada de *abililtación se niega! la salida va a un estado de alta impedancia ( Z ).
Registros de tres estados
Informe Previo de Laboratorio N°3
,
Estos dispositivos permiten $ue varias fuentes puedan compartir una misma línea de comunicación! siempre y cuando una sola fuente utilice la línea a la vez. Un circuito de este tipo se muestra en la siguiente figura. El circuito se configura con un decodificador para seleccionar una de oc*o líneas de salida. ,or e-emplo! la selección *abilita la salida Y 1 en estado ba-o! activando el registro & y coloca la información de entrada del registro en la línea de comunicación.
Circuito lógico ara una l!nea de comunicación "os registros de tres estados pasan más rápidamente al estado Z . ,or el contrario! el tiempo de transición para salir del estado Z es muc*o más demorado. El tiempo muerto en la línea de comunicación debe ser lo bastante largo para tomar en cuenta las diferencias del peor caso entre los tiempos de activación y desactivación de los dispositivos al igual $ue las asimetrías en las se3ales de control de los tres estados.
Codiicadores Un codificador tiene 2 n o menos líneas de entrada y n líneas de salida. ,or e-emplo! en una de las entradas se puede ingresar un dígito decimal u octal y generarse un código de salida en BCD o binario. "a función de los codificadores es inversa a la de los decodificadores. "os codificadores se utilizan tambi6n para codificar símbolos diferentes y caracteres alfab6ticos.
Codiicador Binario El codificador binario tiene 2 n entradas y n salidas. ólo! una sola de las entradas puede estar activada. "a salida suministra el valor binario correspondiente a la entrada activada. Este tipo de decodificador opera en forma contraria a los decodificadores de & a '! a 0! estudiados antes.
Informe Previo de Laboratorio N°3
-
Codificador de 8 a 3. El codificador 0 a tiene 0 entradas (I 0 a I !! una para cada uno de los oc*o dígitos y salidas $ue conforman el n#mero binario e$uivalente (A0 a A2 !" "a siguiente figura muestra el diagrama de blo$ues del decodificador.
Codiicador de a 3
Circuito lógico del decodiicador a 3.
Codiicador sin rioridad "os circuitos codificadores pueden ser dise3ados con prioridad o sin ella. En los codificadores sin prioridad con entradas activas altas! la activación de más de una entrada simultáneamente con valor 1! genera un código erróneo en la salida! de acuerdo al n#mero de entradas excitadas con el respectivo valor. "a solución de este conveniente se logra empleando codificadores de prioridad.
Codiicador de rioridad "os codificadores de prioridad seleccionan la entrada de mayor prioridad cuando se presentan varias entradas activas simultáneamente.
Informe Previo de Laboratorio N°3
.
$ultile*ores Demultile*ores Multiplexores (MUX) Un multiplexor es un circuito combinacional $ue selecciona una de n líneas de entrada y transmite su información binaria a la salida. "a selección de la entrada es controlada por un con-unto de líneas de selección. "a relación de líneas de entrada y líneas de selección está dada por la expresión 2 n! donde n corresponde al n#mero de líneas de selección y 2 n al n#mero de líneas de entrada. Multiplexor de 2 entradas El multiplexor se caracteriza por tener dos líneas de entrada! una línea de selección y una de salida. En el multiplexor! las entradas son I 0 e I 1 y la selección viene dada por el valor de la entrada #. El valor de la salida 7 depende de los valores lógicos ingresados en los cuadros de texto para las variables I 0! I 1 y #. ,or e-emplo! sí I 0$ ! I 1$1 y #$0 ! 0 entonces Y$I 0$ . "a tabla de verdad se muestra en la tabla 0
&
8
8
%abla de /erdad de un multile*or de dos entradas El circuito lógico se muestra en la siguiente figura
$ultile*or + a 1
Informe Previo de Laboratorio N°3
1/
Multiplexor de 4 entradas El multiplexor de ' entradas es un multiplexor de ' líneas a . "as entradas son I 0! I 1! I 2 e I 3 y la selección viene dada por las entradas #0 y #1. El valor de la salida Y depende de los valores lógicos presentes en las entradas de datos y la selección.
$ultile*or 4 a 1 El problema consiste en definir un con-unto de expresiones para construir el circuito lógico. "a ecuación en cada fila! se obtiene a partir del dato de entrada y la entrada de selección de datos9 "a salida es Y$ I 0! sí #1$0 y #0 $0 . Entonces Y $ I 0 %#1&%#0 &" "a salida es Y$ I 1! sí #1$0 y #0 $1. Entonces Y $ I 1%#1&%#0 . "a salida es Y$ I 2! sí #1$1 y #0 $0 . Entonces Y $ I 2 %#1%#0 &" "a salida es Y$ I 3! sí #1$1 y #0 $1" Entonces Y $ I 3%#1%#0 " umando lógicamente las ecuaciones anteriores9 Y $ I 0% #1&%#0 & ' I 1%#1&%#0 ' I 2% #1%#0 & ' I 3%#1%#0 En consecuencia! el circuito asociado se implementa en la figura
Circuito 7ógico de un multile*or 4 a 1 Informe Previo de Laboratorio N°3
11
Demultile*ores 8Distribuidores de datos9 Un demultiplexor es un circuito combinacional $ue recibe información en una sola línea y la transmite a una de 2 n líneas posibles de salida. "a selección de una línea de salida especifica se controla por medio de los valores de los bits de n líneas de selección. "a operación es contraria al multiplexor. "a siguiente figura muestra el diagrama de blo$ues del demultiplexor.
Diagrama de Blo)ues del Demultile*or. En la siguiente figura se muestra un demultiplexor de a ' líneas. "as líneas de selección de datos activan una compuerta cada vez y los datos de la entrada pueden pasar por la compuerta *asta la salida de datos determinada. "a entrada de datos se encuentra en com#n a todas las AD.
Circuito 7ógico de un Demultile*or de 1 a 4 l!neas. El decodificador de la siguiente figura funciona como un demultiplexor si la línea ) se toma como línea de entrada de datos y las líneas I 0 e I 1 como líneas de selección. :bserve $ue la variable de entrada E tiene un camino a todas las salidas! pero la información de entrada se dirige solamente a una de las líneas de salida de acuerdo al valor binario de las dos líneas de selección 8 e 8. ,or e-emplo si la selección de las líneas I 0 I1 $ 10 la salida Y 2 tendrá el mismo valor $ue la entrada ) ! mientras $ue las otras salidas se mantienen en nivel ba-o.
Informe Previo de Laboratorio N°3
1(
Circuito 7ógico de un Decodiicador:Demultile*or. En consecuencia! como las operaciones decodificador y demultiplexor se obtienen del mismo circuito! un decodificador con una entrada de activación se denomina de*odifi*ador+deultiple-or. siendo la entrada de activación la $ue *ace al circuito un demultiplexor.
Informe Previo de Laboratorio N°3
13
C. PR#CEDI$IEN%# 1.; Dise
2uando se suman dos dígitos decimales representados en el código la respuesta $ue se obtiene puede no estar en el código ;2%! por lo $ue *abría $ue efectuar una corrección.
"a corrección consiste en sumar el n#mero < () a los cuatro bits menos significativos del resultado de la suma si se dan las siguientes condiciones9 = =
si *ubo un acarreo en la suma (e-emplo &) o si no *ubo acarreo y el resultado fue > 4 () (e-emplo )
En cual$uiera de las situaciones anteriores! el dígito decimal de mayor orden ? .
El primer sumador de la iz$uierda suma los dos dígitos decimales colocados en los codificadores. i la salida de acarreo de este sumador ? y el resultado de esta suma no es mayor $ue 4! no se efect#a ninguna corrección! pues el segundo sumador le suma al resultado obtenido por el primer sumador. i se da la condición de $ue 2: (del primer sumador) ? o (,>@) ? ! entonces se suma el n#mero < () en el segundo sumador.
Informe Previo de Laboratorio N°3
1)
+.; Dise
tica decimal? con dos /ariables de selección @1 @+ dos d!gitos BCD? " B. 7a unidad debe tener cuatro oeraciones aritm>ticas )ue deenden de los /alores de las /ariables de selección de manera )ue /erii)ue la siguiente tabla. @1
@+
Aunción de salida
-
A complemento a 4 de ;
-
A;
1
A complemento a de ;
1
A
Informe Previo de Laboratorio N°3
1*
Babla de verdad del circuito complementador a 49 A
1 1
;
2
%
C
/
7
D
3.; Dise
Informe Previo de Laboratorio N°3
1+
N 1 + 3 4 2 F 111 1+ 13 14 1
"3
"+
b) ;2% &'& a ;2% natural
"1
"-
B3
B+
B1
B-
/ / / / / /
/ / / / / /
/ / / / / /
/ / / / / /
Informe Previo de Laboratorio N°3
1,
N 1 + 3 4 2 F 111 1+ 13 14 1
"3
"+
"1
"-
C3
C+
C1
C-
/ / / / / /
/ / / / / /
/ / / / / /
/ / / / / /
4.; Dise
Informe Previo de Laboratorio N°3
1-
BA;"A %E HA":GE %E A"8%A %E" %E2:%EG 1''1
1 + 3 4 2 F 111 1+ 13 14 1
"
B
C
D
a
b
c
d
e
1
1
1
1
1
1
1
1
1
1
g 1 1 1 1
Informe Previo de Laboratorio N°3
1.
" 1 1 1 1 1 1 1 1
B
C
D G
D EM EM 1 + E&M EM 3 E'M 4 EK E
1
1
1
D. BIB7I#,R"AÍ"
•
istemas %igitales! Gonald Bocci
•
istemas %igitales! "uis Gomero oytendía! Editorial Eduni.
•
%ise3o digital! Io*n CaJerly era edición. 2aps. ! ' y K
Gecursos en la Leb9
Informe Previo de Laboratorio N°3
(/
•
•
*ttp9NNLLL.u*u.esNraul.-imenezN%88BA"O8NdigOvii.pdf
2urso de Electrónica %igital 8! Universidad Pacional de 2olombia9 *ttp9NNLLL.virtual.unal.edu.coNcursosNingenieriaN&'11NdocsOcursoNconten ido.*tml
Informe Previo de Laboratorio N°3
(1
