UNIVERSIDAD DE CONCEPCIÓN FACULTAD DE INGENIERÍA DEPARTAMENTO DE INGENIERÍA ELÉCTRICA
Laboratorio Nº7 Enzo Novoa Luciano Radrigán.
J orge rg e Salga Salgad do Sagr Sagre edo Mi lto lton Marín Marí n Segue Seguell
Concepción, Noviembre de 2016
Marco Teórico ........................................................................................................................ 3 Objetivos.............................................. .................................................................................................... ................................................................................. ........................... 10 Actividades a Realizar ..................................................... ......................................................................................................... ...................................................... 11 Actividad 1 ....................................................................................................................... 11 Desarrollo ..................................................................................................................... 11 Actividad 2 ....................................................................................................................... 18 Desarrollo ..................................................................................................................... 18 CUESTIONARIO PREVIO ................................................................................................. .............................................................. ................................... 22 Pregunta 1 .............................................................................................. ........................... 22 Pregunta 2 .............................................................................................. ........................... 22 Pregunta 3 .............................................................................................. ........................... 23 Pregunta 4 .............................................................................................. ........................... 23 Tabla de Materiales e Instrumentos .................................................. ...................................................................................... .................................... 24 Pauta de Evaluación.............................................................................................................. 24 Anexos ................................................. ....................................................................................................... ................................................................................. ........................... 25 Datasheet .......................................................................................................................... 25 74LS08D ............................................... ..................................................................................................... ........................................................................ .................. 25 74LS283 ....................................................................................................................... 26 74LS86D ............................................... ..................................................................................................... ........................................................................ .................. 26 7404N ........................................................................................................................... 27
2
Los circuitos de conmutación que pueden ejecutar las funciones lógicas se construyen básicamente con las siguientes siete puertas lógicas elementales: AND, OR, NOT, NAND, NOR, EXOR, EXNOR. Una puerta lógica se define como un circuito lógico básico de varias entradas y cuya salida puede asumir uno de dos niveles (H o L), que corresponde a una función estricta y repetible de las combinaciones de los niveles lógicos aplicados a sus entradas. Para un usuario de puertas lógicas sólo importa su comportamiento de salida en función de los ceros y unos aplicados a sus entradas, pero no los detalles de su funcionamiento circuital interno, sabiendo que por diseño de las puertas, cada señal de entrada válida debe producir salidas válidas a pesar del posible ruido introducido a través de los cables de alimentación y el ruido propio de los circuitos. Además de las funciones lógicas que realizan las puertas, es necesario conocer las características electrónicas de cada una de ellas e llas para aplicarlas eficientemente al diseño.
Entre estas características se contemplan las especificaciones de las puertas, dadas en los manuales de los fabricantes, donde se indican las condiciones bajo las cuales las puertas generan su salida y reconocen en sus entradas las señales lógicas, como son los rangos de tensiones en sus entradas, el voltaje de polarización de las puertas, las temperaturas de trabajo, las cantidades de cargas que se pueden aplicar a las salidas, etc.
3
Las puertas lógicas elementales son:
1.
AND
Una puerta AND genera una salida de nivel H sólo cuando todas sus entradas han asumido un valor lógico H. El símbolo y la tabla de verdad de una puerta AND se muestran a continuación: A
B
A AND B
0
0
0
0
1
0
1
0
0
1
1
1
La función AND vale 1 sólo cuando todas las variables de entrada son 1 (si y sólo si) y es igual a cero cuando uno o más variables de entrada son 0. 2.
OR
La puerta lógica OR implementa la función lógica unión, el símbolo y la tabla de verdad de una puerta AND se muestran a continuación: A
B
A OR B
0
0
0
0
1
1
1
0
1
1
1
1
La función OR vale 0 sólo cuando todas las variables de entrada son 0 (si y sólo si) y es igual a uno cuando uno o más variables de entrada son 1.
4
3.
NOT
La puerta lógica inversora permite complementar o invertir e l nivel lógico de la señal de entrada. El símbolo y la función de una puerta NOT se muestran a co ntinuación:
4.
A
NOT A
0
1
1
0
NAND
La puerta NAND se obtiene negando la salida de una puerta AND, el símbolo y la tabla de ver dad de una puerta AND se muestran a continuación:
A
B
A NAND B
0
0
1
0
1
1
1
0
1
1
1
0
La función NAND vale 0 sólo cuando todas las variables de entrada son 1 y es igual a uno cuando uno o más variables de entrada son cero.
5
5.
NOR
La puerta NOR es simplemente una puerta OR negada, el símbolo y la tabla de ve rdad de una puerta NOR se muestran a continuación: A
B
A NOR B
0
0
1
0
1
0
1
0
0
1
1
0
La función NOR vale 1 sólo cuando todas las variables de entrada son 0 y es igual a cero cuando uno o más variables de entrada son 1.
Debido a las funciones que realizan y por la frecuencia de su ocurrencia, se definen dos bloques lógicos adicionales: XOR (OR exclusivo) y el XNOR (OR exclusivo negado o AND exclusivo).
6.
XOR
La puerta XOR establece cuando ambas variables de entrada difieren, indicando la desigualdad de los datos de entrada, el símbolo y la tabla de verdad de una puerta XOR se muestran a continuación: A
B
A XOR B
0
0
0
0
1
1
1
0
1
1
1
0
La función XOR tiene salida 1 solamente cuando una o la otra entrada (variable) asume el valor 1, pero no ambas (o todas) simultáneamente.
6
7.
XNOR
La puerta XNOR es corresponde al XOR negado y realiza la función coincidencia, el símbolo y la tabla de verdad de una puerta XNOR se muestran a continuación:
A
B
A XNOR B
0
0
1
0
1
0
1
0
0
1
1
1
La función XNOR tiene salida 0 solamente cuando una o la otra entrada e ntrada (variable) asume el valor 1, pero no ambas (o todas) simultáneamente.
Suma binaria
Dos números binarios se suman siguiendo las reglas básicas de sumar; es decir se debe considerar la suma de ambos dígitos y además el digito de "reserva"; a esto se le llama acarreo o carry. Así por ejemplo:
0 + 0 = 0; La suma es cero, sin carry .
1 + 0 = 1; La suma es uno, sin sin carry .
0 + 1 = 1; La suma es uno, sin sin carry .
1 + 1 = 10; La suma es cero, y el carry es es uno.
Para el caso de la suma suma de tres números de 1 bit, bit, se puede también deducir la la siguiente tabla verdad:
7
A
B
C
CARRY
SUMA
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
Para realizar la suma de 2 números de más de un digito se debe partir sumando los bits menos significativos, es decir, se debe generar la suma y el carry . Luego se sigue con la suma de los siguientes bits menos significativos incluyendo también el carry generado generado en el cálculo anterior y así sucesivamente hasta llegar al digito más significativo.
Resta binaria
A continuación se presenta la tabla verdad de una resta de dos números ( X, Y), de un dígito cada uno, con préstamo de la columna anterior (bin). Se muestra la diferencia y el préstamo a la columna siguiente (bout).
8
La Resta puede puede tener préstamos (borrows):
Borrow in : préstamo que proviene del dígito de menor ponderación (i-1) Borrow out: préstamo generado para e l dígito de mayor ponderación (i+1)
b
b
x
y
0
0
0
0
0
0
0
1
1
1
0
1
0
1
1
0
1
1
1
0
1
0
0
0
1
1
0
1
0
0
1
1
0
0
0
in
out
x-y
Tabla verdad de la resta X-Y
1
1
1
1
1
9
Diseñar un circuito lógico combinacional que permita seleccionar entre dos números binarios de dos bits cada uno, utilizando compuertas lógicas básicas TTL.
Diseñar un circuito lógico combinacional que permita comparar dos números binarios A y B de dos bits cada uno, utilizando compuertas lógicas básicas TTL. TTL.
10
En el diseño del circuito selector debe proporcionar un diagrama en bloques del circuito selector, su tabla verdad y el diagrama electrónico final, así como la simulación. Considerar en el diseño una etapa de de visualización a partir de LEDs, para mostrar los dos números seleccionables, así como también una etapa de visualización en un despliegue de 7 segmentos, que muestre el número que ha sido se leccionado.
Desarrollo
Consideremos una función lógica que recibe dos números binarios de dos bits y una señal de control, la salida de esta función va a ser uno de los dos números binarios según lo indique la señal de control, la tabla de verdad de esta e sta función es la siguiente:
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
1
0
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
1
0
0
1
0
1
0
1
0
0
1
1
0
0
1
0
0
1
1
1
0
1
0
1
0
0
0
1
0
0
1
0
0
1
1
0
11
0
1
0
1
0
1
0
0
1
0
1
1
1
0
0
1
1
0
0
1
1
0
1
1
0
1
1
1
0
1
1
1
0
1
1
0
1
1
1
1
1
1
1
0
0
0
0
0
0
1
0
0
0
1
0
1
1
0
0
1
0
1
0
1
0
0
1
1
1
1
1
0
1
0
0
0
0
1
0
1
0
1
0
1
1
0
1
1
0
1
0
1
0
1
1
1
1
1
1
1
0
0
0
0
0
1
1
0
0
1
0
1
1
1
0
1
0
1
0
1
1
0
1
1
1
1
1
1
1
0
0
0
0
1
1
1
0
1
0
1
1
1
1
1
0
1
0
1
1
1
1
1
1
1
Tabla 1: Tabla de verdad
12
La expresión de está definida por los miniterminos 8,9,10,11,12,13,14,15,18,19,22,23,26,27,30 y 31 al hacer el mapa de karnaugh de cinco variables se obtiene lo siguiente
La expresión de Z1 está definida por los miniterminos 4,5,6,7,12,13,14,15,17,19,21,23,25,27,29,31, al hacer el mapa de karnaugh kar naugh correspondiente se obtiene lo siguiente:
Del mapa se deduce que = ` + .
13
Una vez que tenemos las expresiones algebraicas podemos implementar el circuito con 7 compuertas, cuatro AND de dos entradas, dos compuertas OR de dos entradas y un NOT.
Figura 1: Selector de dos bits
Para implementar la etapa de visualización en la entrada utilizaremos leds de color rojo y un voltaje
1.65[], = 17[], con de entrada de 5[V], además del datasheet obtuvimos que = 1.65[ estos datos podemos calcular la resistencia necesaria para cada led.
=
− 5 − 1.67 = = 197[Ω] 0.017
14
Al incluir la etapa de visualización en la entrada y las fuentes de entradas con los switch correspondientes se obtiene lo siguiente:
Figura 2: Circuito con etapa de visualización en la entrada
15
Para implementar la etapa de visualización en la salida utilizaremos un decodificador BCD a 7 segmentos, este CI acepta 4 bits de entrada, como nosotros utilizaremos solo 2 conectaremos los pines sobrantes a tierra luego conectaremos las salidas del CI a un visualizador de 7 se gmentos para obtener el número correspondiente en su representación decimal, el circuito que se obtiene al realizar este procedimiento es el siguiente:
Figura 4: Circuito con visualización en la entrada y salida
16
Para implementar el circuito en el laboratorio se usarán las compuertas TTL,7432,7438 y 7408. A continuación, se presenta un diagrama del circuito con las c ompuertas a utilizar.
Figura 5: Circuito final a implementar
17
Diseñar un circuito combinacional comparador, considerando como entradas los números binarios A y B de dos bits cada uno, con el menor número de compuertas lógicas posibles. El circuito resultante debe tener tres salidas: M (A menor que B), I (A igual que B) e Y (A mayor que B), B ), las que indicarán las condiciones de entrada. Las compuertas lógicas especificadas en su circuito deben utilizar tecnología TTL. Utilizar LEDs para la visualización de los números a ser comparados; el resultado obtenido en la comparación del circuito combinacional, debe ser desplegado en un LED de 7 segmentos.
Consideramos que tenemos un comparador de 2 números de 2 bits, es decir, comparamos 2 números los cuales pueden tomar valores del 0 al 3, y la comparación tiene 3 posibles resultados, M (A menor que B), I (A igual que que B) e Y (A mayor que B). Esta situación la caracterizamos en una tabla de verdad, y obtenemos los siguientes valores.
A 0
B0
A1
B1
< (M)
= (I)
> (Y)
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1
0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1
0 1 1 1 0 0 1 1 0 0 0 1 0 0 0 0
1 0 0 0 0 1 0 0 0 0 1 0 0 0 0 1
0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0
Tabla 2. Tabla de verdad
18
De la tabla 2, podemos obtener los siguientes mapas de karnaugh
00 01 11 10
00 0 1 1 1
01 0 0 1 1
11 0 0 1 0
10 0 0 1 0
00 01 11 10
00 1 0 0 0
01 0 1 0 0
11 0 0 1 0
10 0 0 0 1
00 01 11 10
00 0 0 0 0
01 1 0 0 0
11 1 1 0 1
10 1 1 0 0
Y así obtenemos las siguientes funciones
= ′2 ′2 + 2 ′ 2 + ′ = ∙ + ∙ ∙ + ∙ ∙ = ∙ ∙ ∙ + ∙ ∙ ∙ + ∙ ∙ ∙ + ∙ ∙ ∙
19
Si realizamos el circuito con compuertas Nand y Nor , obtenemos
Figura 6, Circuito con compuertas Nand y Nor
20
Podemos ver que el diseño del circuito se complica, por lo que usamos los C.I 7404 7408 y 7402, así obtenemos:
VCC 5V A1
A0
B0 B1
Tecla = A
Key = K
Key = W
Key = V
U4A 7404N
U2A 7404N
U1 U3A 7404N
1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y
U5A 7404N
74LS08D
OR 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y
S1
74LS32D AND2
R12
1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y
74LS08D
220Ω
U8
3 5 4 8
1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y
R1
U6
~LT ~RBI ~BI/RBO GND
VCC OA OB OC OD OE OF OG
16 13 12 11 10 9 15 14
R3 510Ω
510Ω 510Ω
U15
LED1
510Ω
A B C D E F G
R4 R9
510Ω
R5 R6
510Ω
CA
1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y
A B C D
74LS47D
220Ω
74LS32D
12
U11 7 1 2 6
R7
R8 510Ω
74LS08D
U7 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y
R2 220Ω
74LS08D
LED2
U9 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y
74LS08D
U10 1A VCC 1B 4B 1Y 4A 2A 4Y 2B 3B 2Y 3A GND 3Y
74LS08D
Figura 7, Circuito con CI
21
¿Cuáles son las principales características de las tecnologías TTL y CMOS?
TTL (Transistor to transistor logic) -
Utiliza transistores Bipolares multiemisores.
-
Su tensión de alimentación se halla comprendida entre los 4.75 y 5.25 [V]
-
Todos los chips de esta serie comienzan con 74.
-
Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,0V y 0, 8V para el estado L (bajo) y los 2,2V y Vcc para par a el estado H (alto).
-
Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circ uitos adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas).
Cmos -
Utiliza transistores PMOS y NMOS.
-
Menor consumo de potencia.
-
Tecnología más utilizada en la fabricación de circuitos integrados.
-
Utiliza voltajes de alimentación entre 4 a 15 [V].
Pregunta 2
¿Por qué deben incluirse resistencias limitadoras al conectar un LED a la salida de una compuerta lógica con capacidad de DRIVER?
Las resistencias limitadoras evitan que pase una corriente mayor a la permitida a través del Led (20 mA para el de color rojo).
22
Pregunta 3
¿Por qué es necesario utilizar un transistor BJT o un DRIVER en lugar de conectar directamente la carga a la salida de la compuerta lógica? Es necesario conectar un driver en la salida de la compuerta lógica, en vez de conectar directamente la carga a la salida ya que la capacidad de corriente con la que puede operar la compuerta no es muy alta, por lo que actúa en e ste caso como un elemento de control de un componente de mayor potencia como un transistor o un driver.
Pregunta 4
¿Qué otro tipo de circuito integrado podría utilizar, en reemplazo de compuertas lógicas, para realizar los dos diseños pedidos? Para el primer diseño conviene utilizar dos multiplexores de 2 a 1 conectados en paralelo, en el segundo diseño se puede utilizar un bloque comparador.
23
Materiales
Multímetros digitales Cl74LS283 74LS08D 74LS86D 74LS32D 74LS27D 74LS11D 7404N 7451N 7486N 7408N
Protoboards Herramientas, conectores, alambres, etc. Elementos electrónicos. (resistencias, condensadores, bobinas)
Ítem Presentación Desarrollo Desarroll o
Materiales y equipos Cálculos
Asunto Orden y Limpieza Índice Paginado Ortografía y Redacción Realización de Actividades Circuitos Tablas de Medición Grafica de Resultados Tabla de materiales y Equipos Investigación Investigació n y Datasheet Ecuación de Diseño Expresión de Resultados Total Nota Final
P. Máximo P. Obtenido 5 2 3 10 10 5 5 5 5 7 3 60 70
24
25
26
27
