II/2018
SISTEMAS DIGITALES I ETN- 601 GUÍA DE EJERCICIOS
Práctica de Sistemas Digitales I 1
CONTENIDO
PRACTICA # 1 LÓGICA DE PROPOSICIONES , SISTEMAS 1 DE NUMERACIÓN Y CÓDIGOS PRACTICA # 2 SIMPLIFICACIÓN DE FUNCIONES 1 LÓGICAS PRACTICA # 3 MÓDULOS FUNCIONALES DE LÓGICA 28 1 COMBINACIONAL PRACTICA # 4 CIRCUITOS ARITMÉTICOS 1
PRACTICA # 5 LÓGICA SECUENCIAL
PRACTICA # 6 APLICACIONES DE SISTEMAS 1 SECUENCIALES PRACTICA # 7 CONTADORES 1
PRACTICA # 8 REGISTROS Y MEMORIAS 1
PRACTICA # 9 PLD’s Y CONVERSORES D/A Y A/D
1
2
4
UNIVERSIDAD MAYOR DE SAN ANDRES FACULTAD DE INGENIERIA INGENIERIA ELECTRONICA GUIA DE EJERCICIOS
LA PAZ
– BOLIVIA 2018
1
Practica #
1
LÓGICA DE PROPOSICIONES, SISTEMAS DE NUMERACIÓN Y CÓDIGOS. 1. OBJETIVOS DE LA PRÁCTICA A REALIZAR
Definir los conceptos básicos de los sistemas digitales
Representar proposiciones u oraciones lógicas.
Reconocer las ventajas y desventajas de los sistemas de numeración.
Convertir un número de un sistema de numeración a su equivalente en otros sistemas.
Realizar la tabla de verdad de las 16 funciones básicas de 2 variables.
Hallar las expresiones canónicas algebraicas y numéricas de suma de productos y productos de suma
2. EJERCICIOS DE LA PRÁTICA 1. Definir los siguientes términos: a) Que es una proposición, b) Que es una variable lógica, c) Que es una tabla de verdad, d) Que es una función lógica, e) Que es un Maxtérmino, f) Que es un Mintérmino, g) Que es una función de la primera forma canónica, h) Que es una función de la segunda forma canoníca, i) Que es el principio de dualidad. 2. Sistemas y códigos de numeración a) Convertir al sistema binario y hexadecimal los números 1386 10, 19.32010, 1288, 17608, 2048.258 2
b) Convertir al sistema octal y decimal los números 1001111 2, 1001011,101 2, 7B6E16, A5F16 c) Obtener el equivalente en BCD exceso de tres del decimal 4086 d) Hasta que numero se puede contar utilizando: 8bits, 14 bits, 16 bits, 32 bits. e) Cuantos bits se necesitan para contar hasta el: 1024, 2048,5112, 8848 f) Convertir el número de 1001 1010 0011 perteneciente al código BCD exceso de tres a: El código BCD natural El código BCD Aiken El sistema Decimal El sistema binario natural
3. Demostrar por algebra de Boole los 2 postulados fundamentales, para 4 variables. 4. Definir los siguientes términos: a) Que es una proposición, b) Que es una variable lógica, c) Que es una tabla de verdad, d) Que es una función lógica, e) Que es un Maxtérmino, f) Que es un Mintérmino, g) Función de la primera forma canónica, h) El teorema fundamental de los sistemas lógicos para la segunda forma canónica (tres variables), demuestre el teorema sin aplicar las reglas de D’ Morgan . 5. Realice la tabla de verdad de las 16 funciones básicas de 2 variables, indique cada una de sus denominaciones, justifique utilizando procedimientos algebraicos las siguientes funciones: NAND, OR-EX, Implicación. 6. Hallar las expresiones canónicas algebraicas y numéricas de suma de productos y productos de suma de las funciones: a) F ( A, B, C ) A B A B B C b) c) d) e)
F (a, b, c) abc bc ac F (w, x, y, z ) yz w x y w x z x z F (w, x, y, z ) ( w y)( y z )(w x y )( x y) F (w, x, y, z ) 1
f) F ( A, B, C , D) ( B C )( A B C )( A B )(C D ) 7. Dada las funciones binarias f de cuatro variables representada mediante la expresión canónica de suma de productos. f (a, b, c, d ) (1,2,3,5,7,9,13) 4
f (a, b, c, d ) (0,2,4,7,9,12) 4
f (a, b, c, d ) (0,5,6,8,10,14,15) 4
a) Obtener la expresión canónica de productos de sumas b) Obtener las dos expresiones canónicas algebraicas de estas funciones c) Representar la tabla de verdad de estas funciones
3
8. Canonizar las siguientes funciones y llevar a la forma canónica opuesta mediante García. a) F BC AC A BC ABC b) F B(C AC ( B C )) A B C c) F A BCD ABC D A B CD ABC D ABCD d) F ( A B C D)( A B C D)( B C )( A C D )( A B C D ) 9. Mediante las técnicas de álgebra de Boole, minimizar las siguientes expresiones y dibujar los circuitos originales y los minimizados. a) F AB C D A B C BC b) F A( BC D ) B ( D C ) BCD ABD c) F C D B D B C D BCD d) F W X Y Z WX Y Z WXY Z WX Y Z W XYZ WXYZ 10. Verificar las siguientes igualdades, mediante el algebra de Boole y tablas de verdad a) A BC A B D C D A(C D)( B D ) b) A B BC ( A B)(C B) c) BC B C A C A B
11. Para las siguientes ecuaciones booleanas a) f a b abc c a Funcional Algorítmico ó de Comportamiento b) f ab b c abc a bc c Flujo de datos con WHEN ELSE c) f (a c )d ab(c d ) bc d Flujo de datos con ecuaciones lógicas d) f bc(b c) (b c )c c Estructural o lógico Realizar: La tabla de verdad, La función simplificada aplicando el algebra de Boole. El circuito lógico simplificado. La tabla de verdad de la función simplificada. Describir las partes del código en lenguaje de descripción de hardware VHDL describiendo el tipo de instrucciones utilizados y en base a este realizar el código para las funciones y simulaciones en ISE y QUARTUS II 12. Escriba el CUPL correspondiente y simular los ejercicios 7 y 8 en WINCUPL,
también simular en PROTEUS u otro software similar.
4
Practica #
2
SIMPLIFICACIÓN DE FUNCIONES LÓGICAS. 1. OBJETIVOS DE LA PRÁCTICA A REALIZAR
Comprender en que principios se basa los siguientes métodos de simplificación de funciones Método de Algebra de Boole Método de mapas de karnaugh Método de las variables Biformes Método de Quine Mc-Cluskey Método de NOR-Exclusivo Método CAD
Aplicar los diferentes métodos de simplificación de funciones lógicas. Representar y simplificar funciones utilizando mapas de Karnaugh Simplificar por el método de Multifunciones de Quine-Mckluskey, OR-EX y Variables Biformes Implementar los circuitos simplificados empleando puertas NAND y NOR
1
2. EJERCICIOS DE LA PR TICA 1. En que principios se basa los siguientes métodos de síntesis de circuitos. (si existe algún teorema que lo sustente, enuncie y demuestre) a) b) c) d) e)
Método de Algebra de Boole Método de mapas de karnaugh Método de las variables Biformes Método de Quine Mc-Cluskey Método de NOR-Exclusivo
2. Un faro de calle se enciende cuando su señal de excitación está en nivel bajo. Esta señal está controlada por un circuito de cuatro entradas: x1-> orden de encender la luz x2->orden de inhibir la luz; x3->orden de emergencia; x4->aviso del estado de la luz en la calle: "1" si es de día, "0" si es de noche. La luz se debe iluminar cuando haya orden de encenderla, el estado de la luz exterior sea el apropiado y no haya inhibición, excepto si hay emergencia, en cuyo caso la luz se enciende independientemente de las otras señales. De una tabla de verdad del circuito que controla la luz diseñándolo con los elementos que estime oportunos. a) Determinar las variables y funciones booleanas simplificadas que resuelven el problema, realizando la tabla de verdad. b) Encuentre la función simplificada en suma de productos c) Encuentre la función simplificada en productos de sumas d) Dibuje el diagrama lógico. e) Realizar el código para la función y simular en ISE y QUARTUS II 3. Una caja de seguridad digital dispone de 5 cerrojos (V,W,X,Y,Z) los cuales deben ser desbloqueados para abrirla caja. Los cerrojos se desbloquean presionando los pulsadores (A,B,C,D,E): A desbloquea los cerrojos V, X; B desbloquea V, Y; C desbloquea W, Y; D desbloquea X, Z; E desbloquea V, Z. Se pide diseñar el circuito combinacional que represente la caja de seguridad, escribiendo previamente la tabla de verdad donde la caja de seguridad abierta este representada por una salida en nivel alto y su circuito lógico usando: a) Sólo puertas NOR para cada la función. b) Sólo puertas NAND para cada la función. 4. Representar y simplificar las siguientes funciones utilizando mapas de Karnaugh. a) () ∑() b) () ∑() () c) () ∏() () d) ̅ ̅ ̅
2
5. Un sistema sencillo para hacer votación secreta es utilizar un circuito combinacional cuyas entradas estén controladas por interruptores que puedan accionar los miembros del jurado. Cada miembro votará con un SÍ o un NO (no hay abstenciones). El sistema que queremos realizar es el siguiente. Hay dos tribunales: A y B. El tribunal A tiene 4 miembros (a,b,c,d) y el tribunal B tres (e,f,g). El veredicto deberá ser: El del tribunal A en el caso de que no se produzca empate. Si se produce empate en el tribunal A, el veredicto será el del tribunal B . Diseñe el circuito según el diagrama de bloques de la figura:
Represente el circuito con operadores NOR y verifique explicando detalladamente el funcionamiento del mismo tal que realice la tarea lógica propuesta. Realizar el código para la función y simular en ISE y QUARTUS II 6. Diseñe un sistema combinacional que permita dividir un numero BCD de un digito (x,y,z,w) entre 2 y que muestre el resultado con decimales ( ). Considere los números no pertenecientes al BCD natural como phibooleanos. Simplificar por el método de Multifunciones de Quine-Mckluskey. Realizar el código para la función y simular en ISE y QUARTUS II 7. Diseñe una red de conmutación que tenga cinco variables de entrada y una salida. Cuatro de las variables de entrada representan dígitos BCD diferentes al natural y el otro es una línea de control. Si la línea de control esta en nivel bajo, la salida debe ser 1 solo si el digito BCD es mayor o igual que 7. Si la línea de control esta en nivel alto ka salida debe ser 1 solo si el digito BDC es menor o igual a 4. Se pide diseñar el circuito de control según el orden siguiente: 1. Obtener la tabla de verdad. 2. Expresar las funciones en forma de minterminos y simplificarlas por método de variables biformes. 3. Implementar el circuito operadores NAND. 4. Implementar el circuito operadores NOR. 8. Resuelva la siguiente función por el método OR-EX represente el circuito resultante y verifique su funcionamiento:
() 3
9. Se tiene un sistema de comunicación digital, done los datos son transmitidos en código Aiken, se requiere detectar y corregir los errores de cada dato en el instante preciso de la recepción, dibuje el circuito resultante y explique su funcionamiento. 10. Pepito va a ir a una fiesta esta noche, pero no solo. Tiene cuatro nombres en su teléfono: Paola, Gabriela, Carmen y Maria. Puede invitar a más de una chica, pero no a las cuatro. Para no romper corazones, ha establecido las siguientes normas: -Si invita a Gabriela, debe invitar también a Carmen. -Si invita a Paola y a Carmen, deberá también invitar a Gabriela o a Maria. -Si invita a Carmen o a Maria, o no invita a Paola, deberá invitar también a Gabriela. Antes de llamarlas por teléfono, quiere utilizar un circuito que le indique cuándo una elección no es correcta. Ayúdele a diseñar el circuito óptimo en dos niveles con operadores NAND utilizando el método de Quine-McCluskey, represente el circuito. Realizar el código para la función y simular en ISE y QUARTUS II
4
Practica #
3
MÓDULOS FUNCIONALES DE LÓGICA COMBINACIONAL.
1. OBJETIVOS DE LA PRÁCTICA A REALIZAR
Analizar y utilizar multiplexores y demultiplexores en varios tipos de aplicación Analizar las ventajas y desventajas de utilizar el método de MSI comparado con los anteriores métodos ya estudiados Analizar los circuitos con multiplexores e implementarlos con compuertas NAND.
Comprender el funcionamiento de los decodificadores y codificadores.
Realizar el diseño de circuitos comparadores
1
2. EJERCICIOS DE LA PR TICA 1. Diseñar un circuito lógico para el control de la dirección del motor de una ascensor (arriba, abajo, paro) de un edificio de 8 plantas (0 al 7).
F0…F7 son sensores de presencia del ascensor en una planta (final de carrera). B0…B7 son botones de llamada al ascensor de desde rellano.
Debera haber un visualizador de 7 segmentos donde se indica la posición (planta) donde se encuentra el ascensor y otro del piso de llamada.
a) Sintetice utilizando bloques de circuitos digitales combinacionales. b) Escriba el código VHDL y su respectivo vector de prueba 2. Analizar el circuito de la figura, obtener la tabla de verdad de F, teniendo en cuenta que A es el MSB de las variables de selección del multiplexor, e implementar el código en VHDL.
3. Realizar un transcodificador BCD Aiken al código 84-2-1 mediante multiplexadores de 4 entradas y dos variables de selección las cuales sean las de menor peso posicional del código origen (método MSI) 4. Diseñar un circuito combinacional cuya entrada sea un número menor o igual que 15 y
cuya salida sea la parte entera de su raíz cuadrada debidamente codificada. Dicho circuito debe tener también una línea de salida que indique si el número introducido era o no cuadrado perfecto. a) Materializar la función empleando únicamente puertas NAND (de dos entradas). b) Materializar la función mediante un multiplexor de 8 entradas de datos, una salida y 3 señales de selección. c) Materializar la función mediante un decodificador de 4 a 16 y puertas lógicas. 2
5. Se quiere implementar un sistema con dos luces de alarma (diodos LED) y tres sensores (entradas digitales). Llamaremos A y B a las luces de alarma, y s2, s1 y s0 a los sensores digitales. El sistema deberá funcionar de la siguiente manera: La alarma A se dispara si se recibe señal del sensor s2 exclusivamente. La alarma B se dispara si se recibe señal del sensor s0 exclusivamente. Las dos alarmas se disparan si se recibe señal de al menos dos sensores cualesquiera. a) Realizar la tabla de verdad del sistema de alarma. b) Realizar una implementación con puertas NAND. c) Realizar una implementación con multiplexores. d) Escriba el código VHDL y su respectivo vector de prueba
6. Diseñe un convertidor de código decimal a BCD (8421) utilizando decodificadores
multiplexores de 4 a 1. 7. Realizar un comparador de números en el código exceso de tres con signo 8. Realice un multiplexor de 2 entradas de datos de dos bits de ancho, en función de multiplexores de 2 entradas de datos de un bit de ancho. 9. Diseñar un circuito de registro de corrimiento en cilindro con multiplexores de 4 a 1. 10. Realizar un transcodificador de código ex3 a Gray utilizando el método MSI, utilizando decodificadores. Realizar el código para la función y simular en ISE y QUARTUS II. 11. Una rotonda tiene cuatro calles de entrada y cuatro de salida. La calle A aporta de media 5 coches por minuto, la B 15 c/m, la C 25 c/m y la D 30 c/m. Cuatro sensores, uno por calle, nos indican por qué calle están circulando coches. Las calles de salida son SA, SB, SC y SD y pueden recoger 5, 10, 20 y 40 coches por minuto respectivamente. Teniendo en cuenta que como máximo sólo puede haber coches en dos calles de entrada simultáneamente, activar los semáforos de las calles de salida para que salgan tantos coches como entran. - Variables de entrada: cuatro bits: cuatro calles de entrada, A, B, C y D. - Variables de salida: cuatro bits: cuatro semáforos, SA, SB, SC y SD. Sintetiza el circuito lógico con módulos combinacionales. 12. Realizar un decodificador de 4 entradas y 16 salidas a partir de dos decodificadores de
2 entradas y 4 salidas.
3
Practica #
4
CIRCUITOS ARITMÉTICOS.
1. OBJETIVOS DE LA PR CTICA A REALIZAR
Sintetizar funciones lógicas utilizando sumadores.
Poder comprender las operaciones aritméticas que se pueden realizan con los sumadores.
Diseñar sumadores que realicen la operación de suma y resta con un código BCD ya definido.
Diseñar un pequeño ALU con funciones ya definidas y conocer a la unidad aritmética lógica de 4 bits de selección 74LS181
1
2. EJERCICIOS DE LA PRÁTICA 1. Sintetizar solo con sumadores las siguientes funciones
∑() ̅) ∏( ̅̅̅̅ 2. Realizar las siguientes operaciones, A+B, A-B, -A+B, -A-B, para los números codificados en binario natural, mediante el complemento a 1 y el complemento a 2 y Realizar el código para las funciones y simular en ISE y QUARTUS II
a. A=18, B=28 b. A=-85, B=20 3. Realizar las siguientes operaciones, A+B, A-B, -A+B, -A-B, para los números codificados en BCD - 8421, mediante el complemento a 9 y el complemento a 10
a. A=14, B=-15 b. A=10, B= -74 4. Diseñar un circuito que realice la suma del número A de cuatro bits ( a 3a 2a 1a 0) con el mayor de los dos números B ( b 3b 2b 1b 0) y C ( c 3c 2c 1c 0). Los tres números están codificados en el sistema binario natural. Si los números B y C son iguales, el resultado ha de ser igual al número A. utilizar sumadores binarios y comparadores y las puertas lógicas que se consideren necesarias. Realizar el código para la función y simular en ISE y QUARTUS II 5. Diseñe un sumador de dos dígitos con signo utilizando complemento a 9 para números BCD Ex 3 (no utilizar transcodificador). Dibuje el circuito resultante y realice una prueba de funcionamiento 6. Se dispone de dos sumadores totales de 4 bis cada uno, con estos circuitos diseñe un circuito combinacional que permita obtener el código Aiken a partir del BCD natural, dibuje el circuito resultante y verifique la tarea lógica que realiza. 7. Diseñe un circuito capaz de dividir dos números BCD y entregar el resultado en BCD. 8. Diseñe una ALU que realice las siguientes funciones
F1= A+B (aritmético) F2=complemento 10 (B) F3= A+1 F4=A-B (aritmetico) 2
F5=A-1 F6=A OR B F7=A NOR B F8=A XOR B Utilice los circuitos integrados que crea conveniente
3
Practica #
5
LÓGICA SECUENCIAL
1. OBJETIVOS DE LA PR CTICA A REALIZAR
Tener nociones básicas de sistemas secuenciales. Demostrar que el flip-flop secuenciales.
SR con compuertas NAND y NOR son circuitos
Encontrar el flip-flop D y T, a partir del FF RS y JK Definir Retardo de propagación, Tiempo de establecimiento, Tiempo de mantenimiento
Obtener la tabla de verdad de un sistema secuencial
Obtener los diagramas de tiempos de un Sistema Secuencial.
1
2. EJERCICIOS DE LA PRÁTICA
1. Definir los siguientes conceptos a. b. c. d. e. f. g. h. i.
Circuito Secuencial Autómata de Mealy Autómata de Moore Circuito Secuencial Síncrono Circuito Secuencial Asíncrono Sistema Secuencial de realimentación Directa Sistema Secuencial de realimentación con células secuenciales básicas Estado Estable Estado Inestable
2. Las entradas A, B, C y las transiciones de reloj dados en la figura, dibujar la salida Q, tomando en cuenta que el flip flop es de flaco ascendente, asumir el valor inicial de la salida es 0.
2
3. Deducir la evolución (diagrama de tiempos) de la señal S, y las señales D0, D1, Q0 y Q1 del circuito que se muestra a continuación:
4. Analice el comportamiento de los circuitos secuenciales mostrados en las figuras, identifique el tipo, sus características y realice su diagrama de tiempos respectivamente para dicho propósito debe utilizar una secuencia de 0´s y 1´s.
A)
B)
5. Encontrar el flip-flop T y JK, a partir del FF-D 3
6. Dado el circuito secuencial síncrono de la figura:
a) Trace el diagrama de tiempos para x=000101011 y Q=0. b) Determine el diagrama de estados. c) Determine la tabla de estados. 7. En base a un diagrama de tiempos defina y explique: -
Retardo de propagación en los ajustes iniciales de un FF y en la salida del mismo. Tiempo de establecimiento Tiempo de mantenimiento
8. Dado el circuito secuencial de la figura:
Comprueba si corresponde a alguno de los biestables que se han estudiado. 9. Considere los tres circuitos de la figura, definidos por compuertas XOR, OR, AND. En cada caso discuta si el circuito presenta o no el mismo comportamiento que el Latch SR visto en clases (hecho con compuertas NOR), es decir, si puede usarlo para SET, RESET y HOLD (mantener).
4
10.
Realice las tablas de excitación previa de todos los flip-flop conocidos
5
Practica #
6 APLICACIONES DE SISTEMAS SECUENCIALES.
1. OBJETIVOS DE LA PRÁCTICA A REALIZAR
Estudiar el método de simplificación de los sistemas secuenciales
Diseñar sistemas secuenciales síncronos y ver sus aplicaciones
Diseñar sistemas secuenciales asíncronos y ver sus aplicaciones
Observar diferentes aplicaciones de los sistemas secuenciales
1
2. EJERCICIOS DE LA PR TICA 1. Diseñar un sistema secuencial síncrono con dos entradas X1, X2 y una salida F. La salida F tomara el estado 1 lógico cuando los cuatro últimos ciclos de reloj, las entradas hayan sido 11, 01, 01, 11; caso contrario la salida F toma el estado 0 lógico. Para la síntesis utilice FF-JK, represente el circuito y verifique su funcionamiento realizar el sistema en Autómata de Mealy y realizar como autómata de Moore. Realizar el código VHDL para la función y simular en ISE y QUARTUS II. 2. Diseñar un sistema secuencial síncrono con una entrada Xy una salida Z, tal que: Por la entrada X lleguen en serie caracteres codificados en binario natural de cuatro bits, el primer bit en llegar es el menos significativo. La salida Z debe permanecer en 0 mientras no hayan llegado los cuatro bits en el código 441-2. La salida debe tomar el estado 1 si los cuatro bits recibidos no corresponden al código mencionado. Para el diseño utilice flip flops de flanco descendente, el FF debe tener entradas asíncronas para su inicialización, represente el circuito resultante y verifique su funcionamiento. 3. Se desea diseñar un circuito secuencial asíncrono para reconocer los pulsos que llegan por una entrada x. El circuito tiene una salida F (normalmente en el valor 0 lógico) y una entrada de control C. Ha de funcionar como sigue. Cuando C=1, la salida ha de tomar el valor 1 lógico cuando aparezca un pulso por X y ha de permanecer en dicho valor hasta que C=0. Diseñe el circuito como autómata de reacción directa, dibuje el circuito resultante y explique su funcionamiento. 4. Diseñar un verificador de paridad en serie de caracteres binarios de 4 bits iniciando a partir de la restauración, el circuito recibe caracteres de 4 bits en serie, en una sola línea de entrada X. En el momento del cuarto bit, la salida debe ser 1, solo si el número total de unos en el carácter es par. En todos los demás casos, la salida debe ser 0. Después de recibir el cuarto bit, el circuito debe volver a la restauración para la recepción del siguiente carácter. Sintetice el circuito utilizando FF-D, represente el circuito y verifique su funcionamiento. Realice el código VHDL para el sistema secuencial síncrono. 5. Un circuito secuencial tiene una entrada X y una salida Z Por X se transmiten pulsos positivos de 1, 2 ó 3 ciclos de duración . Desde un pulso al siguiente X permanece a un mínimo de 10 ciclos. La salida Z se pondrá a 1 tras terminar el pulso de entrada y permanecerá en 1 durante 3 ciclos si el pulso de X duró un ciclo, durante 2 ciclos si X duró 2 y durante 1 ciclo si X duró 3. En otros casos Z es cero. Realizar el código para la función y simular en ISE y QUARTUS II. 6. Diseñar un sistema secuencial, cuya salida Z este en 1 lógico cuando se detecte en su entrada la siguiente secuencia x:0-1-1-0 y 1-0-1-0, realizar el sistema como autómata de Mealy 7. Una vía férrea con tráfico en ambos sentidos se cruza con una carretera en la cual se coloca una barrera gobernada por la salida z de un autómata asíncrono (ver figura). A 500 m. del punto de cruce se colocan dos detectores x 1 y x 2, respectivamente. A 2
partir de un estado inicial en el que z =0, la salida deberá pasar al estado 1 cuando se acerque un tren en cualquier sentido al rebasar su máquina los 500 m. del cruce y deberá volver al estado 0 cuando el último vagón se aleje más de dicha distancia independientemente de la longitud del tren. Diseñar dicho autómata asíncrono suponiendo que los trenes no van a cambiar la dirección de su marcha y que no puede haber más de uno en el cruce al mismo tiempo. Sintetice el circuito con FFJK y demuestre su funcionamiento con un diagrama de tiempos adecuado
8. Diseñar un circuito secuencial de conmutación que de una salida 1, cuando exista un cuarto 1 consecutivo en la entrada o un segundo 0 consecutivo en la misma entrada. Para todos los demás casos la salida debe ser nula, para su implementación utilice FF-JK. Realice el código VHDL e impleméntelo en ISE y Quartus II. 9. Un sistema de correa transportadora se tienen dos sensores de presencia separados por una distancia L que permite seleccionar barras dicha longitud o menores a ella, en caso contrario debe ser rechazada la barra, para lo cual se tiene los sensores de presencia X1 y X2 que accionan un autómata secuencial que activa un motor y esto abre una trampilla para rechazar la barra defectuosa, terminada la cual se desactiva el motor y el sistema quedara preparado para realizar una nueva detección. La distancia que separa a dos barras sometidas a verificación es tal que nunca podrá entrar una en la zona de detección, mientras se está comprobando la anterior. Realizar el sistema con FF-JK en Mealy y Moore. Realizar el código VHDL e implementarlo en ISE y Quartus II. 10. Diseñar un sistema secuencial asíncrono con dos entradas de información X1, X2 y una salida F tal que: a. A partir del estado inicial en el que X1=0, X2=0 y F=0. La salida F debe tomar el estado 1 lógico si se aplican dos impulsos sucesivos a la entrada X1 sin que se aplique nada a la entrada X2. b. La salida F volverá a 0 lógico cuando X2 pase al estado 1 lógico. c. Ambas entradas X1 y X2 no deben encontrarse en estado 1 lógico simultáneamente d. ambas entradas no deben cambiar simultáneamente. 3
Sintetice utilizando métodos combinacionales [reacción directa].
4
Practica #
7 CONTADORES.
1. OBJETIVOS DE LA PRÁCTICA A REALIZAR
Diferenciar entre los contadores Asíncronos y Síncronos. Analizar el diseño de los circuitos contadores. Utilizar un contador ascendente y descendente para generar secuencias binarias repetidas.
Determinar el módulo de un contador.
Diseñar secuencias de contadores ya determinadas.
1
2. EJERCICIOS DE LA PRÁCTICA 1. Diseñe un contador de 3 bits con la siguiente secuencia de salida: 000, 100, 111, 110, 010, 011, 000 usando flip-flops S-R. Muestre el circuito combinacional e indique qué pasa si el valor inicial del contador es 001. 2. se dispone de contadores módulo 16 con dos señales de selección X0 y X1 que controlan su funcionamiento:
Tomando como base este tipo de contadores, realice los diseños siguientes: a) Un contador mod-7 que cuente de 0 a 6. b) Un contador mod-7 que cuente de 9 a 15. c) Un contador mod-7 que cuente de 4 a 10. d) Un contador que cuente de 2 a34. 3. Diseñar un circuito con una entrada, E, tal que si E=0 a la salida del mismo obtendremos la secuencia 0, 2, 4, 0, 2, 4, 0,…, pero si E=1 la secuencia de salida será 1, 3, 5, 1, 3, 5, 1,…. Si E cambia, la salida habrá de comenzar la nueva secuencia por el primer valor indicado (0 o 1). Una segunda entrada S=1 hace que la salida permanezca siempre en el mismo valor indicado independientemente del valor de E, mientras que si S=0 el circuito funciona como se ha descrito anteriormente, continuando la secuencia en la que se encontraba, o cambiando la secuencia. 4. Diseñar un sistema secuencial síncrono que realice la siguiente acción, la 1º, 3º, 5º, etc. vez que se pulse A, la luz debe “parpadear” cada 100ms. La 2º, 4º, 6º, etc. vez que se pulse A, la luz debe permanecer apagada. Se dispone de un reloj de 10Hz. a) Realizar el diagrama de entradas y salidas, y en el caso de dividir el sistema en subsistemas, realizar diagramas de interconexión. 5. Diseñar un divisor de frecuencia con un contador síncrono. 6. Diseñe un divisor de frecuencia por 5, 12, 9 con un contador asíncrono. 7. Diseñar un contador que tenga una señal de control tal que: a. Cuando la señal de control este en 1 lógico, el contador cuente de manera ascendente en código BCD ex3. b. Cuando la señal de control este en 0 lógico el contador cuente de manera descendente en código BCD 441-2.
2
8. Realizar un contador síncrono para el código BCD-631-1 ascendente y descendente 9. Diseñar un contador binario módulo 4 con dos entradas síncronas S1 y S0, salida de acarreo y una entrada asíncrona de Reset. Implementarlo utilizando biestables tipo T. Las señales S1 y S0 indican el modo de funcionamiento del contador según la siguiente tabla:
Para su implementación utilice FLIP-FLOPS, la cuenta debe ser visualizada en un DISPLAY de 7 segmentos. Dibuje el circuito resultante y explique cómo funciona. 10. Diseñar un contador asíncrono que cuente en binario de 0 a 11 (modulo 12) utilizando, exclusivamente, fip-flops JK con entradas asíncronas activas a nivel bajo y puertas NAND. El circuito debe disponer de una señal de reset asíncrona activa a nivel bajo. Realice el programa correspondiente para implementarlo en una FPGA. 11. Se dispone de tres lámparas y tres pulsadores que deben operar de la manera que se indica a continuación: - Si se pulsa el pulsador P1 las lámparas deben realizar en forma permanente la siguiente secuencia (Secuencia S1): L1, L2, L3,. . . - Para el caso de pulsar P2 la secuencia a realizar (Secuencia S2) será: L2, L1, L3,… - El pulsador P3 larga la secuencia (Secuencia S3): L1, L3,. . . Cada lámpara debe estar encendida a su turno 1 segundo (exactamente). Se permite que entre el pulsado y el encendido de la primera lámpara transcurra menos de un segundo. Si se está llevando a cabo una secuencia y se acciona otro pulsador, al finalizar la secuencia en curso (y no antes) deberá comenzar la nueva secuencia, para luego retomar la original, y así sucesivamente. Por ejemplo:
Si estándose cumpliendo una secuencia compuesta (como la del ejemplo) se acciona un tercer pulsador, deberá agregarse la secuencia correspondiente a él al finalizar la secuencia en curso (la simple), para establecer una secuencia compuesta por las tres secuencias simples. Por ejemplo:
Cuando un pulsador se acciona por segunda vez las lámparas deben quedar apagadas al finalizar la secuencia simple en curso. Se dispone de una señal de reloj de período 1 seg. 3
Practica #
8 REGISTROS Y MEMORIAS.
1. OBJETIVOS DE LA PR CTICA A REALIZAR
Explicar cómo funciona los registros de desplazamiento con: entrada y salida serie, entrada serie y salida paralelo, entrada paralelo y salida serie, entrada y salida paralelo.
Describir el circuito de un registro de desplazamiento universal de 4 bits
Describir el circuito de un registro de desplazamiento bidireccional con entrada y salida serial
Definir las características básicas de las memorias.
Explicar la estructura básica de una memoria.
Aplicar las memorias en un sistema digital.
1
2. EJERCICIOS DE LA PR TICA 1.
2. 3. 4.
Dibuje la arquitectura de una memoria RAM de 8 x 4 (8 posiciones por 4 bits) con sus respectivos elementos de control, en base a dicha arquitectura explique detalladamente un proceso de escritura y uno de lectura de una información binaria en base a un diagrama de tiempos. Dibujar el circuito de un registro de desplazamiento universal de 4 bits, detallar su funcionamiento. Explique la estructura básica de una memoria EEPROM, a partir de aquello, deduzca los pasos de escritura y lectura de esa memoria. Detallar y los siguientes conceptos -
Memoria Memoria Memoria Memoria Memoria Memoria
RAM ROM DRAM UVPROM ERAM FLASH
5.
Dibujar el circuito de un registro de desplazamiento bidireccional con entrada y salida serial, y detallar su funcionamiento.
6.
Dibujar el circuito de un registro con entrada paralela y salida serial, usando las compuertas asíncronas del FF, y detallar su funcionamiento.
7.
Dibujar y explicar en forma concreta el funcionamiento de una celda de memoria
8.
Se dispone de seis registros de carga en paralelo de 8 bits cada uno, en base a estos registros se desea diseñar una memoria RAM y su circuito de control tal que permita que la primera información escrita sea la primera en leer (FIFO)
9.
Se dispone de seis registros de carga en paralelo de 8 bits cada uno, en base a estos registros se desea diseñar una memoria RAM y su circuito de control tal que permita que la última información escrita sea la primera en leer (LIFO)
10. Diseñar
un verificador de paridad impar en serie para caracteres binarios de 4 bits. Dicho verificador a partir de la restauración recibe en una línea de entrada X del circuito secuencial información binaria, en el momento del cuarto bit la salida debe tomar el valor de 1 lógico si el número de unos en la información binaria es impar de unos, caso contrario la salida toma el valor 0 lógico; después de recibir el cuarto bit el sistema debe ser restaurada para el siguiente paquete. Para su implementación utilice registros de desplazamiento u otros operadores lógicos, dibuje el circuito resultante y explique cómo funciona.
11.
Diseñar un circuito que permita buscar el numero menor de una memoria RAM 8*8 pregrabada, explicar detalladamente el funcionamiento. 2
Practica #
9 PLD’s y CONVERSORES D/A– A/D
1. OBJETIVOS DE LA PR CTICA A REALIZAR
Describir la arquitectura básica de los PLD’s. Dibujar las macroceldas OLMC y explique su funcionamiento
Definir las diferencias entre los distintos dispositivos lógicos programables :PAL, GAL, PLA.
Escribir sencillos programas para implementar lógica combinacional en un PLD.
Escribir sencillos programas para implementar lógica secuencial en un PLD.
Describir los conversores A/D y D/A.
1
