Matriz lógica genérica G e n e r i c a r r ay ay l o g i c
Lattice GAL 16V8 y 20V8. Una innovación del PAL fue la matriz lógica genérica (Generic array logic) o GAL. Ambas fueron desarrolladas por Lattice Lattice Semiconductor en 1985. Este dispositivo tiene las mismas propiedades lógicas que el PAL, pero puede ser borrado y reprogramado. La GAL es muy útil en la fase de prototipado de un diseño, cuando un fallo en la lógica puede ser corregido por reprogramación. Las GALs se programan y reprograman utilizando un programador OPAL, o utilizando la técnica de programación circuital en chips secundarios. Un dispositivo similar llamado PEEL (programmable electrically electrical ly erasable logic o lógica programable eléctricamente borrable) fue introducido por la International CMOS Funcionamiento del GAL Una GAL permite implementar cualquier expresión en suma de productos con un número de variables definidas. El proceso de programación consiste en activar o desactivar cada celda E2CMOS con el objetivo de aplicar la combinación adecuada de variables a cada compuerta AND y obtener la suma de productos. Las celdas E2CMOS activadas conectan las variables deseadas o sus complementos con las apropiadas entradas de las puertas AND. Las celdas E2CMOS están desactivadas cuando una variable o su complemento no se utiliza en un determinado producto. La salida final de la puerta OR es una suma de productos. Cada fila está conectada a la entrada de una puerta AND, y cada columna a una variable de entrada o a su complemento. Mediante la programación se activa o desactiva cada celda E2CMOS, y se puede aplicar cualquier combinación de variables de entrada, o sus complementos, a una puerta AND para generar cualquier operación producto que se desee. Una celda activada conecta de forma efectiva su correspondiente fila y columna, y una celda desactivada desconecta la fila y la columna. celdas se pueden borrar y reprogramar eléctricamente. Una celda E2CMOS típica puede mantener el estado en que se ha programado durante 20 años o más. Las macroceldas lógicas de salida (OLMCs) están formadas por circuitos lógicos que se pueden programar
como lógica combinacional o como lógica secuencial. Las OLMCs proporcionan mucha más flexibilidad que la lógica de salida fija de una PAL.
Referencia
Número de Pines
tPD
ICC (mA)
Características
GAL16V8A
20
10, 15, 25
55, 115
E 2CMOS PLD Genérica
GAL18V10
20
15, 20
115
E 2CMOS PLD Universal
GAL22V8A
24
10, 15, 25
55, 115
E 2CMOS PLD Genérica
GAL22RA10 24
15, 20
115
E 2CMOS PLD Universal
GAL22V10
10, 15, 25
130
E 2CMOS PLD Universal
GAL26CV12 28
15, 20
130
E 2CMOS PLD Universal
GAL6001
30, 35
150
E 2CMOS FPLA
190
E2CMOS PLD Programable en Circuito
24
24
ispGAL16Z8 24
30, 35
ESTRUCTURA El GAL básicamente está formado por una matriz AND reprogramable y una matriz OR fija con configuración programable de salidas y/o entradas.
Fig1. Estructura básica den un GAL
Las estructuras GAL son estructuras PAL construidas con tecnología CMOS, y fueron comercializadas por primera vez en 1984 por Lattice Semiconductor. Como se ha mencionado, son programables y borrables eléctricamente. Son reprogramables y más flexibles, a la salida de la matriz AND/OR hay un circuito más complejo con selectores y flip-flops que permiten implementar ecuaciones más complejas. Hay distintas arquitecturas según la versión del fabricante. La Figura 7 presenta un ejemplo de una GAL. El circuito a la salida de la matriz se denomina macrocelda. Tienen integración baja/media. El Terminal puede funcionar como entrada o salida según la programación. Los términos productos se dibujan todos sobre una sola línea para simplificar el diagrama. Un terminal en modo salida puede reflejar la salida Q y Q negada del flip-flop para circuitos secuenciales o la entrada D y negada para circuitos combinacionales. De modo similar puede realimentar el terminal de salida o la salida Q negada del flip flop hacia otros términos. Las GAL se usan para circuitos lógicos sencillos y de complejidad media. La macrocelda, en el idioma inglés es por sus siglas OLMC (OutputLogicMacrocells). Y son Macroceldas lógicas que contienen puertas OR y lógica programable, circuitos lógicos
que se pueden programar como lógica combinacional o lógica secuencial (flip-flops, contadores y registros).
Fig2. Ejemplo de una macrocelde para GAL 22V10
PRINCIPALES FABRICANTES DE DISPOSITIVOS GALs Altera Cypress Lattice Philips Texas Instruments Xilinx
Ejemplo de aplicacion Indicar cómo se programa una GAL para obtener la siguiente expresión de 3 variables:
̅ ̅ ̅
̅ ̅ ̅ +
GALV18
Diagramde bloques de una GAL22v10
Diagramde bloques de una GAL
