UNI-FIEE 2010-2
UNIVERSIDAD NACIONAL DE INGENIERÍA FACULTAD DE INGENIERÍA ELÉCTRICA Y ELECTRÓNICA
EXPERIENCIA EXPERIENCI A N° 3: APLICACIONES DE CIRCUITOS ARITMETICOS Y LOGICOS PARA EL MANEJO DE DATOS, EMPLEANDO OPEN COLECTOR Y TRI-ESTATE TRI -ESTATE
(INFORME PREVIO)
CURSO
:
LABORATORIO DE SISTEMAS DIGITALES I (EE- 635 -“N” )
PROFESOR
:
ROMERO GOYTENDIA, LUIS MIGUEL
ALUMNOS
:
CACHUAN FABIAN LUIS EUGENIO COAGUILA CHARAJA PABLO SANCHEZ CHINCHAY MICHAEL
FECHA
:
19/10/2010
Página 1 de 29
20030169H 20020029I 20071031K
UNI-FIEE 2010-2
I.- OBJETIVOS Comprobar el funcionamiento de C.I de sumadores binarios de 4 bits y comparadores de magnitud de 4 bits, empleando compuertas O.C. y tri-state. Comprobar el funcionamiento de un manejador de 7 segmentos así como el display de 7 segmentos. Implementar circuitos combinacionales utilizando decodificadores, codificadores, multiplexores, demultiplexores y sumadores.
II. MATERIAL NECESARIO Fuente de alimentación (cargador de celular 5V). Circuitos integrados :Los utilizados en experiencias anterioresy los siguientes: 7448 (para 7 segmentos catodo ), 74LS283 (sumador binario), 74LS126 (tri-state), 3 A 8 DECODER MULTIPLEXOR 74LS138, 1 A 8 DATA SELECTOR MULTIPLEXOR 74LS151. Resistencias de 330 y 390 ohms ¼ W. Diodos leds. Display de 7 segmentos. Protoboards. Metros de cable telefónico para conexiones.
III. COMPENDIO TEÓRICO ESCALAS DE INTEGRACIÓN DE LOS CIRCUITOS LÓGICOS SSI, MSI Y LSI El esfuerzo de la industria electrónica en la miniaturización de sus equipos se ha visto compensado ampliamente con el descubrimiento de los circuitos integrados, en los que se ha conseguido construir miles de componentes dentro de la misma cápsula, cuyas dimensiones son similares a las de un simple -transistor. Pero la enorme reducción de volumen no ha sido la única ventaja por la que los circuitos integrados se han hecho indispensables en muchas industrias de vanguardia (militar, aeroespacial, medicina, etc.), sino que las que se reseñan a continuación tienen tanta o mayor importancia:
Reducción de coste: Pues aunque el proyecto y los utillajes necesarios para fabricar un C.I son mucho más costosos que los de un elemento clásico, como consecuencia del alto número de unidades que se hacen de cada tipo, el bajo precio del material base y la automatización del proceso, se tiene que algunos modelos de C.I resultan de un precio inferior al de un solo transistor.
Aumento considerable de la fiabilidad : Un circuito integrado tiene una fiabilidad, en cuanto a funcionamiento y duración, mucho mayor que otro circuito similar implementado con componentes
Página 2 de 29
UNI-FIEE 2010-2 discretos, no sólo porque en este último caso la fiabilidad depende de cada uno de los componentes que lo forman, sino también debido a:
El esmerado estudio que exige el proyecto de un circuitos integrados.
Las modernas técnicas de fabricación.
La reducción de longitud en las interconexiones.
La menor influencia de la temperatura sobre los diversos componentes, por estar todos contenidos en una mínima superficie y afectarles por igual
El encapsulado total de los componentes, que aumenta su protección. La respuesta de un circuito integrado es mucho más rápida, pues el paso de la corriente depende de las longitudes de las interconexiones, que son mínimas. Reducción importante de las capacidades parásitas que existen entre los componentes, a causa de su proximidad
Reducción de tiempo en la localización de averías, puesto que el sistema que ha de usarse es el de la sustitución de los. circuitos integrados defectuosos, ya que es imposible su reparación.
Esta característica lleva aparejada una formación más completa y teórica de técnicos electrónicos, así corno el uso de instrumental más complejo.
Reducción de stocks para las reparaciones y montajes.
Eliminación de los posibles errores en el montaje e interconexión de componentes. Dado el bajo coste que en un circuitos integrados supone la fabricación de transistores y diodos, éstos se pueden utilizar con gran profusión, mejorando las especificaciones técnicas de los circuitos.
También hay que tener en cuenta al emplear los circuitos integrados que existen ciertas limitaciones e inconvenientes, entre los que se citan:
Los valores de las resistencias y condensadores integrados no pueden superar ciertos máximos y, además, con tolerancias importantes y coeficientes de temperatura pequeños; por este motivo, este tipo de componentes suelen quedar en el exterior del circuito integrado, aunque con las mejoras en los procesos de fabricación constantemente se están superando estas limitaciones. Dadas sus dimensiones, la potencia máxima que pueden disipar los circuitos integrados es reducida. Las grandes dificultades en la construcción de bobinas e inductancias en el circuitos integrados hacen que no sean integradas en la mayoría de los casos. No es conveniente, dado el bajo -rendimiento, integrar en el mismo chip los dos tipos de transistores: PNP y NPN. En países como España, en los que se fabrican pocos circuitos integrados, y están en la fase inicial de producción (la mayoría deben ser importados), es preciso escoger con cuidado los modelos con que se ha de trabajar, procurando que existan diferentes fuentes de suministro. La manipulación de circuitos integrados exige instrumental y herramientas adecuadas. Así, los soldadores especiales de punta fina, las pinzas extractoras, los desoldadores, los zócalos, las placas específicas de circuito impreso, osciloscopio de doble trazo, polímetro digital, Página 3 de 29
UNI-FIEE 2010-2 generador de funciones y sondas lógicas, deben ser, entre otros, los nuevos elementos que han de incorporarse al taller electrónico.
1.- ESCALAS DE INTEGRACION DE LOS CIRCUITOS LOGICOS SSI, MSI, LSI Y VLSI La rapidez del desarrollo tecnológico ha dado lugar a que se puedan integrar simultáneamente en un mismo dispositivo un número determinado de puertas entre sí, que realizan una función concreta, así a principio de los años sesenta llegó la aparición del circuito integrado A partir de entonces se han ido mejorando las técnicas de fabricación de forma espectacular, hasta llegar a la actualidad, donde es posible encontrar en una superficie de algo más de 1 cm cuadrado cientos de miles de puertas lógicas. Dependiendo del número de elementos puertas que se encuentren integrados en el chip se dice que ese circuito está dentro de una determinada escala de integración. Las escalas que aquí vamos a tratar son las siguientes:
SSI (Short Scale Integration): Es la escala de integración mas pequeña de todas, y comprende a todos aquellos integrados compuestos por menos de 12 puertas MSI (Médium Scale Integration): Esta escala comprende todos aquellos integrados cuyo número de puertas oscila ente 12 y 100 puertas. Es común en sumadores, multiplexores,... Estos integrados son los que se usaban en los primeros ordenadores aparecidos hacia 1970. LSI (Large Scale Integration): A esta escala pertenecen todos aquellos integrados que contienen más de 100 puertas lógicas (lo cual conlleva unos 1000 componentes integrados individualmente), hasta las mil puertas. Estos integrados realizan una función completa, como es el caso de las operaciones esenciales de una calculadora o el almacenamiento de una gran cantidad de bits. La aparición de los circuitos integrados a gran escala, dio paso a la construcción del microprocesador . Los primeros funcionaban con 4 bits (1971) e integraban unos 2.300 transistores; rápidamente se pasó a los de 8 bits (1974) y se integraban hasta 8.000 transistores. Posteriormente aparecieron los microprocesadores de circuitos integrados VLSI VLSI: (Very Large Scale Integration) de 1000 a 10000 puertas por circuito integrado, los cuales aparecen para consolidar la industria de los integrados y para desplazar definitivamente la tecnología de los componentes aislados y dan inicio a la era de la miniaturización de los equipos apareciendo y haciendo cada vez mas común la manufactura y el uso de los equipos portatiles.
2.- CARACTERISTICAS GENERALES DE LAS PUERTAS INTEGRADAS Las características funcionales de los circuitos integrados a tener en cuenta en el proceso de diseño, montaje, comprobación y uso, son las siguientes:
2.1 TENSION DE ALIMENTACION Y TOLERANCIA La tensión típica de los circuitos de los circuitos integrados es de 5 v. Dicha tensión es común en las series TTL, cuya tensión oscila entre 4´75 y 5´25 v, requiriendo de esta forma Página 4 de 29
UNI-FIEE 2010-2 una fuente de alimentación bien filtrada y estabilizada. Las puertas CMOS poseen un margen de alimentación mucho más amplio (entre 3 y 18 v), y no requieren ni estabilidad ni ausencia de rizado en estas.
2.2 TEMPERATURA MAXIMA DE TRABAJO: Existe un intervalo de temperaturas para el cual está garantizado el funcionamiento de los circuitos integrados digitales: el intervalo "normal" de funcionamiento va de -40ºC a 85ºC para CMOS y de 0ºC a 70ºC en TTL (en ambos casos con indicativo 74). Existen, además, series denominadas "militares" para aplicaciones que requieren mayor rango de temperaturas, de -55ºC a 125ºC se distinguen porque su numeración empieza por 54 y su encapsulado es cerámico. Ha de tenerse en cuenta que las características de una puerta lógica varían fuertemente con la temperatura; en general empeoran al aumentar la temperatura, lo cual se refleja en reducción de los márgenes de ruido y de la velocidad de trabajo y en aumento del consumo. El mismo circuito desprende calor, como consecuencia de la disipación de la energía que utiliza en su funcionamiento, y causa una elevación de su propia temperatura que, en ocasiones, puede ser importante. Por ello, el diseño de un sistema digital ha de tener en cuenta el rango de temperaturas en el que va a trabajar y, si es preciso, debe incluir un mecanismo de refrigeración adecuado. Otra indicación de temperatura que proporcionan los catálogos es el rango que soportan los circuitos integrados para su almacenamiento, que suele ser de -65ºC a 150ºC
2.3 FAN - OUT: Este término se emplea para indicar el máximo número de entradas que se pueden conectar a un determinado circuito. Está relacionado directamente con la máxima corriente que puede circular por la salida de un determinado circuito digital, expresada en unidad de carga (la corriente máxima que circula por una entrada de la puerta básica de la familia lógica considerada). Si una puerta tiene un fan-out de 15 , lo que nos quiere decir es que no se pueden conectar más de 10 entradas a esa salida (siempre de la misma familia) La familia lógica TTL tiene un fan-out de 10, mientras que la familia lógica CMOS tiene un fan-out de 50.
2.4 NIVELES DE TENSION DE ENTRADA Y SALIDA: Dada una determinada familia lógica con una alimentación concreta, existirán una serie de valores de tensión para la entrada mediante los cuales ésta podrá discernir el valor de voltaje que por ella introduzca interpretándolo como nivel bajo, "0" lógico o nivel alto, "1" lógico.
Página 5 de 29
UNI-FIEE 2010-2 A la salida sucede igualmente, es decir, habrá dos niveles de tensión que delimitarán el estado Alto o Bajo de ella.
Cualquier valor comprendido entre +2,5 y la alimentación (=+5V) aplicada a la entrada de una puerta lógica, ésta lo interpretará como un "1" lógico. Por lo que existe un valor mínimo para la tensión del estado alto que denominamos VIHmin. (El valor máximo para el nivel alto en la entrada coincide aproximadamente con la alimentación).
Igual podemos decir que, cuando la tensión en una de sus entradas está comprendida entre 0 y +1,5 V., la puerta interpretará que se trata de un "0" lógico; por lo tanto existe un valor máximo de tensión a la entrada que representa un "0" lógico y que denominamos VILmax. Para la salida, en 0: una puerta que responde con un nivel alto ("1" lógico) el valor de la tensión estará comprendido entre +3 y +5V.
Cuando el valor de la tensión de salida está comprendido entre 0 y +1 voltio, se interpreta que hay un "0" lógico, por lo que valor máximo a la salida para niveles bajos VOLmax es de 1V y entra dentro de los valores admitidos a la entrada como niveles bajos.
Con un valor de tensión la entrada, comprendido entre +1,5 y +2,5 V no hay garantía de que la puerta lo interprete correctamente. A la salida, una puerta que dé una tensión, comprendida entre +1 y +3 V no funciona de manera correcta dado que puede entregar un valor a la entrada de la siguiente puerta, dentro de un rango prohibido.
2.5 MARGEN DE RUIDO El ruido es un tema de vital importancia, que se debe tener presente en el diseño de sistemas electrónicos, tanto analógicos como digitales. En muchas ocasiones, el ruido es fuente de problemas para el diseñador, ya que no es fácil conocer el origen del mismo y sus efectos sobre el equipo o sistema diseñado. Se entiende por ruido toda perturbación no voluntaria que pueda modificar de forma inadecuada los niveles de salida de un integrado, es decir, que aparezca en una salida un nivel de tensión alto cuando debería ser bajo o viceversa. Las fuentes de ruido más importantes suelen ser:
Ruido ambiental, radiado en las cercanías del sistema digital. Algunos ejemplos son: motores con escobillas, contactores, relés, máquinas de soldadura, etc.
Ruido exterior al sistema digital, que se acoplan por la fuente de alimentación. Picos en la alimentación provocados por cambios bruscos de consumo. Por ejemplo, conmutaciones sobre líneas de alterna o continua con cargas fuertes. Ruido acoplado en conexiones o- líneas cercanas.
Ruido producido por reflexiones y oscilaciones en líneas mal adaptadas.
Los tipos de acoplo entre las fuentes de ruido y el circuito susceptible a él son:
Acoplo por impedancia común.
Acoplo magnético o inductivo. Acoplo electrostático
Acoplo por radiación
El ruido se puede presentar en un sistema digital de dos formas:
Página 6 de 29
UNI-FIEE 2010-2
Como una tensión de variación aleatoria, pero con una cierta componente continua (o pulsos de larga duración) que se suma algebráicamente a los niveles de las tensiones del circuito sacando a éstas de sus márgenes permitidos Este tipo de ruido se denomina ruido en continua (D. C.) o analógico. Como impulsos de menor duración que, según su amplitud, pueden ser interpretados como niveles altos o como bajos. Este tipo de ruido, cuyo camino de acoplo suele ser capacitivo, se denomina ruido en alterna (A. C.).
En determinados casos, cuando el nivel de ruido es del orden de magnitud de la señal eléctrica, esta puede llegar a ser enmascarada con el con-siguiente mal funcionamiento del circuito, como veremos a continuación: Supongamos que a la salida de la puerta A, hay un "0" lógico, esto significa que la tensión en ese punto puede ser cualquier valor comprendido entre 0 y +1 Voltio, como a la entrada de la puerta B cualquier valor comprendido entre 0 y +1,5 Voltios. Lo interpreta como "0" lógico estaría dentro del margen de seguridad, pero si la puerta A generase una cantidad de ruido mayor a 0,5 Voltios, o la entrada a la puerta B lo captase, significaría esto que la entrada de la puerta B se encontraría con una tensión mayor de +1,5 Voltios que es la VILmax que nos garantiza el buen funcionamiento del circuito; luego podemos decir que el margen de ruido permitido (en las peores condiciones) es de 0,5 V. O lo que es lo mismo, la inmunidad al ruido para niveles bajos es de 0,5 V. Como el ruido puede hacer que la señal eléctrica aumente o disminuya su valor como indica la figura anterior para un nivel alto de salida en la puerta A de +3 V está dentro del margen de entrada aceptado por la puerta B no estaría garantizado, por lo que igualmente la inmunidad al ruido a nivel alto sería también 0,5 V. Resumiendo podemos decir que los márgenes entre VOLmax, VILmax por un lado y VOHmin, VIHmin por otro han de ser lo más grande posible posible al objeto de que un circuito sea lo más inmune posible al ruido y tenga las máximas garantías de funcionamiento.
2.6 TIEMPO DE PROPAGACION MEDIO: Definimos como tiempo de propagación el tiempo transcurrido desde que la señal de entrada pasa por un determinado valor hasta que la salida reacciona a dicho valor. vamos a tener dos tiempos de propagación: Tplh = Tiempo de paso de nivel alto a bajo: es el tiempo entre un determinado punto del impulso de entrada y el correspondiente impulso de salida, cuando la salida cambia de 0 a 1. Tphl = Tiempo de paso de nivel bajo a alto: es el tiempo entre un determinado punto del impulso de entrada y el correspondiente impulso de salida, cuando la salida cambia de 1 a 0. Como norma se suele emplear el tiempo medio de propagación, que se calcula como: Tpd = (Tphl + Tplh)/2 Página 7 de 29
UNI-FIEE 2010-2
2.7 DISIPACION DE POTENCIA Teniendo presente que los niveles de tensión de entrada y salida de los circuitos digitales pueden adoptar dos valores perfectamente definidos (L o H) y la disipación de potencia para cada uno de estos dos estados es diferente, la disipación de potencia en circuitos digitales se define bajo las condiciones de un ciclo de trabajo del 50 %; es decir, trabajando en un régimen en que la mitad del tiempo hay niveles bajos y la otra mitad niveles altos. Si se llama PL, a la potencia disipada cuando hay un nivel bajo Y PH a la potencia disipada ante un nivel alto, se tendrá que la potencia media total, PT, valdrá: Cuanto menor sea el consumo por puerta lógica, para una determinada tecnología de fabricación, mayor será el número de puertas que se podrán integrar sobre un mismo chip sin superar los límites de disipación del sustrato del mismo. De ahí la importancia, para altas densidades de integración, de que la disipación de potencia sea lo menor posible. Desde el punto de vista global de un equipo digital, la potencia disipada es un parámetro importante (que depende del consumo de cada uno de los elementos que lo constituyen), que deberá reducirse en la medida de lo posible, ya que ello supone minimizar los costos de refrigeración, fuente de alimentación y líneas de distribución. En algunas tecnologías apenas existe consumo de energía cuando los niveles de tensiones no varían, pero sí que existe cuando se producen transiciones de nivel alto a bajo o viceversa. En estos casos es común distinguir entre disipación de potencia en condiciones estáticas (sin transiciones entre niveles) y en condiciones dinámicas (con transición de niveles). En este último caso la disipación de potencia depende fuertemente de la rapidez de las transiciones de niveles, es decir, de la frecuencia de las señales involucradas.
3.- FAMILIA TTL La familia lógica transistor-transistor es la más usada. Todos los fabricantes de cierta importancia tienen una línea de productos TTL y, en general, los Cl TTL son producidos por casi todas las compañías. La familia TTL consta a su vez de las siguientes subfamilias:
TTL estándar
TTL de baja potencia o bajo consumo
TTL de alta velocidad
TTL Schottky
TTL Schottky de baja potencia
TTL es estandar El circuito funciona con una alimentación única de + 5V, ± 5 % y es compatible con todos los circuitos de otras subfamilias TTL, así como también con la familia lógica DTL. Tiene un retraso típico de 10 ns, temperatura de trabajo de 0ºC a 70ºC, fan-out de 10, margen de ruido en estado 0 y en 1 de 400 mV, una potencia de disipación de 10 mW or puerta y una frecuencia maxima para los
Página 8 de 29
UNI-FIEE 2010-2 flip-flop de 35 MHz. Corresponde a la serie SN 54174 de Texas, conocida y utilizada mundialmente. TTL de baja potencia " LPTTL, serie 54174 L) Tiene un retraso de propagación típico de 33 ns, una potencia de consumo por puerta de 1 mW y una frecuencia máxima de 3 MHz de funcionamiento para los flip-flop. Su empleo se especializa en aplicaciones de bajo consumo y mínima disipación. TTL de alta velocidad (HTTL, Serie SN 54 H174 H) Los parámetros típicos de esta subfamilia son: retraso en la propagación por puerta de 6 ns, consumo de 22 mW por puerta y frecuencia operativa máxima de flip-flop de 50 MHz. TTL Schottky" (STTL, Serie SN 54 S/74/S) El circuito TTI, Schottky ha sido uno de los más recientes desarrollos y constituye el más rápido de las subfamilias TTL, aproximándose su velocidad a la familia lógica ECL. Se caracterizan por su rapidez, ya que no almacenan cargas y porque son muy sencillos de fabricar. El circuito es similar al TTL de alta velocidad, pero la base de cada transistor está conectada al colector a través de un diodo de Schottky. El diodo actúa como desviador de] exceso de corriente de base cuando el transistor se activa, y guarda una carga almacenada, evitando la saturación de los transistores. La ausencia de-una carga almacenada reduce el tiempo del cambio del transistor y aumenta la velocidad del circuito. La subfamilia Schottky tiene una propagación típica de 3 ns, un consumo de 19 mW y una frecuencia máxima de flip-flop de 125 MHz. TTL Schottky de baja potencia- (LSTTL, Serie 54 LS174 LS) El circuito TTL Schottky de baja potencia es el mas reciente de la familia TTL y con él se ha intentado llegar a un compromiso entre la velocidad y la potencia consumida.. Tiene una propagación típica de 10 ns (igual que la TTL estándar) y un consumo por puerta de sólo 2 mW, con una frecuencia máxima de flip-flop de 35 MHz.
4.- FAMILIA CMOS La familia lógica de MOS complementarios está caracterizada por su bajo consumo. Es la más reciente de todas las grandes familias y la única cuyos componentes se construyen mediante el proceso MOS. El elemento básico de la CMOS es un inversor. Los transistores CMOS tienen características que los diferencian notablemente de los bipolares:
Bajo consumo, puesto que una puerta CMOS sólo consume 0,01 mW en condiciones estáticas (cuando no cambia el nivel). Si opera con frecuencias elevadas comprendidas entre 5 y 10 MHz, el consumo es de 10 mw.
Los circuitos CMOS poseen una elevada inmunidad al ruido, normalmente sobre el 30 y el 45 % del nivel lógico entre el estado 1 y el 0. Este margen alto sólo es comparable con el de la familia HTL. Página 9 de 29
UNI-FIEE 2010-2 Con las ventajas reseñadas, la familia CMOS se emplea en circuitos digitales alimentados por baterías y en sistemas especiales que tienen que funcionar durante largos períodos de tiempo, con bajos niveles de potencia. La elevada inmunidad al ruido es la ventaja principal para su aplicación en los automatismos industriales. Las desventajas que sobresalen en la familia CMOS son su baja velocidad, con un retardo típico de 25 a 50 ns o más, especialmente cuando la puerta tiene como carga un elemento capacitivo; también hay que citar que el proceso de fabricación es más caro y complejo y, finalmente, la dificultad del acoplamiento de esta familia con las restantes. Una característica muy importante de la familia CMOS es la que se refiere al margen de tensiones de alimentación, que abarca desde los 3 a los 15 V, lo que permite la conexión directa de los componentes de dicha familia con los de la TTL, cuando se alimenta con 5 V a los circuitos integrados CMOS. La serie 4000 de circuitos integrados CMOS es muy popular y consta, entre otros, de los siguientes modelos.
4000 Dos puertas NOR de 3 entradas y un inversor.
4001 4 puertas NOR de 2 entradas. 4002 2 puertas NOR de 4 entradas.
4011 4 puertas NAND de 2 entradas.
4012 2 puertas NAND de 4 entradas.
4013 2 biestables tipo D.
4015 2 registros de desplazamiento de 4 bits.
4017 Divisor-contador de décadas con 10 salidas.
4020 Contador binario de 14 etapas.
4023 3 puertas NAND de 3 entradas.
4025 3 puertas NOR de 3 entradas.
4027 2 biestables J-K.
4028 Decodificador BCD/decimal.
4035 Registro de desplazamiento con entrada serie/paralelo y salida paralelo.
4042 4 registros D.
4043 4 RS con puertas NOR.
4044 4 RS con puertas NAND.
4049 6 buffer inversores.
4051 Multiplexor/demultiplexor analógico de 8 canales.
4052 2 multiplexores/demultiplexores de 4 canales.
4068 Una puerta NAND de 8 entradas.
4069 6 inversores. 4070 4 puertas EOR de 2 entradas.
4071 4 puertas OR de 2 entradas.
4072 2 puertas OR de 4 entradas.
4081 4 puertas AND de 2 entradas. Página 10 de 29
UNI-FIEE 2010-2 Dentro de la familia CMOS, se ha citado la serie 4000, que se caracteriza por tener una tensión de alimentación de 3 a 18 V, un consumo por puerta de 2,5 nW y un tiempo de propagación por puerta de 40 ns. En el mismo grupo hay dos subfamilias, cada vez más empleadas, que son:
HCMOS (CMOS de Alta Velocidad), con tensión de alimentación entre 2 y 6 V, consumo de 2,5 nW y tiempo de retraso de 9 ns. Es la serie 74HC. HCMOS (CMOS de alta velocidad y compatible con TTL), con tensión de alimentación de 5 V, consumo de 2,5 nW y tiempo de retraso por puerta de 9 ns.. Es la serie 74HCT.
Así como cuando se trabaja con puertas TTL si una entrada no utilizada se deja sin polarizar actúa como entrada con nivel alto, en las de tecnología CMOS se deben de unir directamente a la alimentación o a masa, según se desee se comporten con nivel alto o bajo, respectivamente. A continuación se exponen los valores más relevantes de los parámetros de la familia CMOS, alimentada a 5 V, y los de la TTL. FAMILIA
TTL
C-MOS
Alimentación + (voltios) +5
+3 a +15
FAN-OUT
10
50
Inmunidad al ruido (v)
0,4
1
Máx. Frecuencia (MHz)
35
10
SUMADORES Antes de empezar quisiera recordarles las compuertas XOR (el símbolo de la operación es un signo de más circunscrito pero por comodidad usaremos aquí el ◊ para no tener que agregar una imagen cada vez que se requiera mostrar el signo. OJO no es una convención natural, me lo acabo de inventar por comodidad).La XOR u OR exclusivo es parecida a la OR con la única diferencia que para cuando sus entradas son ambas 1 la salida es cero (por eso lo de exclusivo). La función XOR pude por supuesto ser presentado con compuertas AND, OR y NOT. Por ejemplo, la función F = A ◊ B (Léase A XOR B), es también F = A'B+AB'. Existe también la compuerta XNOR o NOR exclusivo que es la función negada de la XOR. El símbolo de ésta es un punto en el centro de un círculo. La función F= A XNOR B tiene su equivalencia en F = AB+A'B'. Recuerden que los diagramas de las compuertas XOR y XNOR son:
Página 11 de 29
UNI-FIEE 2010-2
y
respectivamente.
Dicho ésto, empecemos por hablar del “semisumador”. El circuito semisumador (o H.A. Por Half Adder) es aquel que realiza la suma de dos bits SIN tomar en cuenta algún posible acarreo previo. Digamos que A y B son los bits a sumar, que S es la suma de ellos y que C o es el bit de acarreo de salida, la tabla de la verdad de este circuito es: A
B
S
Co
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
Vemos entonces que C o(A,B)=∑(3) y que S(A,B)=∑(1,2). Resolviendo estas funciones obtenemos que: Co = AB y S = A'B + AB'. Si ven la última función se dará cuenta de por qué razón les hablé
antes de la compuerta XOR. O sea, que S=A◊B. La diagramación de este circuito es:
Página 12 de 29
UNI-FIEE 2010-2 Ok. Pero este circuito nos serviría como sumador de un sólo bit (o para el bit menos significativo de una suma) pero en realidad es de poca utilidad para sumas de varios bits. En los casos que se requiera un sumador de varios bits, se hace uso de un Sumador Completo (F.A. Por Full Adder). Veamos entonces como sería un sumador completo de 1 bit (lo que es el IC 7480 internamente). Digamos que A y B son los bits a sumar, que S es la suma de ellos, que Ci es el acarreo de entrada y que Co es el bit de acarreo de salida, la tabla de la verdad de este circuito es:
A
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
Analicen la tabla y corrobórenla. De la tabla observamos que: Co(Ci,A,B)=∑(3,5,6,7) y que S(Ci,A,B)=∑(1,2,4,7). O sea que Co=A'BCi+AB'Ci+ABCi'+ABCi y S=A'B'Ci+A'BCi'+AB'Ci'+ABCi. Simplificando vemos que:
Co=AB+ACi+ BCi y que S=Ci'(A'B+AB')+Ci(A'B'+AB), como (A'B'+AB)=(A'B+AB')'=(A◊B)' (XOR es una XNOR negada), si cambiamos las variables (para verlo fácil) y hacemos (A◊B)=T => S=Ci'T+CiT' => S = Ci◊T , entonces
S=Ci◊A◊B Si doble negamos la función del acarreo de salida para implementar con compuertas NAND, obtendríamos la función Co=[(AB)'(ACi)'(BCi)']' y el diagrama del circuito se vería:
Página 13 de 29
UNI-FIEE 2010-2
Este es un sumador completo de un bit, el mismo implementado en el IC 7480. En forma de bloque veríamos algo como:
Estas implementaciones son hechas con puras compuertas y los IC's usados usan menos de 10 de ellas por lo que estos sumadores son a nivel de SSI . Si queremos construir un sumador de, por ejemplo, 4 bits, deberemos poner en cascada cuatro sumadores completos de un bit tal como se muestra a continuación:
Página 14 de 29
UNI-FIEE 2010-2 Esto no es más que el IC 7483 ( que es un sumador a escala MSI debido al número de compuertas que éste usa). El IC7483 es algo como:
y estos sumadores a su vez también pueden ser organizados en cascada para implementar sumadores de 8, 12, 16, ... 4n, bits. El acarreo de entrada del primer sumador (quien incluirá el bit menos significativo) debe ir a tierra para indicar el cero. Recuerden, cuando la implementación se hace con puras compuertas lógicas, el tipo de circuito integrado usado tiene nivel de integración SSI. Puedo diseñar un circuito con 30 compuertas lógicas, pero por el sólo hecho de usar sólo compuertas, estamos realizando la implementación a nivel SSI. Si en nuestro circuito usamos, además de las compuertas, también IC's como el sumador de 4 bits IC7483, estamos haciendo una implementación que usa tecnología a nivel MSI. O sea, que si les digo que diseñen un sumador BCD a nivel SSI quiere decir que pueden usar única y exclusivamente chips de compuertas lógicas como el 7400, 7408, etc pero si les digo que pueden realizar su implementación a nivel MSI, quiere decir que pueden incluir IC's como por ejemplo el 7483 en su diseño.
DECODIFICADORES Y CODIFICADORES Los sistemas digitales contienen datos o información que está en alguna forma de código binario, los cuales se operan de alguna manera. En este tema se examinan circuitos combinatorios, cuyas aplicaciones incluyen: Cambio de datos de una forma a otra. Tomar datos y enviarlos a uno de varios destinos. Muchos de los circuitos lógicos que cumplen estas funciones están ahora como circuitos integrados MSI. Por esta razón, no nos concentraremos en el diseño de estos circuitos, sino que investigaremos cómo se usan solos o en combinación, para cumplir varias operaciones sobre datos digitales. Las operaciones que se discuten son: Decodificación y codificación. Página 15 de 29
UNI-FIEE 2010-2
DECODIFICADORES Un decodificador es un circuito combinacional que convierte la información binaria de n líneas de n entradas a un máximo de 2 líneas únicas de salida. Para cada una de las combinaciones de entrada sólo una de la salidas estará activada con un 1 (para cuando es lógica positiva) y todas las otras salidas estarán en 0. Muchos decodificadores se diseñan para producir salidas activas con un 0 (lógica negativa donde la salida seleccionada es 0 mientras que las otras son 1). Esto último se indica siempre por la presencia de pequeños círculos en las líneas de salida del diagrama del decodificador y ésto es de gran utilidad a la hora de diseñar circuitos debido a que los decodificadores son muy usados para direccionamiento de periféricos donde dichos periféricos tienen una línea de habilitación (indicada con una E por ENABLE) que regularmente es de lógica negativa (indicada con el círculo en la entrada o con la ralla sobre la E). Si la información
decodificada tiene condiciones no usadas o “irrelevantes”, entonces el decodificador tendrá menos n
de 2 salidas como es el caso del decodificador BCD a decimal que tiene 4 bits de entrada (necesarios para expresar los números BCD) y sólo 10 líneas de salida. Es interesante comentar que en algunos decodificadores de este tipo cuando se agrega a la entrada un código que no es BCD válido ninguna de las salidas se activa. Recuerden que en todo caso SÓLO UNA SALIDA ESTARÁ ACTIVA. 3
La siguiente figura muestra un decodificador de 3 entradas y 2 = 8 salidas. Observen que la única
diferencia significativa con respecto al demultiplexor es que no tiene la “línea de entrada” características de ellos. Este decodificador se le conoce como “Decodificador Binario a Octal” (o “Convertidor de Binario a Octal” o incluso “decodificador de 3 a 8”).
Este circuito muestra el decodificador con salida positiva. Si lo quisiéramos con salida negativa los integrados a la salida deberían ser compuertas NAND. Se observa con facilidad (si lo desea haga la tabla de la verdad) que este decodificador tendrá únicamente una salida activa a la vez. OBSERVE
Página 16 de 29
UNI-FIEE 2010-2 que cada una de las salidas corresponde al término mínimo de la entrada. Esta característica es muy útil a la hora de implementar funciones lógicas con decodificadores. n
En general, los decodificadores tienen n líneas de entradas y 2 líneas de salida y de estas últimas
sólo estará activa aquella que sea el “término mínimo” (y sólo ella ya que las salidas son mutuamente exclusivas) representado por la entrada.
CODIFICADORES Un codificador, en cambio, tiene un número de líneas de entrada, de las cuales sólo una es activa (ya sea con lógica positiva o negativa) en un tiempo dado y produce un código de salida de N bits, dependiendo de cuál entrada está activa. O sea, el codificador hace el proceso contrario del decodificador. Se vio que un decodificador binario a octal acepta un código binario de entrada de 3 bits y activa una y sólo una de las 8 líneas de salida. Un codificador octal a binario opera de la manera opuesta. Acepta ocho líneas de entrada y produce un código de 3 bits a la salida. Hagamos la tabla de la verdad, concluyamos cuales son las funciones y luego veamos el gráfico que nos muestra esta implementación a nivel SSI de este circuito:
1
0
0
0
0
0
0
0
0
0
0
0
1
0
0
0
0
0
0
0
0
1
0
0
1
0
0
0
0
0
0
1
0
0
0
0
1
0
0
0
0
0
1
1
0
0
0
0
1
0
0
0
1
0
0
0
0
0
0
0
1
0
0
1
0
1
0
0
0
0
0
0
1
0
1
1
0
0
0
0
0
0
0
0
1
1
1
1
De esta tabla podemos concluir que: O2 = A4 + A5 + A6 + A7
O1 = A2 + A3 + A6 + A7 Página 17 de 29
UNI-FIEE 2010-2 Y
O0 = A1 + A3 + A5 + A7
Por lo que el esquemático queda:
Se supone que una y sólo una de las entradas es 1 a la vez, así que sólo hay 8 condiciones posible de entrada. El circuito está diseñado de tal manera que cuando A0 es 1, se genera a la salida el código binario 000. Cuando A1 es 1, se genera el código binario 001, cuando A2 es 1, se genera el código binario 010 y así sucesivamente. El diseño del circuito es muy simple, puesto que involucra analizar cada bit de salida y determinar para cuáles casos de entrada ese bit es 1 y luego pasar los resultados por una compuerta OR. Por ejemplo, la tabla funcional muestra que O0 (que es el bit menos significativo del código de salida) debe ser 1 cuando cualesquiera de las entradas A1, A3, A5 o A7 sean 1. Se observa también que que la entrada A 0 no se usa nunca ya que cu ando este bit es “uno”
todas las salidas deben ser “cero”, pero resulta que si todas las entradas son cero (indicando que no hay un número octal a la entrada, por ejemplo) todas las salidas del circuito también serán cero. Esto genera una discrepancia que puede ser solventada agregándole otra salida al circuito que se activará única y exclusivamente cuando todas las entradas sean cero y de esta forma indicarnos cuando se cumple esa condición (fácilmente implementable con una OR). Por otro lado está la posibilidad de que haya más de un uno en la entrada (una situación inválida
pero por 'x' o por 'y' posible). Las implementaciones integradas de “codificadores” resuelven este problema agregando un circuito de alta prioridad para estos casos. La alta prioridad lo que hace es que si el uno de la posición cero está activo, asume que el número a la salida es el cero sin importar lo que exista en el resto de las entradas. Si el la posición cero está en cero la la uno en uno entonces a la salida habrá un uno sin importar el resto de la entrada y así sucesivamente. Como ejercicio, diseñe un circuito codificador de 4 a 2. La salida deberá ser cero (00) en el caso que no hay ninguna entrada al codificador (cuando la entrada tiene puros ceros), en todos los casos que no sean válidos (cualquier caso que tenga más de un uno) y cuando la entrada es propiamente la que corresponde al cero (I 0=1) . Para solventar la discrepancia agregue otra salida al circuito que
será “uno” cuando la entrada si sea válida.
MULTIPLEXORES Y DEMULTIPLEXORES Página 18 de 29
UNI-FIEE 2010-2
MULTIPLEXOR(MUX) Un MULTIPLEXOR o SELECTOR DE DATOS es un circuito lógico que acepta varias entradas de datos y permite que sólo una de ellas pase a un tiempo a la salida. El enrutamiento de la entrada de datos hacia la salida está controlado por las entradas de SELECCIÓN (a las que se hace referencia a veces como las entradas de DIRECCIÓN). La Figura 9 , muestra el diagrama general de un multiplexor . En este diagrama las entradas y salidas se dibujan como flechas gruesas para indicar que pueden ser una o más líneas. El multiplexor actúa como un conmutador multiposicional controlado digitalmente, donde el código digital aplicado a las entradas de SELECCIÓN, controla cuáles entradas de datos serán conmutadas hacia la salida. Por ejemplo, la salida Z será igual a la entrada de datos I0 para algún código de entrada particular de SELECCIÓN; Z será igual I1 para otro código particular de SELECCIÓN de entrada y así sucesivamente. Establecido de otra manera, un multiplexor selecciona 1 de N fuentes de datos y transmite los datos seleccionados a un solo canal de salida. Esto se llama multiplexión o multiplexaje.
La Figur a 10 , muestra la circuitería lógica para un multiplexor de dos entradas (o dos canales) con entradas de datos A y B y entrada de SELECCIÓN S. El nivel lógico aplicado a la entrada S determina cuál compuerta Y se activa, para que su entrada de datos pase a través de la compuerta O a la salida Z. Visto de otra manera, la expresión booleana para la salida se obtiene de la siguiente tabla funcional:
Página 19 de 29
UNI-FIEE 2010-2
Selección Salida S Z 0 B 1 A
Z = A S + B S' Con S=0, esta expresión se hace: .
.
Z = A 0 + B 1 = B lo cual indica que Z será idéntico a la señal de entrada B, la cual puede ser un nivel lógico fijo o una señal lógica variable con el tiempo. Con S=1, la expresión se hace: .
.
Z = A 1 + B 0 = A Mostrando que la salida Z será idéntica a la señal de entrada A.
DEMULTIPLEXOR Un multiplexor toma varias entradas y transmite una de ellas a la salida . un DEMULTIPLEXOR toma una sola entrada y la distribuye sobre varias salidas . La Figura 14 , muestra el diagrama general para un demultiplexor . Las flechas grandes para entradas y salidas pueden representar una o más líneas. El código de entrada SELECCIÓN determina a cuál salida será transmitida la entrada de DATOS. En otras palabras, el demultiplexor toma una fuente de datos de entrada y la distribuye en forma selectiva a 1 de N canales de salida.
Página 20 de 29
UNI-FIEE 2010-2
La Figur a 15 , muestra el logigrama para un demultiplexor que distribuye una línea de entrada a ocho líneas de salida . La sola línea de entrada de datos I se conecta a todas las ocho compuertas Y, pero una sola de ellas será capacitada por las líneas de entrada SELECCIÓN. Por ejemplo, para S2S1S0=0 0 0, sólo una compuerta Y será habilitada y la entrada de datos I aparecerá en la salida O0. Para otros códigos de SELECCIÓN, la entrada I estará presente en otras salidas. El demultiplexor de la Figur a 15 , es realmente una modificación del circuito decodificador de la F i g u r a 2 . Si se añade una cuarta entrada a todas las compuertas decodificadoras, esta entrada puede usarse como la entrada común de datos I y las entradas A, B y C pueden servir como las líneas de selección. Muchos decodificadores proveen esta entrada común extra (llamada generalmente la entrada HABILITADORA), así el DECODIFICADOR puede usarse también como un
DEMULTIPLEXOR
Página 21 de 29
UNI-FIEE 2010-2
COMPARADORES Los circuitos comparadores son sistemas combinacionales que comparan la magnitud de dos números binarios de n bits e indican cuál de ellos es mayor, menor o sí existe igualdad entre ellos. Existen varias configuraciones de circuitos de un nivel sencillo a uno más complejo para determinar relaciones de magnitud. Comparador de Magni tudes de un B i t
La comparación de dos bits se puede realizar por medio de una compuerta OR exclusiva o una NOR exclusiva. La salida del circuito es 1 si sus dos bits de entrada son diferentes y 0 si son iguales. La figura 3.8.1. muestra el circuito comparador de dos bits.
Figura 3.8.1. Comparador de magnitudes de un bit Comparador de M agnit udes de Dos Bit s
Los números A y B de dos bits en orden significativo ascendente a descendente se ordenan de la siguiente forma: A = A1·A0 B = B1·B0 En un comparador de dos bits se utilizan dos compuertas OR – Exclusiva. El comparador se muestra en la figura 3.8.2. Los bits más significativos se comparan en la compuerta 1 y los dos menos significativos en la compuerta 2. En el caso de números iguales, los bits también son iguales, teniendo como salida en cada XOR el valor 0. Cada XOR se invierte y la salida de la compuerta AND tendrá un 1. En números diferentes, los bits serán diferentes y la salida de cada XOR será 1.
Página 22 de 29
UNI-FIEE 2010-2
Figura 3.8.2. Comparador de magnitudes de dos bits. Comparador de magni tudes de cuatr o bits
En el diagrama 3.8.3. se muestra un comparador de magnitud de cuatro bits. Las entradas son A y B y las salidas son las tres variables binarias A>B, A=B y A
Figura 3.8.3. Comparador de magnitudes de cuatro bits . Sali da A=B
Los dos números son iguales si todos los números del mismo peso son iguales, es decir A3=B3, A2=B2, A1=B1 y A0=B0. La igualdad de los números Ai y Bi se determina comparando los coeficientes según el valor 0 ó 1 para los dos bits. En la comparación se emplea la variable y i. Esta variable binaria es igual a 1 si los números de entrada A y B son iguales, de lo contrario será igual a 0. Por consiguiente, la comparación de dos bits en la posición i de un número, está dada por: yi (Ai=B ) i = Ai·Bi + Ai’·Bi’ = (Ai B )' i Por ejemplo, sí A3 = 1 y B3= 1; y3 será igual a y 3 = A3·B3 + A’ 3·B’ 3 = 1·1 + 1·1 = 1 pero sí A3 = 1 y B3= 0 ; y3 = A3·B3 + A’ 3·B’ 3 = 1·0 + 0·1 = 0. La comparación se realiza para el resto de los ceficientes Ai y Bi. El número A será igual a B sí se cumple la condición y i=1 para todos los coeficientes, es decir una operación AND: (A=B) = y3·y2·y1·y0 Página 23 de 29
UNI-FIEE 2010-2 La variable binaria A=B es igual a 1 solamente si todos los pares de dígitos de los números son iguales. Sali das A>B y A
La comparación en este caso se comienza desde el bit más significativo. Los dígitos se comparan uno a uno y si estos son iguales se prueba con el siguiente par de bits menos significativos. La comparación continua hasta que se encuentra un par de dígitos desiguales. En la posición donde se encuentre un uno en A y un 0 en B se puede afirmar que A>B. Por el contrario , sí A es igual a 0 y B igual a 1 entonces A B) = A3·B3’ + y3·A2·B2’ + y3·y2·A1·B1’ + y3·y2·y1·A0·B0’ (A< B) = A3’·B3 + y3·A2’·B2 + y3·y2·A1’·B1 + y3·y2·y1·A0’·B0
Ejemplo Comparar los números binarios A = A3·A2·A1·A0 = 1001 y B = B 3·B2·B1·B0 = 1011. El valor de las variables y i: y3(A3=B3 ) = (1)·(1) + (0)·(0) = 1 ; y2 (A2=B2 ) = (0)·(0) + (1)·(1) = 1 ; y1(A1=B1 ) = (0)·(1) + (1)·(0) = 0 ; y 0(A0=B0 ) = (1)·(1) + (1)·(0) = 1. Las ecuaciones son: (A> B) = (1)·(0) + (1)·(0)·(1) + (1)·(1)·(0)·(0) + (1)·(1)·(0)·(1)·(0) = 0. (A< B) = (0)·(1)+ (1)·(1)·(0) + (1)·(1)·(1)·(1) + (1)·(1)·(0)·(0)·(1) = 1. El diagrama del comparador de cuatro bits se muestra en la figura 3.8.4.
Página 24 de 29
UNI-FIEE 2010-2
Figura 3.8.4. Comparador de magnitudes de cuatro bits
DISPLAY DE 7 SEGMENTOS, CIRCUITO MANEJADOR DE DISPLAY El “display de 7 segmentos ” es un dispositivo usado para presentar información de forma visual. Esta información es específicamente un dígito decimal del 0 (cero) al 9 (nueve), por lo que se intuye que que el código BCD está involucrado. El caso que nos atañe consta de 7 LED's (Light Emisor Diode), uno por cada segmento, que se encenderán o apagarán dependiendo de la información que se les envíe (dije que en este caso ya que existen también display 7 segmentos de cristal líquido, incandescentes, etc.). El display 7 segmentos tiene una estructura similar a:
donde los 7 led's vienen indicados por las letras a, b, c, d, e, f y g. Con éstos pueden formarse todos los dígitos decimales. Por ejemplo, para formar el número tres deben activarse los led's a, b, c, d y g Página 25 de 29
UNI-FIEE 2010-2 y desactivar los e y f. Para el uno se usan los led's b y c (ojo, esta es la combinación correcta no e y f). De forma análoga se procede para el resto de los casos. Veamos como queda:
Estos dispositivos pueden ser de tipo “Ánodo Común”
o “Cátodo Común”
En el caso de los display de ánodo común todos los ánodos (+) de los led's comparten la conexión. Estos display requieren un cero (una tierra) a la entrada de cada segmento para encenderlo. En el caso de los display de cátodo común todos los cátodos (-) de los led's comparten la conexión. Estos display requieren un uno (Vcc) a la entrada de cada segmento para encenderse. Todas las conexiones deben ser hechas a través de una resistencia para regular la cantidad de corriente que pasa a través de los led's. Existen casos donde aparece un octavo segmento que suele usarse como punto decimal (ver el DP):
Página 26 de 29
UNI-FIEE 2010-2
En la figura pueden verse también una de las configuraciones de pines más popular que contienen los display 7 segmentos y lo que representan. Los pines 3 y 8 son el ánodo común ó el cátodo común (dependiendo de cual sea el caso del 7 segmentos elegido) y aunque regularmente es indiferente cual de ellos conecten existen casos de modelos de displays en los que, por sus especificaciones, se requieren ambos conectados (o también quizá porque requieran cumplir alguna condición de manejo de corriente en su circuito). El encapsulado de este mismo display luce algo como:
para la versión que contiene sólo un dígito pero existen algunas para más dígitos como por ejemplo el de dos dígitos que es bastante usado o los de X dígitos y medio donde el medio viene dado por el hecho de que él sólo puede representar el número uno (tiene únicamente dos segmentos). Existen circuitos integrados a nivel MSI que pueden realizar la tarea de manejar estos displays. Estos IC's son decodificadores, específicamente los conocidos como decodificadores de BCD a 7 segmentos, como son los casos de los IC 7446, 7447 y 7448 de la familia TTL. El 7446 y 7447 tienen salidas con lógica negativa por lo que enviarán un cero al segmento que se desea encender. Esto quiere decir que manejan Displays 7 segmentos de ánodo común. Ambos son Open Collector (bueno para el manejo de corriente necesario en algunos casos) y se diferencian únicamente en la salida que pueden manejar (30v para el 7446 y 15v para el 7447). Nuestros circuitos generalmente estarán construidos con tecnología TTL a 5V y por ello lo más seguro es que empleemos el 7447. En el caso del 7448 las salidas son de lógica positiva por lo que son usados con los dispositivos cátodo común. Todos comparten una característica: esperan a la entrada un número en BCD y es para cada una de ellas que desplegarán el dígito decimal correspondiente. Pero aún así, estos IC tienen respuestas para otras combinaciones a la entrada distintas de BCD. En el siguiente dibujo se muestran las salidas reflejadas en los display de 7 segmentos para todas las combinaciones binarias de 4 bits posibles: Página 27 de 29
UNI-FIEE 2010-2
Aparte de los dígitos decimales, se ven las salidas para cuando el decodificador tiene entrada de 1010, 1011, 1100, 1101, 1110 y 1111. Este último caso apaga todos los segmentos y por ello no se ve nada. A continuación se muestra una implementación típica usada para la prueba de los dislay de 7 segmentos:
El display mostrará el dígito decimal que corresponda con el número binario seleccionado por los interruptores 1, 2, 3 y 4 del dip switch. En esta configuración se ve que las resistencias delimitadoras de corriente se colocan en el ánodo común (sabemos que son ánodo común por el uso del 7447) pero dependiendo de la implementación, e incluso a veces del display, en algunos casos pueden requerirse el uso de una resistencia por cada segmento y la conexión directa de los ánodos a Vcc.
Página 28 de 29
UNI-FIEE 2010-2
Página 29 de 29
