fcbol7

BOLETIN BOLETIN 7: 7: Subsi stema st emas s secuenci ales ales

Problemas básicos P1.

Realice el diagrama de estados de un C.S.S. que funcione como un contador módulo 4 ascendente/descendente en función de una entrada de control X.

P2.

Realice el diagrama de estados de una máquina de Moore que funcione como un contador ascendente mod-6. El circuito debe presentar una entrada de control X, que impida el cambio de estados del contador cuando X = 1.

P3.

Diseñe un contador de 4 bits (mod-16) que permita carga de datos en paralelo. El contador debe ser síncrono y podrá ser puesto a 0 (CLEAR). Diséñelo con biestables JK y puertas lógicas.

P4.

Diseñe un contador mod-4 que tenga las siguientes características: a) Ser síncrono y disparado por flanco de subida. b) Ser puesto a 0 de manera asíncrona. c) Inhibirse de la cuenta, manteniendo el estado almacenado. d) Contar hacia arriba. e) Contar hacia abajo. f) Cargar datos en paralelo.

P5.

Se desea disponer de un contador con dos entradas de control (I y D) que realice las siguientes funciones: a) Si I=D=0, el contador está inactivo (no cuenta). b) Si I=1, el contador se incrementa (cuenta ha cia arriba). c) Si D=1, el contador se decrementa (cuenta hacia abajo). Se prohibe que las entradas I y D sean simultáneamente 1. 1. Diseñe uno de 4 bits, síncrono, con biestables tipo T (no utilice la tabla de estados global pues tiene 16 estados). 2. Indique que ocurre si por error u o tra causa hay entradas ID=11. ID=11. 3. Generalice el diseño para n bits.

P6.

Diseñe un contador módulo-60 (0-59) utilizando dos contadores, uno de los cuales es módulo 10. Realice el segundo contador con biestables JK y puertas lógicas.

P7.

a) Diseñe un contador síncrono con una entrada X, de forma que sea un contador de mod-16 para X = 0 y de mod-12 para X = 1. b) Diseñe un circuito que genere la secuencia de palabras dadas en el diagrama de tiempo de la figura utilizando el contador anterior y una ROM.

16

1

2

3

4

5

6

7

8

9

10 11 12 13 14 15 16 1

secuencia para X = 1 secuencia para X = 0

Departamento de Tecnología Electrónica

Universidad de Sevilla

P8.

Diseñe un registro universal de 4 bits. En particular, debe cumplir las siguientes especificaciones: a) ser síncrono y disparado por flanco positivo de reloj. b) tener entrada de puesta a cero asíncrona. c) tener las cuatro formas de operación siguientes: - Inhibición - Desplazamiento a la izquierda - Desplazamiento a la derecha - Carga de datos en paralelo.

P9.

Diseñe un circuito que genere la secuencia: 1, 1, 0, 0, 1, 0.

P10. Se

dispone de un contador mod-16 con las siguientes señales de control: CUENTA, CARGA y CLEAR. a) si CUENTA = 1 y CARGA = 0, el contador cuenta hacia arriba. b) si CARGA = 1, el contador se carga con datos en paralelo. c) tiene también salida de CARRY. Construya, utilizando como dispositivo básico dicho contador: 1.- Un contador mód. 6 que cuente de 0 a 5. 2.- Un contador mód. 6 que cuente de 10 a 15. 3.- Un contador mód. 6 que cuente de 4 a 9. 4.- Un contador que cuente de 0 a 34.

P11. Utilizando

el registro del problema 8, construya un registro de desplazamiento bidireccional de 12

bits. P12. Se

desea detectar el envío del número diez que llega por una única línea comenzando por el bit LSB. Supóngase el caso de existencia de solapamiento en la cadena de bits. Dé un diseño con módulos combinacionales, módulos secuenciales y el menor número de puertas lógicas posibles.

P13. Se

dispone de tres circuitos integrados: 1) un contador módulo-16 con entrada de puesta a cero asíncrona, 2) una ROM, y 3) un chip que contiene cuatro puertas NAND de dos entradas. Diseñe un circuito que genere de forma cíclica las señales a,b,c,d mostradas en la figura, donde CK es la entrada de reloj del circuito .

1

2

3

4

5

6

7

8

9

10 11 12

1

2

3

CK a b c d

P14. El

circuito integrado 74LS193 es un contador síncrono de 4 bits, con carga en paralelo, señal de puesta a 0 (CLEAR), también síncrona, e inhibición. Utilice un 74LS193 y las puertas necesarias para realizar el diagrama de estados de la figura.

CLEAR LOAD P*T Operación 0 1 1 1

X 0 1 1

X X 0 1

CONT ← 0 CONT ← D CONT ← CONT CONT ← CONT + 1


P T CLEAR LOAD

D3 D2 D1 D0 74LS193 Q3 Q2 Q1 Q0


B

X A

X C

0

X

1

0

G

D

0 1

F

1

E

1

0 P15. Implemente

el CSS cuya tabla de estados es la de la figura. Se dispone tan sólo de un contador de 3 bits y una ROM de 1 6x4 bits.

x S a b c d e

0

1

a,0 c,0 e,1 b,0 d,1

d,0 d,1 e,0 d,1 e,1

NS,Z P16.

Diseñe el CSS dado por la tabla de la figura utilizando: a) Biestables y puertas lógicas. b) Un registro y una ROM.

x q 1q 2 00 01 10 11

0

1

00,0 01,0 10,0 11,0

01,0 00,1 01,0 00,1

Q1 Q2 ,Z P17. Utilizando

como base un registro de desplazamiento, diseñe un autómata de Moore que genere salida 1 si en los cuatro últimos ciclos de reloj, la entrada X tuvo los valores: 1111, 0110, ó 0001.

P18. Utilizando

como base un registro de desplazamiento, diseñe un autómata de Mealy que funcione como detector de las secuencias: 1111, 0110 ó 0001.

P19. Diseñe

un generador de la secuencia: 1, 0, 0, 1, 1, 1, utilizando como base un registro de desplazamiento.

P20. Diseñe

un CSS que responda a la tabla de estados/salida de la figura. Para ello se dispondrá de un contador módulo-8 y de una ROM de 16 posiciones de memoria. Defina las entradas de control



y las funciones que debe realizar el contador para poder resolver el problema.

x S a b c d e

0

1

e,0 c,0 d,1 b,0 b,1

a,0 b,1 a,0 d,1 e,1

NS, Z P21. Se

dispone de un contador módulo-8 y de una ROM (16x4).Realice un circuito secuencial síncrono que responda a la tabla de la figura. Especifique completamente las operaciones que realiza el contador.

x 0

S a b c d e f

1

c,00 c,10 f,01 e,01 e,01 a,00

b,00 d,00 d,00 d,01 c,01 a,10

NS, Z P22. Se

dispone de una señal binaria con período de 1 minuto, contadores de módulo 10 disparados por flanco negativo con entrada de CLEAR síncrona activa en alta y salida de acarreo (CARRY), visualizadores de 7 segmentos con entradas BCD y puertas lógicas. Diseñe un reloj digital que muestre las horas y minutos.

P23. Un

sistema digital de 4 entradas recibe sincronizado con una señal de reloj, caracteres de 4 bits. El sistema genera z = 1, durante un ciclo de reloj, tras recibir cuatro caracteres seguidos idénticos. ¿Cuántos elementos (bits) de memoria deberá t ener, como mínimo, el sistema? Diseñe dicho sistema utilizando registros de 4 bits, comparadores de magnitud y puertas.

P24. La

figura muestra un registro de cuatro bits y sus operaciones. Utilizando conexiones y circuitería externa adicional a ese registro: a) Obtenga un registro universal de cuatro bits; esto es, tendrá carga en paralelo, desplazamiento a derecha e izquierda, y "no-cambio" (inhibición). SI: Entrada en serie SH: Desplazamiento a la derecha L: Carga en paralelo SO: Salida serie.

X3 X2 X1 X0 SH L

REG

0 0 0 1 1 x

REG ← REG REG ← X3 -X0 SHR(REG,SI)

SI SH L

3 2 1 0 REG 3 2 1 0 SO

Ck Q3 Q2 Q1 Q0



b) Construya un registro con desplazamiento circular a la derecha y complete el diagrama temporal mostrado si cuando se activa la señal de carga (L) el valor de las entradas es X3 X2 X1 X0 = 1 0 1 0.

clk L SH SO P25. La

figura representa un registro de 8 bits cuyas funciones son las especificadas en la tabla. Las salidas DZ deben ir conectadas a un BUS compartido. El BUS EB es bidireccional. a) Diseñe el registro utilizando puertas y biestables de tipo T con entradas de PRESET y CLEAR activas en alto (H). b) Añada al diseño realizado en el apartado anterior, un circuito para que cada función del registro se ejecute activando una única línea. En esta parte pueden utilizarse subsistemas como elementos de diseño.

DZ[7-0]

P26. Se

X2 X1 X0

Operación sobre REG[8]

0 0 1 0 1 0 0 1 1 0 0 0 1 0 0 otras

Lectura desde DZ Escritura en REG Lectura desde EB Puesta a cero síncrona Puesta a cero asíncrona Sin especificar

X2 X1 X0

REG[8] EB[7-0]

dispone de contadores mod-16 con dos señales X1 y X2 que controlan su funcionamiento:

X1 X2 OPERACIÓN 0 0 0 1 1 -

PUESTA A CERO CARGA EN PARALELO CUENTA ASCENDENTE

Tomando como base este tipo de contadores, realice los diseños siguientes: a) Un contador mod-7 que cuente de 0 a 6 b) Un contador mod-7 que cuente de 9 a 15 c) Un contador mod-7 que cuente de 4 a 10 d) Un contador que cuente de 2 a 34. P27. Un

sistema tiene una única entrada y dos salidas. El sistema puede estar fuera de servicio o en servicio. Entra en servicio tras recibir la secuencia 1, 1, 1 y se pone fuera de servicio tras 0, 0, 0. Una vez que está en servicio, el sistema detecta la secuencia 1, 0, 1 (con solapamiento); el último 1 de la secuencia de puesta en servicio no vale como primer 1 de la secuencia a detectar. Una salida debe indicar si el sistema está o no en servicio y la otra indicará cuándo se ha detectado la secuencia. Haga un circuito de Mealy utilizando un contador y una ROM.



P28. Se

dispone de un circuito integrado 74198 cuya descripción es la mostrada.

I[7-0] Dsr MR S1 S0

Dsl

MR S1 S0 0 1 1 1 1

74198 [8]

CLK

0 0 1 1

0 1 0 1

Puesta a 0 asíncrona Inhibición Shift Left Shift Right Carga en Paralelo

O[7-0]

Hay que diseñar un registro de 8 bits con las siguientes operaciones:

A1 A0 0 0 1 1

0 1 0 1

Operación Desplazar a derecha introduciendo un 0 Desplazar a derecha introduciendo el bit de signo Desplazar a derecha introduciendo el bit menos significativo No desplazar

y que posea una señal de lectura (R) activa en alta, de forma que, cuando no esté activa, ponga al dispositivo en alta impedancia. 1) Diseñe el registro utilizando las puertas necesarias y el 74198 . 2) Suponiendo que inicialmente el registro contiene el dato 10101010, indique qué ocurre para la siguiente secuencia de entradas (cada valor corresponde a un ciclo de reloj). R A1 A0 : 0-0, 110 , 011, 001, 100. P29. Un

circuito que posee una entrada X y una salida Z, ha de comportarse del siguiente modo: - En el primer ciclo de reloj, la salida ha de valer cero: Z = 0 - En el segundo ciclo de reloj, Z = Xn*Xn-1 - En el tercer ciclo de reloj: Z = Xn+Xn-1 - En el cuarto ciclo de reloj: Z = EXOR(Xn,Xn-1) Esta secuencia de salida ha de repetirse cada cuatro ciclos de r eloj. (Con Xn se representa el valor actual de X y con Xn-1, el valor de X en el ciclo anterior). Diseñe el circuito, utilizando un contador módulo-4, un registro de un bit y puertas.

P30. Se

pretende realizar un dispositivo como se muestra en la figura

Z1

X

Z2

C.C.

CLA CK

up

CONT mod-16

La entrada CLA pone a cero el dispositivo de forma asíncrona. Por la línea X se reciben pulsos POSITIVOS de uno o más ciclos de reloj. Con independencia de la duración de cada pulso y contando a partir de la última vez que se activó CLA, se desea activar Z1 a partir del final del segundo pulso recibido por X y activar Z2 a partir del comienzo del quinto pulso. Una vez activada cada salida, se mantendrá activa hasta que se active CLA otra vez. Diseñe el circuito combinacional (CC en la figura) utilizando exclusivamente puertas NAND y suponiendo variables en doble raíl.



P31. La

figura representa un puntero de pila (Stack Pointer, SP) de 16 bits con sólo 8 líneas de salida.

R H R L I D

SP[16]

Ck

8 Z[8]

E F

Opera de la siguiente forma: - Cuando I = 1 incrementará su contenido y cuando D = 1 lo decrementará. No hay cambios si I = D = 0 y el usuario tendrá prohibido activar I = D = 1. - Los 8 bits más significativos saldrán por las salidas Z cuando RH = 1 y los 8 bits menos significativos cuando RL = 1. Si ninguna entrada (RH o RL) está activa, las salidas Z mostrarán alta impedancia. Estará prohibido activar RH = RL = 1. a) Describa a nivel RT el comportamiento de SP. b) Diseñe SP con biestables T, puertas y “buffers” de tres estados. c) Reforme el diseño realizado en “b)” para prevenir operaciones incorrectas de incremento o decremento. Concretando, cuando SP está vacío ([SP] = 0), por una parte, se activará la señal de vacío (Empty, E) y , por otra, el registro inhibirá la orden de decrementar; esto es, si D = 1 cuando [SP] = 0, SP continuará a 0. En el otro caso, cuando está lleno se activará la señal de lleno (Full, F) y se inhibirá la orden de incrementar. P32. a)

Describa la función que realiza el circuito de la figura.

b) ¿Existe algún fallo en el funcionamiento? Si es así, identifíquelo y proponga un diseño alternativo que lo resuelva.

X q 2 q 1 X q 2 q 1 q 2 q 1 q 0 q 2 q 1 q 0 q 1

q 1

&

&

q 0 & & &

q D2 2

&

q 2 q 1 q 0

& &

X q 1 q 0

&

X q 2 q 1

&

q D1 1

&

q 0 q 2

&

q 0 X

&

q D0 0

&

q 0


X q 2 q 1 q 0 X q 2 q 1 q 0

& &

Z

&


P33. Analice

el circuito de la figura explicando con palabras qué función realiza. Describa ese circuito a nivel RT.

X E

0 1

0 Ck

0 1 2 31 0 0 1 2 31 0 S1S0


UP

CONT mod. 16

Z q 3

q 2

q 1

q 0


fcbol7

Recommend Documents