Nombre del Aprendiz: FRANCISCO JAVIR ORJ!"A VA"NCIA Fec#a de nv$o:%&'()'%* Nombre de la actividad: Elaboración del diseño de las pistas para la fuente de alimentación de 5-12 Vcc, en el CAD Eagle. AC+IVI,A,S
!nidad -. laboración del dise/o imprimible de las pistas para una 0uente de alimentación re1ulada de 2 3 %& Vcc a trav4s del CA, so0t5are a1le6 a partir del dia1rama es7uem8tico.
Figura 5. Diseño Diseño final de la la BOARD para una fuente DC DC con salida regulada regulada a 5 y 12 Vcc Vcc
Objetivos a. Contin Continuar uar con el proceso proceso de creació creación n del circuit circuito o impreso impreso para la fuente fuente de olta!e olta!e regulada a 12 " 5 oltios cc. b. #ntroducir al estudiante en el uso de las principales $erramientas de la entana %&'A(D) de Eagle para la elaboración del diseño de las pistas. c. #denti #dentifi ficar car las alterna alternati tias as disponib disponibles les en el soft*a soft*are re Eagle Eagle para para la creaci creación ón de las pistas. d. Elaborar Elaborar el diseño diseño de la placa de circuit circuito o impreso impreso definitio definitio para el pro"ecto pro"ecto " generar generar un es+uema imprimible +ue sira de insumo para p ara la fabricación final.
Situación
1
El coordinador del taller de prototipado, $a aprobado el diagrama es+uemtico realiado por usted en el soft*are diseño, a continuación le pide +ue prosiga con el proceso " termine el diseño, para lo cual debe generar el arc$io de la &'A(D de la una fuente para imprimir " eniar al taller de reelado, atacado " ensamble final, utilice como a"uda el documento gua ad!unto.
,OC!9N+O !;A
Figura 6. Creacin del arc!i"o fuente#regulada.$rd
&. En la entana &oard se encuentran los componentes utiliados en la entana $ematic con su apariencia fsica e interconectados mediante lneas amarillas, igualmente un recuadro donde se deben situar estos componentes. Este cuadro corresponde al rea real
2
de la tar!eta " se puede adaptar al tamaño necesario mediante la $erramienta %moe).
Figura %. Ventana Board
-. 3ediante la $erramienta
%moe), sit0e los componentes conenientemente en el recuadro, intentando mantener la misma disposición del diagrama es+uemtico organindolos por blo+ues4 transformación, rectificación, filtrado " regulación6.
Figura &. '$icacin de los co(ponentes en la "entana Board
3
=. Conecte los terminales de los componentes mediante las pistas. 7ara esta labor, usted puede proceder de dos formas4 manualmente o de!ar +ue el soft*are le genere las pistas automticamente, 8sta 0ltima opción es mu" 0til cuando la tar!eta +ue se a a crear es bastante grande " complicada, sin embargo, las pistas no se generan con muc$a est8tica si a0n no se tiene e9periencia en la configuración del %Autorouter etup). 7ara generar las pistas de forma automtica $aga clic en el botón %Auto) para abrir el asistente de generación automtica de pistas %Autorouter etup). Eagle permite generar pistas para circuitos multicapa, sin embargo, en la ersión libre, solo se puede $acer doble cara, por lo +ue en el asistente estn $abilitadas solamente las opciones de :op encima6 " &ottom deba!o6, en nuestro caso solo amos a generar pistas en una sola cara en la parte de &ottom, por lo +ue en la opción :op escogemos ;
Figura ). Asistente Autorouter *etup
Figura 1+. ,istas generadas auto(-tica(ente 4
2. 7ara modificar las pistas manualmente, seleccione la $erramienta
%(ipup), con la +ue se puede conertir de nueo las pistas en lneas de cone9ión como se mostró originalmente. >sted puede realiar esta operación pista por pista o seleccionar un grupo de pistas con la $erramienta %?roup), posteriormente clic derec$o en la selección " escoger (ipup4 ?roup, a$ora puede realiar las cone9iones mediante pistas manualmente
con
la
$erramienta %(oute), utilice las opciones de %@ire bend) para darle me!or aspecto a los dobleces o es+uinas de las pistas, tambi8n seleccione un tamaño para las pistas adecuado a tra8s de la $erramienta %C$ange), en la opción %@idt$) puede escoger por e!emplo un tamaño de pista de .B2 pulgadas.
Figura 1+. eneracin (anual de las pistas
). En Eagle, todos los componentes estn ubicados por capas " a cada grupo de atributos +ue conforman los componentes " dems elementos del circuito le corresponde una capa con un color caracterstico, cuando $a"a terminado de crear las pistas, utilice la $erramienta %Displa"), para ocultar algunos atributos " de!ar solo los +ue nos interesan para poder imprimir, en este caso oculte las siguientes capas4 21, 2B, 25, 2 " 51, " luego presione '=.
5
Figura 11. Ventana Display
Figura 12. Diseño sin ocultar capas
6
Figura 1/. Diseño con las capas ocultas0 para i(pri(ir
inalmente, guarde el arc$io " enelo a su tutor.
ntre1as !sted debe resolver 3 enviar las - actividades propuestas para esta unidad -.
%. Actividad % Ane9ar un arc$io con e9tensión .brd generado por Eagle, con el diseño de la board de la fuente de alimentación con el nombre de4 Fuente>re1ulada>%&>2vcc.
&. Actividad & Descripción de cada una de las $erramientas encontradas en la entana &'A(D, basado en el anlisis durante la elaboración del diseño de las pistas de la fuente. erramienta
Descripción
7
Show Layer Settings Move Copy Mirror Rotate Delete Route Rip Up Wire Text Ratsnest Autorouter
Permite verifiar las onexiones Permite se!alar las apas "ue "ueremos ver Permite mover los omponentes Permite opiar omponentes Permite refle#ar el omponente so$re uno %e sus e#es Permite rotar el omponente Permite $orrar un omponente Permite asignar manualmente la ruta %e la onexion en la p$ Permite %eshaer una ruta en la p$ Ca$le para unir omponentes Para esri$ir texto so$re la p$& Simplifia las onexiones en la p$ Da ruta a los a$les automatiamente
8
