UNIVERSIDAD POLITÉCNICA SALESIANA
INGENIERÍA ELECTRÓNICA
CIRCUITOS DIGITALES AVANZADOS
DISPOSITIVOS LÓGICOS PROGRAMABLES (PLD)
NOMBRE: JOSE LUIS TAFUR GRUPO: 1- NIVEL 7 FECHA: 2012-03-18
OBJETIVO: •
Conocer todos los dispositivos lógicos programables, saber cuáles son sus diferencias y funcionamientos, y para qué sirve cada dispositivo.
INTRODUCCIÓN:
La lógica programable, como el nombre implica, es una familia de componentes que contienen conjuntos de elementos lógicos (AND, OR, NOT, LATCH, FLIP-FLOP) que pueden configurarse en cualquier función lógica que el usuario desee y que el componente soporte. Hay varias clases de dispositivos lógicos programables: ASICs, FPGAs, PLAs, PROMs, PALs, GALs, y PLDs complejos. PAL
Las PAL son dispositivos de matriz programable. La arquitectura interna consiste en términos AND programables que alimentan términos OR fijos. Todas las entradas a la matriz pueden ser combinadas mediante AND entre si, pero los términos AND específicos se dedican a términos OR específicos. Las PAL tienen una arquitectura muy popular y son probablemente el tipo de dispositivo programable por usuario más empleado. Si un dispositivo contiene macrocélulas, comúnmente tendrá una arquitectura PAL. Las macrocélulas típicas pueden programarse como entradas, salidas, o entrada/salida (e/s) usando una habilitación tri-estado. Normalmente tienen registros de salida que pueden usarse o no conjuntamente con el pin de e/s asociado. Otras macrocélulas tiene más de un registro, varios tipos de retroalimentación en las matrices, y ocasionalmente realimentación entre macrocélulas. PLA
Un Array Lógico Programable (PLA), es un circuito PLD que puede programarse para ejecutar una función compleja. Normalmente se utilizan para implementar lógica combinacional, pero algunos PLA pueden usarse para implementar diseños lógicos secuenciales. El PLA es una solución con un solo circuito integrado a muchos problemas lógicos, que pueden tener muchas entradas y muchas salidas. Se trata de una solución AND-OR de dos niveles combinacional que puede programarse para realizar cualquier expansión lógica de suma de productos, sujeta a las limitaciones del producto. Estas limitaciones son el número de entradas (n), el número de salidas (m) y el número de términos productos (p). Se puede describir como un “PLA n x m con p términos productos”. Por tanto su utilidad está limitada a funciones que puedan expresarse en forma de suma de productos usando p o menos términos productos. GAL
Los dispositivos GALs, surgen como respuesta a la necesidad de incrementar las interconexiones internas de los dispositivos, teniendo sus salidas conectadas a macroceldas, las cuales pueden ser configuradas a sistemas combinatorios o de lógica con registros. Las estructuras GAL son, básicamente estructuras CMOS PAL, son básicamente la misma idea que la PAL pero en vez de estar formada por una red de conductores ordenados en filas y columnas
en las que en cada punto de intersección hay un fusible, el fusible se reemplaza por una celda CMOS eléctricamente borrable (EECMOS). Mediante la programación se activa o desactiva cada celda EECMOS y se puede aplicar cualquier combinación de variables de entrada, o sus complementos, a una compuerta AND para generar cualquier operación producto que se desee. Una celda activada conecta su correspondiente intersección de fila y columna, y una celda desactivada desconecta la intersección. Las celdas se pueden borrar y reprogramar eléctricamente. Una GAL permite implementar cualquier expresión en suma de productos con un número de variables definidas, por ejemplo este diagrama muestra la estructura básica de una GAL para dos variables de entrada y una salida. El proceso de programación consiste en activar o desactivar cada celda E2CMOS con el objetivo de aplicar la combinación adecuada de variables a cada compuerta AND y o btener la suma de productos. Las celdas E2CMOS activadas conectan las variables deseadas o sus complementos con las apropiadas entradas de las puertas AND. Las celdas E2CMOS están desactivadas cuando una variable o su complemento no se utiliza en un determinado producto. La salida final de la puerta OR es una suma de productos. Cada fila está conectada a la entrada de una puerta AND, y cada columna a una variable de entrada o a su complemento. Mediante la programación se activa o desactiva cada celda E2CMOS, y se puede aplicar cualquier combinación de variables de entrada, o sus complementos, a una puerta AND para generar cualquier operación producto que se desee. Una celda activada conecta de forma efectiva su correspondiente fila y columna, y una celda desactivada desconecta la fila y la columna
SPLD
Los SPLDs es una combinación de un dispositivo lógico (arreglo de compuertas AND, seguido por otro arreglo de compuertas OR, uno o ambos arreglos programables, algunos incluyen Flip Flops) y una memoria. La memoria se utiliza para almacenar el patrón el que se le ha dado al chip durante la programación. La mayoría de los métodos para almacenar datos en un circuito integrado han sido adaptados para el uso en SPLDs. Entre estos se incluyen: antifusibles de silicio, SRAMs, Células EPROM o EEPROM y memoria flash.
Los antifusibles de silicio son elementos de almacenamiento utilizados en las PAL, el primer tipo de SPLD. Estos antifusibles se encargan de formar conexiones mediante la aplicación de
voltaje en un área modificada del chip. Se le llama antifusibles porque funcionan de manera opuesta a los fusiles normales, los cuales permiten la conexión hasta que se rompen por exceso de corriente eléctrica.
CPLD
Un CPLD (del acrónimo inglés Complex Programmable Logic Device ) que extienden el concepto de un SPLD a un mayor nivel de integración ya que permite implementar sistemas más eficaces, ya que utilizan menor espacio, mejoran la fiabilidad del diseño, y reducen costos. Un CPLD se forma con múltiples bloques lógicos, cada uno similar a un PLD. Los bloques lógicos se comunican entre sí utilizando una matriz programable de interconexiones, lo cual hace más eficiente el uso del silicio, conduciendo a una mejor eficiencia a menor costo. Existen dos tipos de arquitectura de los CPLD: 1) Arquitectura de Matriz de suma de productos y 2) Arquitectura, Look-up Table (LUT), tabla de datos. 1) Arquitectura de Matriz de suma de productos
Se relacionan con un mayor número de interconexión de secciones de compuertas programables, tales secciones pueden ser otros PLD, es decir el CPLD puede contener similares PLD de baja densidad, "PAL", interconectados entre sí, en un solo chip. 2) Arquitectura, Look-up Table (LUT), tabla de datos. Tabla de datos (Look-Up Table)
Esta arquitectura se basa en la implementación lógico de bus de interconexión de filas y columnas, estas interconexiones también proveen conexión al bloque de matriz lógicos (LAB). El LAB consiste de varios elementos lógicos (LE); según el modelo pueden ser 10 LE, por cada LAB. Los LE es una pequeña unidad lógica que proveen una eficiente implementación de funciones lógicas del usuario. El Multitrack Interconnect provee una rápida conexión entre los LAB.
ASIC
ASIC significa Circuitos Integrados de Aplicación Específica y son dispositivos definibles por el usuario. Los ASICs, al contrario que otros dispositivos, pueden contener funciones analógicas, digitales, y combinaciones de ambas. En general, son programables mediante máscara y no programables por el usuario. Esto significa que los fabricantes configurarán el dispositivo según las especificaciones del usuario. Se usan para combinar una gran cantidad de funciones lógicas en un dispositivo. Sin embargo, estos dispositivos tienen un costo inicial alto, por lo tanto se usan principalmente cuando es necesaria una gran cantidad. Los ASIC modernos a menudo incluyen otros elementos prediseñados tales como: • • • •
Procesadores de 32-bit. Bloques de memoria RAM, ROM, EEPROM y memoria flash. DSP. Amplificadores analógicos.
FPAA
Una matriz analógica programable en campo (FPAA) es un dispositivo integrado que contiene bloques analógicos configurables (CAB) y las interconexiones entre estos bloques. A diferencia de su primo digital, la FPGA, los dispositivos tienden a ser más la aplicación de propósito general conducido, ya que puede ser el modo de corriente o voltaje de los dispositivos de modo. En los dispositivos de modo de tensión, cada bloque contiene generalmente un amplificador operacional en combinación con la configuración programable de componentes pasivos. Los bloques pueden, por ejemplo, actuar como veranos o integradores. FPAAs generalmente operar en uno de dos modos: tiempo continuo y tiempo discreto. Tiempo discreto dispositivos poseen un reloj de muestreo del sistema. En un diseño de condensador conmutado, todos los bloques de muestras de sus señales de entrada con un circuito de muestreo y retención compuesto de un conmutador semiconductor y un
condensador. Esto alimenta una sección amplificadora operacional programable que se puede encaminar a un número de otros bloques. Este diseño requiere la construcción de semiconductores más complejos. Una alternativa, se cambió la corriente de diseño, ofrece una construcción más simple y no requiere el condensador de entrada, pero puede ser menos preciso, y tiene menor abanico - puede conducir solamente un bloque siguiente.
Tiempo continuo dispositivos funcionan más como una matriz de transistores o amplificadores operacionales que pueden operar a su ancho de banda completo. Los componentes están conectados en una disposición particular a través de una matriz configurable de interruptores. Durante el diseño de circuitos, las contribuciones inductancia parásita de la matriz de conmutación, la capacitancia y el ruido deben ser tomadas en cuenta. DSP
Un procesador de señal digital (DSP) es un especializado microprocesador con una arquitectura optimizada para las necesidades operativas de rápido procesamiento de señales digitales. DSP arquitectura afecta directamente el sistema por rendimiento. Debido a que la mayoría de las funciones DSP son multiplicar / acumular-base, el rendimiento de el MAC es crucial. Casi todos los procesador es capaz de realizar DSP algoritmos, ya que casi todos los procesadores pueden realizar adiciones y se multiplica. El único diferencia entre un DSP de propósito general y un microprocesador es lo bien que se realice este función. Para los estándares de procesadores de propósito general, los conjuntos de instrucciones DSP son a menudo muy irregulares. Una de las consecuencias para la arquitectura de software es que la mano-optimizado de código ensamblador rutinas son comúnmente envasados en las bibliotecas de reutilización, en lugar de depender de las tecnologías avanzadas del compilador para manejar algoritmos esenciales. BIBLIOGRAFÍA:
1. http://opencircuitdesign.com/~tim/research/fpaa/fpaa.html 2. http://es.scribd.com/doc/50191104/Las-Tecnologias-FPAA-y-FPGA 3. http://www.pablin.com.ar/electron/cursos/intropld/index.htm 4. http://icprgm-asic.blogspot.com/2007/12/qu-es-un-asics.html 5. http://iindustrial.obolog.com/dispositivos-logicos-programables-parte-1-209085 6. http://translate.googleusercontent.com/translate_c?hl=es&langpair=en%7Ces&rurl=tr anslate.google.com.ec&twu=1&u=http://en.wikipedia.org/wiki/Digital_signal_process or&usg=ALkJrhgPZrTRYkZkwx7Uh22A4vWZ8mPB0g
