06/12/2011
TABLAS DE EXCIT EXCITACIÓN ACIÓN DE LOS FLIP FLOPS
TABLAS DE EXCIT EXCITACION ACION
Durante el proceso de diseño, normalmente conocemos la transición del estado presente al estado siguiente. • Deseamos encontrar las condiciones de entrada del Flip Flop que c ausan la transición requerida. • Por lo anterior necesitamos una tabla que incluya las entradas requeridas que producen el cambio de estado. Estas tablas son conocidas como tablas de excitación. •
In g. Mi gue l A gui l ar
DISEÑO DIGITA L
1
I ng. Mi gue l A gui l ar
DIS EÑ O DIGITA L
2
TABLA DE EXCITACIÓN J-K Antes de que iniciemos el proceso de diseño de los circuitos de decodificación para cada entrada J y K debemos repasar la operación del Flip Flop J-K, usando un enfoque diferente.
TRANSICION 0
→
0
Esto puede suceder cuando J=K=0 ( Condición sin cambio) o J=0 y K=1 (Condición de borrado). borrado). De esta manera, J debe permanecer en 0, pero K puede tener cualquier nivel. In g. MIgue l A gui l ar
DISEÑO DIGITA L
TRANSICION 0
3
→
1
DISEÑO DIGITA L
DIS EÑ O DIGITA L
4
TRANSICION 1 → 0
Esto puede suceder cuando J=1 y K=0 (Condición de establecimiento)o J=K=1 (Cond ición de cambio de estados). De esta manera, J debe permane cer en 1, pero K puede tener cualquier nivel. In g. MIgue l A gui l ar
I ng. MIgue l A gui l ar
Esto puede suceder cuando J=0 y K=1 o J=K=1. De esta manera, K debe permanecer en 1, pero J puede te ner cualquier nivel. 5
I ng. MIgue l A gui l ar
DIS EÑ O DIGITA L
6
1
06/12/2011
TRANSICION 1
→
1
Esto puede suceder cuando J=K=0 J=K=0 o J=1 y K=0. De esta manera, K debe permanecer en 0, pero J puede tener cualquier nivel. In g. MIgue l A gui l ar
DISEÑO DIGITA L
7
I ng. MIgue l A gui l ar
DIS EÑ O DIGITA L
8
PASO 2
PROCEDIMIENTO DE DISEÑO Se dibuja el diagrama de transición de estados mostrando todos los estados posibles, incluyendo los que no son parte de la secuencia de conteo deseada.
PASO 1
Se determina el numero de bits deseado (Flip Flop) y la secuencia de conteo que se necesita. C
B
A
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
0
0
0
0
0
1
In g. MIgue l A gui l ar
El ingeniero de diseño puede elegir que cada uno de estos estados indeseables pase a cualquier estado después de la aplicación del siguiente pulso de reloj. Se elegirá que vayan al estado 000, a partir de allí se generara la secuencia correcta.
Diseñaremos un contador contador de tres bits que realice la secuencia que se muestra en la tabla. Note que esta secuencia no incluye los estados 101, 110 y 1 11 (Estados Indeseables).
DISEÑO DIGITA L
9
I ng. MIgue l A gui l ar
DIS EÑ O DIGITA L
10
PASO 3
PASO 4
Se usa el diagrama de transición de estados para preparar preparar una tabla en la que se listen todos los estados PRESENTES así así como los S IGUIENT IGUIENTES. ES.
Para cada entrada J y K se agrega una columna. Para cada estado PRESENTE se indican los niveles requeridos en cada entrada J y K, con el fin de producir la transición al estado siguiente.
In g. MIgue l A gui l ar
DISEÑO DIGITA L
11
I ng. MIgue l A gui l ar
DIS EÑ O DIGITA L
12
2
06/12/2011
PASO 5
Se diseñan los circuitos lógicos para generar los niveles requeridos en cada entrada J y K.
Ing. MIguel Aguilar
DISEÑO DIGITAL
13
Ing. MIguel Aguilar
DISEÑO DIGITAL
14
K A = 1
_ J B = AC
Ing. MIguel Aguilar
DISEÑO DIGITAL
15
Ing. MIguel Aguilar
DISEÑO DIGITAL
16
Ing. MIguel Aguilar
DISEÑO DIGITAL
17
Ing. MIguel Aguilar
DISEÑO DIGITAL
18
3
06/12/2011
PASO 6
Se i mplementan las expresiones finales.
Los circuitos lógicos para cada entrada J y K se implementan a partir de las expresiones que se obtuvieron de los mapas K.
Ing. MIguel Aguilar
DISEÑO DIGITAL
19
Ing. MIguel Aguilar
DISEÑO DIGITAL
20
CONTROL DE UN MOTOR DE PASOS K A = 1
Este tipo de motor gira por pasos, por lo g eneral 15⁰ por cada uno, en lugar de realizar un movimiento continuo.
Las bobinas dentro del motor se deben energizar o desenergizar en una secuencia especifica para producir esta acción de pasos.
Ing. MIguel Aguilar
DISEÑO DIGITAL
21
Ing. MIguel Aguilar
DISEÑO DIGITAL
22
Los motores de pasos se emplean ampliamente en situaciones en las que se necesita un control exacto de la posición, como el posicionamiento de cabezas de lectura/escritura de discos magnéticos, en el control de cabezas de impresión, y en r obots.
Los sistemas digitales por lo general se usan con el fin de controlar la corriente en cada una de las bobinas del motor.
Para que el motor gire de manera apropiada las bobinas 1 Y 2 siempre deben estar en sentidos opuestos; es decir, cuando la bobina 1 esta energizada, la bobina 2 no lo esta y viceversa. Lo mismo se aplica a las bobinas 3 y 4. Ing. MIguel Aguilar
DISEÑO DIGITAL
23
Ing. MIguel Aguilar
DISEÑO DIGITAL
24
4
06/12/2011
Se observa que en todos los casos la entrada de dirección D, no cambia al pasar del estado PRESENTE al SIGUIENTE, porque se trata de una entrada independiente que se mantiene en ALTO o BAJO, a medida que el contador pasa por su secuencia.
Ing. MIguel Aguilar
DISEÑO DIGITAL
25
Ing. MIguel Aguilar
DISEÑO DIGITAL
26
Ing. MIguel Aguilar
DISEÑO DIGITAL
27
Ing. MIguel Aguilar
DISEÑO DIGITAL
28
Ing. MIguel Aguilar
DISEÑO DIGITAL
29
Ing. MIguel Aguilar
DISEÑO DIGITAL
30
5
06/12/2011
El código Gray es un código sin pesos y no aritmético, es decir, no existen pesos específicos asignados a las posiciones de los bits. La característica mas importante del código Gray es que solo varia un bit de un código al siguiente. Esta propiedad es importante en muchas aplicaciones, tales como los codificadores de eje de posición, en los que la susceptibilidad de error aumenta con el numero de cambios de bit entre números adyacentes dentro de una secuencia.
Ing. MIguel Aguilar
DISEÑO DIGITAL
31
Ing. MIguel Aguilar
DISEÑO DIGITAL
32
Diseñar el circuito secuencial síncrono correspondiente al diagrama de estados de un contador básico en código Gray.
Ing. MIguel Aguilar
DISEÑO DIGITAL
33
Ing. MIguel Aguilar
DISEÑO DIGITAL
34
Ing. MIguel Aguilar
DISEÑO DIGITAL
35
Ing. MIguel Aguilar
DISEÑO DIGITAL
36
6
06/12/2011
Ing. MIguel Aguilar
DISEÑO DIGITAL
37
Ing. MIguel Aguilar
DISEÑO DIGITAL
38
Ing. MIguel Aguilar
DISEÑO DIGITAL
39
Ing. MIguel Aguilar
DISEÑO DIGITAL
40
Diseñar un circuito secuencial cuyo diagrama de estados se presenta en la figura siguiente. Utilizar Flip Flops JK.
Las líneas guías son etiquetadas con un solo digito binario, por lo tanto podemos concluir que existe una variable de entrada y no hay variables de salida (El estado de los Flip Flops pueden considerarse las salidas del circuito). Dos Flip Flops son necesarios para repre sentar los cuatro estados. La variable de e ntrada es designada X.
Ing. MIguel Aguilar
DISEÑO DIGITAL
41
Ing. MIguel Aguilar
DISEÑO DIGITAL
42
7
06/12/2011
TABLA DE EXCITACION
TABLA DE ESTADOS
Ing. MIguel Aguilar
DISEÑO DIGITAL
43
Ing. MIguel Aguilar
DISEÑO DIGITAL
44
DIAGRAMA DE BLOQUES CIRCUITO SECUENCIAL
Ing. MIguel Aguilar
DISEÑO DIGITAL
45
Ing. MIguel Aguilar
DISEÑO DIGITAL
46
Ing. MIguel Aguilar
DISEÑO DIGITAL
47
Ing. MIguel Aguilar
DISEÑO DIGITAL
48
8
06/12/2011
Ing. MIguel Aguilar
DISEÑO DIGITAL
49
Ing. MIguel Aguilar
DISEÑO DIGITAL
50
DISEÑO CON FLIP FLOP TIPO D
TABLA DE ESTADO PARA DISEÑO CON FLIP FLOP D
El tiempo requerido para diseñar un circuito secuencial puede ser reducido ya que el siguiente estado es igual a su entrada D. • No se requiere una tabla de excitación a diferencia de los otros tipos de Flip Flops. •
Ing. MIguel Aguilar
DISEÑO DIGITAL
51
Ing. MIguel Aguilar
DISEÑO DIGITAL
52
Ing. MIguel Aguilar
DISEÑO DIGITAL
53
Ing. MIguel Aguilar
DISEÑO DIGITAL
54
9
06/12/2011
Ing. MIguel Aguilar
DISEÑO DIGITAL
55
Ing. MIguel Aguilar
DISEÑO DIGITAL
56
DISEÑO DE CIRCUITOS SECUENCIALES CON ESTADOS NO UTILIZADOS
•
•
Ing. MIguel Aguilar
DISEÑO DIGITAL
57
Ing. MIguel Aguilar
Existen ocasiones cuando un circuito secuencial puede tener menos que el máximo numero de estados 2 m para m Flip Flops. Cuando simplificamos las funciones de entrada de los Flip Flops, los estados no utilizados pueden tratarse como condicionesirr elevantes. DISEÑO DIGITAL
58
Consider e la tabla de estados mostrada a continuación. Hay cinco estados utilizados 001, 010, 011, 100, y 101. Los otros tres estados, 000, 110, y 111 no son utilizados.
TABLA CON ESTADOS NO UTILIZADOS
TABLA CON ESTADOS NO UTILIZADOS
Ing. MIguel Aguilar
DISEÑO DIGITAL
59
Ing. MIguel Aguilar
DISEÑO DIGITAL
60
10
06/12/2011
Ing. MIguel Aguilar
DISEÑO DIGITAL
61
Ing. MIguel Aguilar
DISEÑO DIGITAL
62
Ing. MIguel Aguilar
DISEÑO DIGITAL
63
Ing. MIguel Aguilar
DISEÑO DIGITAL
64
Ing. MIguel Aguilar
DISEÑO DIGITAL
65
Ing. MIguel Aguilar
DISEÑO DIGITAL
66
11
06/12/2011
Ing. MIguel Aguilar
DISEÑO DIGITAL
67
Ing. MIguel Aguilar
DISEÑO DIGITAL
68
DIAGRAMA DE ESTADOS
Ing. MIguel Aguilar
DISEÑO DIGITAL
69
Ing. MIguel Aguilar
DISEÑO DE CONTADORES ASINCRONOS Y SINCRONOS
•
•
•
DISEÑO DIGITAL
70
CONTADORES
•
Ing. MIguel Aguilar
DISEÑO DIGITAL
71
Ing. MIguel Aguilar
Un circuito secuencial que pasa a través de un a prescrita secuencia de estados en respuesta a la aplicación de pulsos de entrada, es llamado c ontador. Los pulsos de ent rada pueden ser pulsos de reloj o pueden originarse de una fuente externa. Ocurren en definidos intervalos de tiempo o aleatoriamente. La secuencia de estados puede seguir un co nteo binario o cualquier otra secuencia de estados. Son utilizados para contar el numero de veces que ocur re un evento y para generar secuencias de tiempo y así contro lar operaciones en un sistema digital.
DISEÑO DIGITAL
72
12
06/12/2011
CONTADOR ASINCRONO (ONDULANTE O DE RIZO) DE 4 BITS
CONTADORES ASINCRONOS
El termino asíncrono se r efiere a sucesos que no poseen una relación temporal fija entre ellos . • Un contador asíncrono es aquel en que los Flip Flops no cambian de estado exactamente al mismo tiempo, dado que no comparten el mismo pulso de reloj. •
Ing. MIguel Aguilar
DISEÑO DIGITAL
73
Ing. MIguel Aguilar
DISEÑO DIGITAL
74
DISEÑO DE UN RELOJ DIGITAL
Las computadoras disponen de un contador interno que puede programarse para distintas frecuencias y duraciones de tonos produciendo música . Para seleccionar un tono concreto, la instrucción programada selecciona un valor divisor que es enviado al contador. El divisor configura al contador de modo que divida la frecuencia básica del reloj del periférico de 1.19 MHZ (Valor estándar para todas las PC), para generar un tono de audio. La duración de un tono también se puede definir mediante una instrucción de programa; por tanto se utiliza un contador básico para generar melodías controlando la frecuencia y duración de los tonos. “
¿Cuántos Flip Flops se requieren para este contador MOD60?
”
No existe una potencia de 2 que sea igual a 60, la mas cercana es 26 = 64, es decir un contador con seis Flip Flops actuaria como un contador MOD64
Ing. Miguel Aguilar
DISEÑO DIGITAL
76
Ing. Miguel Aguilar
DISEÑO DIGITAL
78
CONTADORES ASINCRONOS CON NUMERO MOD < 2 N
Se busca el numero de Flip- Flop, de tal forma que 2N ≥ X y se conectan como un contador normal. Si 2N = X no se llevan a cabo los pasos 2 y 3. • Se conecta una compuerta NAND a las entradas asíncronas CLEAR de todos los FLIP-Flop. • Se determina cuales Flip-Flop estarán en ALTA en un conteo = X, luego se conectan las salidas normales de esos Flip-Flop a las entradas de la compuerta NAND. •
Ing. MIguel Aguilar
DISEÑO DIGITAL
77
13
06/12/2011
El estado en BAJO de la salida de la compuerta NAND inmediatamente (por lo general en unos pocos nanosegundos) restablecerá el contador al estado 000 y omite los estados 110 y 111. Una vez que los Flip Flops se hayan restablecido, la salida de la compuerta NAND retornara a ALTO ya que la condición B=C=1 ya no existe.
DIAGRAMA DE TRANSICION DE ESTADOS
Glitch (pico, impulso o estado transitorio)
Ing. Miguel Aguilar
DISEÑO DIGITAL
79
Ing. Miguel Aguilar
DISEÑO DIGITAL
80
CONTADOR MOD 14
CONTADORES DE DECADAS (DECENAS) – CONTADORES BCD
Un contador de decenas es cualquier contador que tenga 10 estados d iferentes, sin importar la secuencia. • A un contador de decenas, también se le denomina contador BCD, porque solo e mplea los 10 grupos de código BCD 0000, 0001, ……, 1000 y 1001. • Tienen un amplio uso en aplicaciones en las que los pulsos se deben contar y los resultados se muestran en algún tipo de lectura numérica decimal. •
Ing. Miguel Aguilar
DISEÑO DIGITAL
81
CONTADOR MOD 10
Ing. Miguel Aguilar
DISEÑO DIGITAL
Ing. MIguel Aguilar
DISEÑO DIGITAL
82
VISUALIZACION DE LOS ESTADOS DE UN CONTADOR
83
Ing. MIguel Aguilar
DISEÑO DIGITAL
84
14
06/12/2011
CONTADORES ASINCRONOS DE CIRCUITOS INTEGRADOS
EJEMPLO a) ¿Cuál será el estado de los LED cuando el contador mantiene el conteo de cinco? Como 510 = 1012 los LED 20 y 22 estarán encendidos y el LED 21 estará apagado. b) ¿Sera visible el estado 110 en los LED? No, el estado 110 persiste solo durante algunos nanosegundos cuando el contador se recicla 000.
DIAGRAMA LOGICO CIRCUITO INTEGRADO ASINCRONO 74LS293
Ing. MIguel Aguilar
DISEÑO DIGITAL
85
Ing. MIguel Aguilar
CIRCUITO INTEGRADO 74LS93
DISEÑO DIGITAL
86
EJEMPLO Muestre como se debe conectar el 74LS293 para que funcione como un contador MOD-16 con una entrada de reloj de 10 kHz. Determine la frecuencia en Q 3.
Ing. MIguel Aguilar
DISEÑO DIGITAL
87
Muestre de que manera se puede conectar el 74LS293 como un contador MOD-10.
DISEÑO DIGITAL
DISEÑO DIGITAL
88
EJEMPLO
EJEMPLO
Ing. MIguel Aguilar
Ing. MIguel Aguilar
89
Muestre como se conecta un 74LS293 como contador MOD-14.
Ing. MIguel Aguilar
DISEÑO DIGITAL
90
15
06/12/2011
EJEMPLO Obtener un contador MOD-60 utilizando dos CI 74LS293.
Ing. MIguel Aguilar
DISEÑO DIGITAL
El ejemplo anterior nos muestra que dos o mas contadores se pueden conectar en cascada para producir un nuevo numero MOD global igual al producto de sus números MOD individuales.
91
Ing. MIguel Aguilar
DISEÑO DIGITAL
92
93
Ing. Miguel Aguilar
DISEÑO DIGITAL
94
CONTADOR ASINCRONO DESCENDENTE
Ing. Miguel Aguilar
DISEÑO DIGITAL
DIAGRAMA DE TRANSICION DE ESTADOS
RETARDO DE PROPAGACION EN CONTADORES ASINCRONOS DE RIZO
Cada Flip Flop se dispara mediante la transición en la salida del Flip Flop anterior. Debido al tiempo de retardo de propagación (tpd) de cada Flip Flop , significa que el segundo FF no responderá hasta un tiempo tpd después que el primer FF reciba una transición activa de reloj; el tercer FF responderá hasta un tiempo igual a 2tpd , y a sí sucesivamente. Ing. Miguel Aguilar
DISEÑO DIGITAL
95
Ing. MIguel Aguilar
DISEÑO DIGITAL
96
16
06/12/2011
• En otras palabras, los retardos de
propagación de los Flip Flop se acumulan de forma tal que el N-esimo FF no puede cambiar estados hasta un tiempo igual a N x tpd después que ocurra la transición de reloj.
Ing. MIguel Aguilar
DISEÑO DIGITAL
97
Ing. MIguel Aguilar
DISEÑO DIGITAL
98
En otras palabras la condición C=1, B=A=0 (conteo de 100) que debe aparecer en el cuarto pulso de reloj, nunca se presenta, debido a que la frecuencia de entrada es demasiadoalta.
Esto podría causar un problema serio si esta condición se tomara en cuenta para controlar alguna operación en un sistema digital.
Los problemas como este se pueden evitar si el periodo de reloj se hace mayor que el retardo total de propagación del contador. Es decir para una operación adecuada del contador se requiere: Después del borde descend ente del cuarto pulso de entrada, se observa que la salida C no pasa a ALTO hasta 150 ns después, es decir, al mismo tiempo en que la salida A pasa a ALTO en respuesta al quinto pulso de entrada.
Ing. MIguel Aguilar
DISEÑO DIGITAL
99
En términos de la fr ecuencia de entrada de reloj, la frecuencia máxima que se puede usar esta determinada por:
Treloj ≥ N x tpd Ing. MIguel Aguilar
Parámetros
EJEMPLO
Suponga que se construye un contador de rizo de cuatro bits usando el Flip Flop J-K 74LS112. Calcular f max considerando el peor de los casos.
DISEÑO DIGITAL
101
100
En la tabla se muestra que el 74LS112 tiene t PLH= 16 ns y tPHL= 24 ns como los retardos de propagación de CLK a Q, para calcular f max supondremos tpd= tPHL.
1 ________ f max= N x t pd
Ing. MIguel Aguilar
DISEÑO DIGITAL
Ing. MIguel Aguilar
TTL
CMOS
7474
74LS112
74C74
74HC112
tS
20
20
60
25
tH
5
0
0
0
tPHL de CLK a Q
40
24
200
31
tPLH de CLK a Q
25
16
200
31
tPHL de CLEAR a Q
40
24
225
41
tPLH de PRESET a Q
25
16
225
41
tW (L) tiempo BAJO de CLK
37
15
100
25
tW (H) tiempo ALTO de CLK
30
20
100
25
tW (L) en PRESET o CLEAR
30
15
60
25
Fmax en MHz
15
30
5
20
DISEÑO DIGITAL
102
17
06/12/2011
1 __________ f max= 4 x 24 ns = 10.4 MHz
Es evidente que a medida que se incrementa el numero de Flip Flop en el contador, el retardo de propagación total aumenta y f max disminuye.
EJEMPLO Calcular la frecuencia máxima en un contador de rizo con seis Flip Flop 74LS112.
DISEÑO DE CONTADORES SINCRONOS
1 __________ f max= 6 x 24 ns = 6.9 MHz Ing. MIguel Aguilar
DISEÑO DIGITAL
103
Ing. MIguel Aguilar
DISEÑO DIGITAL
104
CONTADOR ASINCRONO (CONTADOR DE RIZO)
CONTADORES SINCRONOS El termino síncrono se refiere a los eventos que tienen una relación temporal fija entre si.
CONTADOR SINCRONO (EN PARALELO)
Con respecto al funcionamiento del contador, síncrono significa que todos los Flip Flops del contador reciben en el mismo instante la señal de reloj y se disparan sim ultáneamente (en paralelo). Como los pulsos de entrada se aplican a todos los Flip Flop se debe emplear algún medio para controlar cuando se debe cambiar de estado un FF y cuando debe permanecer sin cambio. Ing. MIguel Aguilar
DISEÑO DIGITAL
105
DISEÑO DE CONTADORES SINCRONOS
Ing. MIguel Aguilar
010
101
DISEÑO DIGITAL
001
110
DISEÑO DIGITAL
106
Estudiaremos un método cuya técnica es uno de varios procedimientos de diseño que corresponden al área del diseño de circuitos digitales denominada Diseño de Circuitos Secuenciales, la cual, por lo general, forma parte de un curso avanzado.
Hay situaciones cuando se requiere un contador que siga una secuencia donde no cuente en binario normal.
000
Ing. MIguel Aguilar
000
107
En los contadores síncronos todos los Flip Flop se sincronizan al mismo tiempo. Antes de cada pulso de reloj, las entradas J y K de cada FF en el contador deben estar en el nivel adecuado para asegurar que el FF pase a l estado correcto.
Ing. MIguel Aguilar
DISEÑO DIGITAL
108
18
06/12/2011
La compuerta AND que alimenta las entradas J y K del Flip Flop C decodifica los estados de los Flip Flop A y B.
El proceso de diseño de un contador síncrono implica diseñar los circuitos lógicos que decodifican los diversos estados del contador, con el propósito de suministrar los niveles lógicos para cada entrada J y K. Las entradas para estos circuitos decodificadores vendrán de las salidas de uno o mas Flip Flop. Ing. MIguel Aguilar
DISEÑO DIGITAL
109
Ing. MIguel Aguilar
DISEÑO DIGITAL
110
TABLA DE ESTADOS CONTADOR SINCRONO MOD-16 El Flip Flop B debe cambiar de estados en cada TPN que ocurra mientras A=1, esto se logra conectando la salida A a las entradas J,K del Flip Flop B.
El Flip Flop A debe cambiar de estados en cada TPN, por lo tanto sus entradas J, K deberán permanecer en ALTO.
El Flip Flop C debe cambiar de estados en cada TPN que ocurra mientras A=B=1, esto se logra conectando la señal lógica AB a las entradas a las entradas J,K del Flip Flop C.
De manera similar el Flip Flop D debe cambiar estados en la TPN que ocurra A=B=C=1, por lo tanto se conecta la señal ABC a las entradas J,K del Flip Flop D. Ing. MIguel Aguilar
DISEÑO DIGITAL
111
Cada Flip Flop debe tener sus ent radas J y K con ectadas de tal forma que sean ALTAS solo cuando las salidas de todos los Flip Flop de orden inferior estén en el estado ALTO. Ing. MIguel Aguilar
DISEÑO DIGITAL
112
DIAGRAMA DE ESTADOS CONTADOR BINARIO DE TRES BITS
TABLA EXCITACIÓN CIRCUITO SECUENCIAL
Ing. MIguel Aguilar
DISEÑO DIGITAL
113
Ing. MIguel Aguilar
DISEÑO DIGITAL
114
19
06/12/2011
Ing. MIguel Aguilar
DISEÑO DIGITAL
115
Ing. MIguel Aguilar
DISEÑO DIGITAL
116
Ing. MIguel Aguilar
DISEÑO DIGITAL
117
Ing. MIguel Aguilar
DISEÑO DIGITAL
118
Ing. MIguel Aguilar
DISEÑO DIGITAL
119
Ing. MIguel Aguilar
DISEÑO DIGITAL
120
20
06/12/2011
CONTADORES CON NUMERO MOD < 2N
Un contador con N Flip Flops puede tener una secuencia binaria menor que 2N estados. • Un contador BCD cuenta los estados binarios desde 0000 hasta 1001 y retorna a 0000 para repetir la secuencia. • Otros contadores pueden seguir una secuencia arbitraria, no necesariamente la secuencia binaria directa. •
Ing. MIguel Aguilar
DISEÑO DIGITAL
121
Ing. MIguel Aguilar
DISEÑO DIGITAL
122
123
Ing. MIguel Aguilar
DISEÑO DIGITAL
124
TABLA DE EXCITACIÓN CONTADOR
Ing. MIguel Aguilar
DISEÑO DIGITAL
DIAGRAMA DE ESTADOS DEL CONTADOR
El TSC (Time Stamp Counter), contador de marca temporal en el Pentium se utiliza para supervisar el funcionamiento, lo que permite determinar de una forma exacta una serie de importantes parámetros dentro del funcionamiento global de un sistema Pentium. Leyendo el TSC antes y después de la ejecución de un procedimiento se puede determinar el tiempo preciso requerido para el procedimiento, en función de la frecuencia de ciclo del procesador. De esta forma, el TSC es la base para determinar todas las temporizaciones relacionadas con la optimización del funcionamiento del sistema. Por ejemplo se puede determinar de forma precisa cual de dos o mas secuencias de programación es la mas eficiente. Esta es una herramienta muy útil para los desarrolladores de compiladores y programadores de sistemas a la hora de generar el código mas eficiente para el Pentium. Ing. MIguel Aguilar
DISEÑO DIGITAL
125
21
06/12/2011
RETARDO EN UN CONTADOR SINCRONO
EJEMPLO a) Determine f max para el contador de la figura si t pd para cada FF es 50 ns y t pd para cada compuerta AND es 20 ns. Compare este valor con f max para un contador de asíncrono (de rizo) MOD-16.
Retardo Total = t pd del FF + t pd de la compuerta AND
Este retardo es el mismo, sin importar cuantos Flip Flop estén en el contador, y por lo general será mucho menor que en un contador asíncrono con el mismo numero de Flip Flop.
Ing. MIguel Aguilar
DISEÑO DIGITAL
127
Ing. MIguel Aguilar
DISEÑO DIGITAL
128
SOLUCION
b) ¿Qué se debe hacer para convertir este contador en un MOD-32? c) Determine f max para el contador en paralelo MOD-32.
a) Retardo Total = tpd del FF + tpd de la compuerta AND Retardo Total = 50 ns + 20 ns Retardo Total = 70 ns
Treloj ≥ Retardo Total 1 f max= __________ 70 ns = 14.3 MHz Contador en Paralelo 1 f max= __________ 4 x 50 ns = 5 MHz Contador de Rizo Ing. MIguel Aguilar
DISEÑO DIGITAL
129
b) Se debe agregar un quinto FF, puesto que 25 = 32. La entrada CLK de este FF también esta conectada a los pulsos de entrada. Sus entradas J y K se alimentan mediante la salida de una compuerta AND de cuatro entradas cuyas entradas son A,B,C y D.
Ing. MIguel Aguilar
DISEÑO DIGITAL
130
c) f max todavía se determina como en el inciso a)
sin importar el numero de Flip Flop del contador en paralelo. Así f max aun es:
f max = 14.3 MHz
Ing. MIguel Aguilar
DISEÑO DIGITAL
131
Ing. MIguel Aguilar
DISEÑO DIGITAL
132
22
06/12/2011
CONTADORES SINCRONOS BIDIRECCIONALES (ASCENDENTE – DESCENDENTE)
CONTADOR BIDIRECCIONAL MOD-8 Ing. MIguel Aguilar
DISEÑO DIGITAL
133
Ing. MIguel Aguilar
DISEÑO DIGITAL
1
134
0
1
CONTADORES PRESTABLECIBLES 0
Estos contadores se pueden preestablecer a cualquier conteo inicial deseado ya sea de forma asíncrona (independiente de la señal de reloj) o síncrona (en la transición activa de la señal de reloj). A esta operación de pre establecimiento también se le denomina carga en paralelo del contador .
Ing. MIguel Aguilar
DISEÑO DIGITAL
0
0 0
1
0
1
Con PL en BAJA el contador pasara al estado 101 sin importar lo que suceda en la entrada CLK. El conteo se mantendráen 101 hasta que PL retorne a ALTO, en ese instante el contador continuara contando en forma ascendente a partir de 101. 135
Ing. MIguel Aguilar
DISEÑO DIGITAL
136
PRESET y CLEAR se alambran para r ealizar el prestable cimiento asíncrono. El contador se carga con cualquier conteo deseado en cualquier instante haciendo lo siguiente: 1. Se aplica el conteo deseado a las entradas de datos en paralelo, P2 ,P1 y P0 . 2. Se aplica un pulso BAJO a la entrada Carga Paralela, PL.
Ing. MIguel Aguilar
DISEÑO DIGITAL
El contador de marca temporal (TSC) mencionado en la anterior nota informática, es un con tador de 64 bits. Es interesanteobservar que si a este contador ( o cualquier contador de 64 bits de modulo completo) se le aplica una frecuencia de 100 MHZ, tardara 5.849 años, en pasar po r todos los estados y alcanzar su valor de cu enta terminal. Por el contrario un contador de 32 bits de modulo completo recorrerá todos sus estados en aproximadamente 43 segundos cuando se aplique una señal de reloj de 100 MHZ.
137
23
06/12/2011
DECODIFICACION DE UN CONTADOR
Una razón aun mas importante para la decodificación electrónica de un contador radica en las muchas aplicaciones para controlar automáticamente la sincronización o secuencia de operaciones, sin intervención humana.
Debido a que el método del LED indicador se vuelve inconveniente a medida que el tamaño (numero de bits) del contador aumenta, es preferible desarrollar un medio para decodificar electrónicamente el contenido de un contador y visualizar los resultados en una forma que sea reconocible inmediatamente y que no requiera operaciones mentales.
Ing. MIguel Aguilar
DISEÑO DIGITAL
Por ejemplo, cierta operación de un sistema tendría que iniciar cuando un contador llegara al estado 101100.
139
Ing. MIguel Aguilar
DISEÑO DIGITAL
140
141
Ing. MIguel Aguilar
DISEÑO DIGITAL
142
DECODIFICACION ACTIVA EN ALTO Una red de decodificación es un circuito lógico que genera X salidas diferentes, cada una de las cuales detecta (decodifica) la presencia de un estado particular del contador.
Un codificador activo en ALTO produce salidas ALTAS para indicar la detección.
Ing. MIguel Aguilar
DISEÑO DIGITAL
USO DE COMPUERTAS PARA DECODIFICAR UN CONTADOR MOD-8
EJEMPLO a) ¿Cuántas compuertas AND se requieren para decodificar completamente todos los estados de un contador binario MOD-32? Un contador MOD-32 tiene 32 estados posibles. Se necesita una compuerta AND para decodificar cada estado; por lo tanto, el codificador requiere 32 compuertas AND.
Ing. MIguel Aguilar
DISEÑO DIGITAL
143
Ing. MIguel Aguilar
DISEÑO DIGITAL
144
24
06/12/2011
DECODIFICACION ACTIVA EN BAJO
b) ¿Cuáles son las entradas para la compuerta que decodifica para el conteo 2110?
•
Para decodificar el conteo 21 (es decir, 10101) se __ requieren entradas de la compuerta AND de __ E, D, C, B y A , donde E es el Flip Flop del MSB.
Ing. MIguel Aguilar
DISEÑO DIGITAL
145
Ing. MIguel Aguilar
EJEMPLO
Si se usan compuertas NAND en lugar de compuertas AND, las salidas del decodificador producirán una señal normalmente ALTA, la cual pasa a BAJO solo cuando el numero decodificado tiene lugar.
DISEÑO DIGITAL
146
DECODIFICACION BCD Un contador BCD tiene 10 estados que se pueden decodificar usando las técnicas anteriormente. Los decodificadores BCD proporcionan 10 salidas correspondientes a los dígitos decimales 0 al 9, representados por los Flip Flop del contador. Estas 10 salidas se pueden emplear para controlar 10 LEDs indicadores individuales para obtener una respuesta visual.
Ing. MIguel Aguilar
DISEÑO DIGITAL
147
Con mayor frecuencia, en lugar de usar 10 LEDs por separado, se emplea un solo dispositivo de presentación para visualizar los números decimales del 0 al 9.
Ing. MIguel Aguilar
DISEÑO DIGITAL
148
CONTADORES BCD EN CASCADA Los contadores BCD se usan con frecuencia cuando se van a contar los pulsos y los resultados se visualizaran en forma decimal. Un solo contador BCD cuenta de 0 a 9 y luego se recicla a 0. Para contar decimales mayores se pueden conectar etapas de contadores BCD en cascada.
Dispositivo de visualización de 7 segmentos
Ing. MIguel Aguilar
DISEÑO DIGITAL
149
Ing. MIguel Aguilar
DISEÑO DIGITAL
150
25
06/12/2011
CONTADORES BCD EN CASCADA 000 A 999
Ing. MIguel Aguilar
DISEÑO DIGITAL
DIAGRAMA DE BLOQUE DE UN CIRCUITO SECUENCIAL
151
Las compuertas en el circuito combinacional determinan no solamente el valor de las salidas externas sino también el valor binario que debe almacenarse en los Flip Flop después de cada pulso de reloj.
DISEÑO DIGITAL
Las computadoras disponen de un contador interno que puede programarse para distintas frecuencias y duraciones de tonos produciendo música . Para seleccionar un tono concreto, la instrucción programada selecciona un valor divisor que es enviado al contador. El divisor configura al contador de modo que divida la frecuencia básica del reloj del periférico de 1.19 MHZ (Valor estándar para todas las PC), para generar un tono de audio. La duración de un tono también se puede definir mediante una instrucción de programa; por tanto se utiliza un contador básico para generar melodías controlando la frecuencia y duración de los tonos. “
DISEÑO DIGITAL
152
Este proceso demuestra claramente que las salidas externas del circuito secuencial son funciones tanto de las entradas externas como del estado presente de los Flip Flop.
Las salidas de los Flip Flop, aplicadas a las entradas de los circuitos combinacionales determinan el comportamiento del circuito.
Ing. MIguel Aguilar
Ing. MIguel Aguilar
153
Ing. MIguel Aguilar
DISEÑO DIGITAL
154
CONTADORES CON REGISTRO DE DESPLAZAMIENTO
”
Ing. MIguel Aguilar
DISEÑO DIGITAL
156
26
06/12/2011
CONTADOR DE ANILLO
Ing. Miguel Aguilar
DISEÑO DIGITAL
DIAGRAMA DE TRANSICION DE ESTADOS
157
Ing. Miguel Aguilar
DISEÑO DIGITAL
158
CONTADOR JOHNSON Este contador funciona como un MOD-4, puesto que tiene cuatro estados diferentes antes que se repita la secuencia.
Cada forma de onda de salida del Fli p Flop tiene una frecuencia igual a un cuarto de la frec uencia de reloj.
En un contador de anillo MOD-N se emplean N Fli p Flops conectados como se muestra e la figura de la diapositiva anterior.
En general un contador de anillo necesitara mas Fli p Flops que un contador binario para el mism o numero MOD. Ing. MIguel Aguilar
DISEÑO DIGITAL
159
Ing. MIguel Aguilar
DISEÑO DIGITAL
160
La forma de onda de cada Flip Fl op es una onda cuadrada (ciclo de trabajo del 50%) a un sexto de la frecuencia de reloj.
Las formas de onda de los Fli p Flops se desplazan un periodo de reloj una con respecto a la otra.
El numero MOD de un contador Johnson siempre será igual al doble del numero de Flip Flops.
En general es posible construir un contador MOD-N (donde N es un numero par) conectando N/2 Flip Flops a una configuración de contador johnson. Ing. MIguel Aguilar
DISEÑO DIGITAL
161
Ing. MIguel Aguilar
DISEÑO DIGITAL
162
27
